JPH0722540A - 半導体パッケージ用放熱板 - Google Patents

半導体パッケージ用放熱板

Info

Publication number
JPH0722540A
JPH0722540A JP19199793A JP19199793A JPH0722540A JP H0722540 A JPH0722540 A JP H0722540A JP 19199793 A JP19199793 A JP 19199793A JP 19199793 A JP19199793 A JP 19199793A JP H0722540 A JPH0722540 A JP H0722540A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor package
heat
chip
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19199793A
Other languages
English (en)
Other versions
JP3011579B2 (ja
Inventor
Yuji Yamaguchi
雄二 山口
Kenji Yokomizo
健治 横溝
Manabu Kagawa
学 香川
Makoto Oba
誠 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Hitachi Cable Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Hitachi Cable Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP19199793A priority Critical patent/JP3011579B2/ja
Publication of JPH0722540A publication Critical patent/JPH0722540A/ja
Application granted granted Critical
Publication of JP3011579B2 publication Critical patent/JP3011579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路の高出力化に対応でき、か
つ、コンパクトにする。 【構成】 半導体パッケージ用放熱板1の樹脂モールド
5外に露出された部分の表面は、所定の形状の多数の凹
凸が設けられている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージ用放
熱板に関し、特に、放熱板表面に加工を施し、放熱板の
表面積を増加させた半導体パッケージ用放熱板に関す
る。
【0002】
【従来の技術】半導体集積回路の高出力化及び高集積化
に伴う発熱に対し、半導体集積回路の放熱特性を向上さ
せるいくつかの方法が考えられてきた。以下に一般的な
半導体集積回路の放熱手段を図4〜8を参照しつつ説明
する。
【0003】(1) 図4に示されるように、リードフ
レーム一層で放熱特性を向上させたものがある。これ
は、チップを載せるためのタブ9と一体に複数の放熱用
リード10を放射状に配置し、かつ、放熱フィンをパッ
ケージ外に配置することで、半導体集積回路の放熱特性
を向上させたものである。
【0004】(2) 図5に示されるように、パッケー
ジに放熱部材を組み込んだものがある。これは、放熱板
3を、熱良導体であるマウント剤を介してチップ2の下
方に配置し、放熱板1を樹脂モールド層3で封止するこ
とにより、放熱特性、耐衝撃性及び耐湿性を向上させた
ものである。
【0005】(3) 図6に示されるように、放熱板1
の一面をパッケージの外に露出させたものがある。これ
は、樹脂モールド層3内に熱伝導性が良い放熱板1を埋
込み、その一面を樹脂モールド層3外に露出させること
により、半導体集積回路の放熱特性を向上させたもので
ある。
【0006】(4) 図7に示されるように、放熱板1
と放熱フィン11とを組み合わせたものがある。これ
は、パッケージ内に埋め込まれた放熱板1上に放熱フィ
ン11を設け、放熱特性を更に向上させたものである。
【0007】(5) 図11に示されるように、上記
(4)の放熱手段と同様、放熱板1と放熱フィン11と
を組み合わせたものである。ただし、これは、パッケー
ジの外に放熱フィン11を設けた形になっている点で上
記(4)と異なっている。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た放熱手段は以下のような問題がある。
【0009】(1)の放熱手段に放熱フィンをパッケー
ジ外に設ける場合は、半導体集積回路の更なる高出力化
に対応するために、より大きな放熱フィンを設ける必要
がある。しかし、放熱フィンを大きくすると、その反対
にリードのピン数を減少させなければならないという問
題がある。
【0010】(2)の放熱手段を半導体集積回路の高出
力化に対応させるためには、より大きな放熱部材をパッ
ケージ内に組み込む必要がある。しかし、放熱部材を大
きくしても、空気とパッケージ間の熱伝達は改善され
ず、パッケージの形状により放熱部材を組み込むことが
できるサイズに限界があるという問題がある。したがっ
て、(2)の放熱手段は、2W程度の出力までしか適用
させることができない。
【0011】(3)の放熱手段は、放熱板がパッケージ
の外に露出されるため、空気との熱伝達も改善され、2
W以上の高出力に適応させることができる。しかし、未
だ放熱板からパッケージの外への放熱に限界があり、半
導体集積回路の更なる高出力化に対応させるには問題が
ある。
【0012】(4)の放熱手段は、放熱フィンがパッケ
ージ内部から外部へ突出する形になるため、半導体パッ
ケージに組み立てるための樹脂モールドを施す際に用い
られる従来の金型を用いることができないという問題が
ある。
【0013】(5)の放熱手段は、(4)の放熱手段と
異なり、放熱板を埋め込んだ後に放熱フィンが取り付け
られるため、従来の金型を用いることができる。しか
し、放熱特性を向上させるには、大型の放熱フィンが必
要であるためコストがかかり、パッケージ全体の厚みが
増すため、高密度実装への障害となるという問題があ
る。
【0014】また、上述した(1)〜(5)を問わず、
リードの多ピン化によるリードの強度不足から、放熱板
を支えきれなくなるという問題がある。
【0015】したがって、本発明の目的は、半導体集積
回路の高出力化に対応できるコンパクトな半導体パッケ
ージ用放熱板を提供することにある。
【0016】
【課題を解決するための手段】本発明は、上記課題を解
決するため、放熱板の半導体パッケージ外に露出された
部分の表面は、所定のサイズの多数の凹凸を有すること
を特徴とする半導体パッケージ用放熱板を提供する。
【0017】上記所定のサイズの多数の凹凸は、ディン
プル形状を有するものであっても良い。また、上記放熱
板の半導体パッケージ外に露出された部分は、放熱板の
板厚を減少させるための凹部を有するようにするか、又
は、所定のサイズの多数の凹凸は、放熱板が半導体パッ
ケージに接する付近を除いて設けられるようにしても良
い。
【0018】
【作用】半導体パッケージの外に露出された放熱板表面
に所定のサイズの多数の凹凸を設けることにより、放熱
板の表面積が大きくなる。
【0019】また、放熱板の半導体パッケージ外に露出
された部分には、放熱板の板厚を減少させる凹部を設け
たので、放熱板が軽量化される。更に、所定のサイズの
多数の凹凸は、放熱板が半導体パッケージに接する付近
を除いて設けるようにすると、これらの凹凸を有する放
熱板の表面にモールド加工による樹脂が流れ込むことを
防止できる。
【0020】
【実施例1】以下に、本発明の第1実施例を図面を参照
しつつ詳細に説明する。図1には、本実施例の半導体パ
ッケージの断面が示されている。この半導体パッケージ
は、樹脂モールド5内に、チップ2と、チップ2上に設
けられ、樹脂モールド5の表面にその一面を露出させた
放熱板1と、絶縁材5上に設けられたインナーリード4
と、チップ2とインナーリード4とを接続するボンディ
ングワイヤ6とを有している。
【0021】放熱板1の樹脂モールド5の表面に露出さ
れる部分には、溝加工を行ったロール等で圧延を行うこ
とによってエンボス加工が施され、放熱板1の表面は波
状になっている。これにより、放熱板3の空気に対する
伝熱面積が増加し、チップ2の冷却効率が向上する。な
お、放熱板1の表面処理は、エンボス加工に代えて、デ
ィンプル加工、その他これに類する処理を施しても良い
ことはいうまでもない。
【0022】なお、放熱板1の高さhは、従来の放熱板
の高さ、例えば、上述した図6中に示されたh’と同様
にする。これにより、従来の金型を用いて樹脂モールド
を行うことができ経済的である。
【0023】なお、本実施例の半導体パッケージによれ
ば、図6に示される従来の半導体パッケージで、2Wの
出力によって発熱したチップの温度を40℃程度下げる
ことができるところを、更に、15℃程度下げることが
できる。
【0024】
【実施例2】以下に、本発明の第2実施例を図面を参照
しつつ詳細に説明する。なお、以下に説明する実施例
は、上記第1実施例と共通する構成及び作用の説明は省
略し、相違する点についてのみ説明する。
【0025】上述した第1実施例の放熱板1において
は、半導体パッケージに仕上げる樹脂モールドを施す際
に放熱板1のエンボス部に樹脂が流れ込むことがあり、
空気−放熱板の熱抵抗をかえって増加させてしまうこと
や、樹脂モールド5と放熱板1との密着度を十分保つこ
とができず、製品の不良が発生する原因となることがあ
る。
【0026】そのため、本実施例においては、図2に示
されるように、放熱板1が樹脂モールド5に接する付近
にはエンボス加工を施さない平面部7を設けることにし
た。この平面部7を設けることにより、モールドの際、
樹脂がエンボス部に流れ込むことがなく、従来の半導体
パッケージの組立工程がそのまま利用できる。
【0027】
【実施例3】以下に、本発明の第3実施例を図面を参照
しつつ詳細に説明する。リードの多ピン化を進めると、
リードのピンピッチが減少するため、リードの強度が不
足し、放熱板の重みに耐えられなくなる虞がある。
【0028】そのため、本実施例においては、図3に示
されるように、放熱板1の樹脂モールド5の外に露出さ
れた部分に凹部8を形成することにし、この凹部8の底
面にエンボス加工を施した。
【0029】この凹部8を設けることにより、モールド
の際、樹脂がエンボス部に流れ込むことがなく、従来の
半導体パッケージの組立工程がそのまま利用できる。
【0030】なお、本実施例の半導体パッケージによれ
ば、2Wの出力によって発生したチップの発熱であって
も、放熱板1の放熱で5℃程度しか温度が上昇せず、凹
部8を有しないものに比べて放熱特性が遙かに向上し
た。また、本実施例の放熱板1を使用すると、放熱板を
使用していない場合におけるチップの発熱により上昇し
た温度から50℃程度下げることができる。
【0031】なお、第1及び第2実施例において、より
放熱特性を向上させる必要がある場合には、図5に示さ
れるのと同様な放熱フィン11を設けても良い。
【0032】
【発明の効果】以上のように、本発明の半導体パッケー
ジ用放熱板においては、放熱板の表面にエンボス加工を
施したので、放熱板の表面積が増加し、半導体パッケー
ジの冷却効果を向上させることができる。したがって、
より高出力化、高集積化された半導体集積回路に対応す
ることができる。
【0033】また、放熱板が半導体パッケージに接する
部分にエンボス加工を設けないこととしたため、樹脂の
流れ込みを防止でき、従来の組立設備及び工程をそのま
ま利用することができる。
【0034】さらに、放熱板に凹部を設けて放熱板の板
厚を薄し、この凹部の底面にエンボス加工を施したの
で、放熱性を維持しつつ、放熱板を軽量化することがで
きる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す断面図である。
【図2】本発明の第2実施例を示す断面図である。
【図3】本発明の第3実施例を示す断面図である。
【図4】従来の放熱手段を示す平面図である。
【図5】従来の放熱手段を示す断面図である。
【図6】従来の放熱手段を示す断面図である。
【図7】従来の放熱手段を示す断面図である。
【図8】従来の放熱手段を示す断面図である。
【符号の説明】 1 放熱板 2 チッ
プ 3 樹脂モールド 4 イン
ナーリード 5 絶縁材 6 ボン
ディングワイヤ 7 平面部 8 凹部 9 タブ 10 リー
ド 11 放熱フィン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 香川 学 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 大場 誠 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体パッケージ内に埋め込まれ、少な
    くとも一面が前記半導体パッケージ外に露出された半導
    体パッケージ用放熱板において、 前記放熱板の半導体パッケージ外に露出された部分の表
    面は、所定のサイズの多数の凹凸を有することを特徴と
    する半導体パッケージ用放熱板。
  2. 【請求項2】 前記所定のサイズの多数の凹凸は、ディ
    ンプル形状を有する請求項1記載の半導体パッケージ用
    放熱板。
  3. 【請求項3】 前記所定のサイズの多数の凹凸は、放熱
    板の板厚を減少させる凹部を有する請求項1記載の半導
    体パッケージ用放熱板。
  4. 【請求項4】 前記所定のサイズの多数の凹凸は、前記
    放熱板が前記半導体パッケージに接する付近を除いて設
    けられる請求項1又は3記載の半導体パッケージ用放熱
    板。
JP19199793A 1993-07-06 1993-07-06 半導体パッケージ用放熱板 Expired - Fee Related JP3011579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19199793A JP3011579B2 (ja) 1993-07-06 1993-07-06 半導体パッケージ用放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19199793A JP3011579B2 (ja) 1993-07-06 1993-07-06 半導体パッケージ用放熱板

Publications (2)

Publication Number Publication Date
JPH0722540A true JPH0722540A (ja) 1995-01-24
JP3011579B2 JP3011579B2 (ja) 2000-02-21

Family

ID=16283898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19199793A Expired - Fee Related JP3011579B2 (ja) 1993-07-06 1993-07-06 半導体パッケージ用放熱板

Country Status (1)

Country Link
JP (1) JP3011579B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035568A (ko) * 1997-10-31 1999-05-15 윤종용 패키지
US6302149B1 (en) 1999-10-18 2001-10-16 Smc Corporation Solenoid-valve manifold with feeding mechanism
KR100370842B1 (ko) * 1995-12-30 2003-06-19 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP2012124409A (ja) * 2010-12-10 2012-06-28 Elite Trading Co Ltd Led光源の反射及び放熱構造
JP2015207705A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 電子装置およびその製造方法
JP2020129700A (ja) * 2014-04-09 2020-08-27 ローム株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370842B1 (ko) * 1995-12-30 2003-06-19 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지
KR19990035568A (ko) * 1997-10-31 1999-05-15 윤종용 패키지
US6302149B1 (en) 1999-10-18 2001-10-16 Smc Corporation Solenoid-valve manifold with feeding mechanism
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP2012124409A (ja) * 2010-12-10 2012-06-28 Elite Trading Co Ltd Led光源の反射及び放熱構造
JP2020129700A (ja) * 2014-04-09 2020-08-27 ローム株式会社 半導体装置
JP2015207705A (ja) * 2014-04-22 2015-11-19 株式会社デンソー 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP3011579B2 (ja) 2000-02-21

Similar Documents

Publication Publication Date Title
US5155579A (en) Molded heat sink for integrated circuit package
EP0578411B1 (en) Plastic integrated circuit package with integral heat sink
US7477520B2 (en) Memory module
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2003061001A1 (ja) 冷却能力を効率化したヒートシンク及び該ヒートシンクを具備する半導体装置
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
JPH0722540A (ja) 半導体パッケージ用放熱板
JP2845833B2 (ja) ヒートシンク
JPS60137042A (ja) 樹脂封止形半導体装置
JPH04291750A (ja) 放熱フィンおよび半導体集積回路装置
JPH0547963A (ja) パツケージ
JP2888183B2 (ja) 樹脂封止型半導体装置
EP1015836B1 (en) Heat sink including pedestal
JPH0661408A (ja) 表面実装型半導体装置
JPH05144983A (ja) 樹脂封止型半導体装置
JPH10313081A (ja) 半導体装置およびその製造方法
JPH06334091A (ja) 半導体装置
JP2765242B2 (ja) 集積回路装置
JPH06260572A (ja) 半導体装置
JP3506341B2 (ja) 半導体装置
JPH0982849A (ja) 半導体パッケージ用放熱板
JPH10335571A (ja) メモリモジュールおよびメモリシステム
JPS62155525A (ja) 混成集積回路
JPS58223353A (ja) 半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees