KR0152948B1 - 반도체 패키지 - Google Patents

반도체 패키지

Info

Publication number
KR0152948B1
KR0152948B1 KR1019950017069A KR19950017069A KR0152948B1 KR 0152948 B1 KR0152948 B1 KR 0152948B1 KR 1019950017069 A KR1019950017069 A KR 1019950017069A KR 19950017069 A KR19950017069 A KR 19950017069A KR 0152948 B1 KR0152948 B1 KR 0152948B1
Authority
KR
South Korea
Prior art keywords
package
paddle
semiconductor chip
semiconductor package
heat
Prior art date
Application number
KR1019950017069A
Other languages
English (en)
Other versions
KR970003887A (ko
Inventor
장현성
김진섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950017069A priority Critical patent/KR0152948B1/ko
Publication of KR970003887A publication Critical patent/KR970003887A/ko
Application granted granted Critical
Publication of KR0152948B1 publication Critical patent/KR0152948B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 종래 반도체 패키지는 열 방출이 잘되도록 패키지의 하부에 히트-싱크를 부착하였으나 자재비 및 설치공정에 따른 생산비가 상승하는 문제점이 있었던 바, 본 발명은 패들(10)의 상부에 반도체 칩(11)이 부착되어 있고, 그 반도체 칩(11)의 상부에 형성된 칩 패드(11a)와 리드 프레임(12)이 인너 리드(12a)가 금속 와이어(13)로 연결되어 있으며, 상기 반도체 칩(11)과 인너 리드(12a)를 포함하는 일정면적이 에폭시로 몰딩되는 이엠시(14)로 구성되어 있는 반도체 패키지에 있어서, 상기 패들(10)을 연장형성하고, 그 연장형성된 패들(10)이 이엠시(14)의 하면에 설치되도록 하여 패키지 작동시 외부로의 열방출 경로가 되도록 함으로써 히트-싱크를 배제하는데 따른 생산비의 절감효과가 있는 것이다.

Description

반도체 패키지
제1도는 종래 반도체 패키지의 구성을 보인 종단면도.
제2도는 종래 반도체 패키지에 히트-싱크가 설치되어 있는 상태를 보인 저면도.
제3도는 본 발명에 의한 반도체 패키지의 구성을 보인 종단면도.
제4도는 본 발명에 의한 반도체 패키지의 패들이 외부에 노출된 상태를 보인 저면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 패들 11 : 반도체 칩
11a : 칩 패드 12 : 리드 프레임
12a : 인너 리드 13 : 금속 와이어
14 : 이엠시(EMC)
본 발명은 반도체 패키지(PACKAGE)에 관한 것으로, 특히 패들(PADDLE)의 양측을 연장 형성하고, 그 연장 형성된 패들부분이 에폭시로 몰딩되어 패키지의 몸체를 이루는 이엠시의 하면에 외부로 노출이 되도록 설치하여 열방출이 잘되도록 한 반도체 패키지에 관한 것이다.
일반적인 반도체 패키지는 작동시 패키지의 내부에서 발생하는 열이 외부로의 연결단자인 리드 프레임을 통하여 주로 열방출이 이루어지게 되어 충분한 열방출이 이루어지지 못함에 따라 패키지의 오동작이나 심하면 응력발생부분의 크랙 또는 파손이 발생하는 문제점이 있었다.
이러한 문제점 때문에 패키지의 상부 혹은 하부에 열방출 기구인 히트-싱크(HEAD SINK)를 설치하여 패키지의 내부에서 발생하는 열이 패키지의 외부로 방출되도록 하였다.
이러한, 종래 반도체 패키지의 하부에 히트-싱크가 설치된 실시례를 제1도에 도시하였다.
도시한 바와 같이, 종래의 반도체 패키지는 패들(1)의 상부에는 반도체 칩(2)이 접착제(도시되어 있지 않음)에 의해 부착되어 있고, 상기 패들(1)의 하부에는 히트-싱크(3)가 설치되어 있으며, 상기 반도체 칩(2)의 상부에 형성되어 있는 칩 패드(2a)와 리드 프레임(4)의 인너 리드(4a)가 금속 와이어(5)로 접속되어 있을 뿐 아니라, 상기 반도체 칩(2), 히트-싱크(3), 인너 리드(4a)를 포함하는 일정면적이 에폭시로 몰딩되어 있는 이엠시(EPOXY MOLDING COMPOUND)(6)로 구성되어 있다.
미설명부호 4b는 아웃 리드이다.
이와 같은 종래의 반도체 패키지는 패들(1)의 상부에 접착제를 이용하여 반도체 칩(2)을 부착하는 단계와, 그 반도체 칩(2)이 부착되어 있는 패들(1)을 인너 리드(4a)면 보다 낮게 내리는 다운 셋팅(DOWN SETTING) 공정을 수행하는 단계와, 상기 패들(1)의 하부에 히트-싱크(3)를 부착하는 단계와, 상기 반도체 칩(2)의 상부에 형성된 칩 패드(2a)와 리드 프레임(4)의 인너 리드(4a)를 금속 와이어(5)로 연결하는 와이어 본딩(WIRE BONDING)을 수행하는 단계와, 상기 반도체 칩(2), 히트-싱크(3), 인너 리드(4a)를 포함하는 일정면적을 에폭시로 몰딩하는 단계와, 댐바제거 및 트리밍/포밍 공정을 진행하는 순서로 제조된다.
이와 같이 제조된 반도체 패키지는 제2도에 도시된 바와 같이 패키지의 하부에 히트-싱크(3)가 외부로 노출되도록 설치되어 있어 패키지가 작동시 히트-싱크(3)를 통하여 열방출이 이루어지는 것이다.
그러나, 이러한 종래의 반도체 패키지는 히트-싱크(3)를 설치하는 데 따른 별도의 자재비가 소요되고, 또한 패들(1)의 하부에 히트-싱크(3)를 부착하는 공정이 필수적이고 필요하므로 그에 따른 생산비용이 상승되는 문제점이 있었다.
이를 감안하여 안출한 본 고안의 목적은 열방출 기구인 히트-싱크의 설치를 배제함으로써 자재비용이 절감되고, 다운 셋팅시 패들의 연장면을 패키지의 하부에 설치되도록 하여 열방출경로가 되도록 함으로써 히트-싱크의 설치공정이 배제되는데 따른 생산비가 절감되는 반도체 패키지를 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 패들의 상부에 반도체 칩이 부착되어 있고, 그 반도체 칩의 상부에 형성된 칩 패드와 리드 프레임의 인너 리드가 금속 와이어로 연결되어 있으며, 상기 반도체 칩과 인너 리드를 포함하는 일정면적이 에폭시로 몰딩되는 이엠시로 구성되어 있는 반도체 패키지에 있어서, 상기 패들을 연장형성 하고, 그 연장형성된 패들이 이엠시의 하면에 설치되도록 하여 패키지 작동시 외부로의 열방출 경로가 되도록 한 것을 특징으로 하는 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 반도체 패키지를 첨부된 도면에 의거하여 보다 상세히 설명한다.
제3도는 본 발명에 의한 반도체 패키지의 구성을 보인 종단면도로서, 이에 도시된 바와 같이, 본 발명의 반도체 패키지는 패들(10)의 상부에 반도체 칩(11) 부착되고, 그 반도체 칩(11)의 상부에 형성되어 있는 칩 패드(11a)와 리드 프레임(12)의 인너 리드(12a)가 금속 와이어(13)로 접속되어 있으며, 상기 반도체 칩(11)과 인너 리드(12a)를 포함하는 일정면적이 에폭시로 모링되는 이엠시(14)로 구성되어 있는 기본 구조는 종래와 동일하다.
여기서, 본 발명은 상기 패들(10)을 반도체 칩(11)이 부착되는 면보다 넓게 연장형성하고, 그 연장면이 이엠시(14)의 하면에 설치되도록 다운 셋팅하여 외부로 노출이 되도록 함으로써 패키지 작동시 열방출의 경로가 되는 구조로 되어 있는 것이다.
도면중 미설명부호 12b는 아웃 리드이다.
상기와 같은 본 발명은 패들(10)의 상부에 반도체 칩을 부착하는 다이 본딩 공정과, 상기 반도체 칩(11)이 부착되어 있는 패들(10)을 인너 리드(12a)면보다 낮게 내리는 동시에 패들(10)의 연장면을 이엠시의 하면에 설치되도록 낮게 내리는 다운 셋팅 공정과, 상기 반도체 칩(11)의 칩 패드(11a)와 리드 프레임(12)의 인너 리드(12a)를 금속 와이어(13)로 연결하여 외부로의 전기적인 접속경로를 이루도록 하는 와이어 본딩 공정과, 상기 반도체 칩(11)과 인너 리드(12a)를 포함하는 일정면적을 에폭시로 몰딩하는 몰딩 공정과, 마지막으로 댐바 제거 및 트리밍/포밍의 공정의 순서로 제조되는 것이다.
이와 같이 제조되는 반도체 패키지는 연장형성된 패들(10)이 제4도에 도시된 바와 같이 반도체 패키지의 하면에 노출되어 있어 패키지가 작동시 외부로의 열방출 경로가 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 반도체 패키지는 반도체 칩이 부착되는 패들을 연장형성하고, 그 패들의 연장면을 다운 셋팅시 패키지의 몸체인 이엠시의 하며에 오도록 설치하여, 패키지가 작동시 외부로의 열방출 경로가 되도록 함으로써 조앨 열방출 기구로 사용하던 히트-싱크의 설치를 배제하는 데 따른 생산비용의 절감효과를 있는 것이다.

Claims (1)

  1. 패들의 상부에 반도체 칩이 부착되어 있고, 그 반도체 칩의 상부에 형성된 칩 패드와 리드 프레임의 인너 리드가 금속 와이어로 연결되어 있으며, 상기 반도체 칩과 인너 리드를 포함하는 일정면적이 에폭시로 몰딩되는 이엠시로 구성되어 있는 반도체 패키지에 있어서, 상기 패들을 연장형성하고, 그 연장형성된 패들이 이엠시의 하면에 설치되도록 하여 패키지 작동시 외부로의 열방출 경로가 되도록 한 것을 특징으로 하는 반도체 패키지.
KR1019950017069A 1995-06-23 1995-06-23 반도체 패키지 KR0152948B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017069A KR0152948B1 (ko) 1995-06-23 1995-06-23 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017069A KR0152948B1 (ko) 1995-06-23 1995-06-23 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970003887A KR970003887A (ko) 1997-01-29
KR0152948B1 true KR0152948B1 (ko) 1998-10-01

Family

ID=19417997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017069A KR0152948B1 (ko) 1995-06-23 1995-06-23 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0152948B1 (ko)

Also Published As

Publication number Publication date
KR970003887A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US6329706B1 (en) Leadframe using chip pad as heat conducting path and semiconductor package adopting the same
KR970072358A (ko) 반도체패키지의 제조방법 및 구조
KR0179834B1 (ko) 컬럼형 패키지
KR19980067735A (ko) 반도체 패키지의 제조방법
KR0152948B1 (ko) 반도체 패키지
JP2002076234A (ja) 樹脂封止型半導体装置
KR100940760B1 (ko) 반도체 패키지
KR0132404Y1 (ko) 반도체 패키지
KR950025966A (ko) 볼 그리드 어레이 리드프레임
KR0157891B1 (ko) 반도체 패키지
KR0132405Y1 (ko) 반도체 패키지
KR0125880Y1 (ko) 반도체 패키지
KR100202669B1 (ko) 리벳 히트싱크 패키지
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR200213528Y1 (ko) 반도체패키지
KR100244502B1 (ko) 칩 사이즈 패키지
KR0137944Y1 (ko) 반도체 패키지의 열 방출 장치
JP2005150693A (ja) チップパッケージ構造
KR0156515B1 (ko) 반도체 패키지
KR0152943B1 (ko) 리드 프레임 및 반도체 패키지
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR0125875Y1 (ko) 반도체 리드 프레임
JPH06204389A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee