KR200152650Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200152650Y1
KR200152650Y1 KR2019960026698U KR19960026698U KR200152650Y1 KR 200152650 Y1 KR200152650 Y1 KR 200152650Y1 KR 2019960026698 U KR2019960026698 U KR 2019960026698U KR 19960026698 U KR19960026698 U KR 19960026698U KR 200152650 Y1 KR200152650 Y1 KR 200152650Y1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
semiconductor package
semiconductor
heat dissipation
Prior art date
Application number
KR2019960026698U
Other languages
English (en)
Other versions
KR19980013101U (ko
Inventor
박희진
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019960026698U priority Critical patent/KR200152650Y1/ko
Publication of KR19980013101U publication Critical patent/KR19980013101U/ko
Application granted granted Critical
Publication of KR200152650Y1 publication Critical patent/KR200152650Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로서 단일소자 또는 집적소자가 형성된 반도체 칩과, 반도체 칩을 상부면에 안착되는 칩 안착수단과, 반도체 칩의 주변을 따라서 배열된 적어도 하나이상의 리드와. 리드치 일부영역과 반도체 칩에 형성된 단일소자 또는 집적소자의 입출력단을 전기적으로 연결하기 위한 연결수단과, 칩 안착수단의 하부면이 노출되게 상기 연결수단 및 상기 반도체 칩을 밀봉하는 몰딩컴파운드를 포함한다. 따라서, 별도의 금속구조체를 삽입 또는 부착하지 않고도 열방출이 용이하므로 공정수를 줄일 수 있어서 고신뢰성의 열방출형 반도체 패키지를 제조할 때 생산성을 향상시킬 수 있다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지의 구조를 설명하기 위한 도면.
제2도는 본 고안에 따른 반도체 패키지의 구조의 일실시예를 설명하기 위한 도면.
제3도는 본 고안에 따른 반도체 패키지의 구조의 다른 실시예를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
11, 21, 31, 41 : 칩 12, 22, 32, 42 : 패들
13, 23, 33, 43 : 리드 14, 24, 34, 44 : 본딩와이어
15, 25 : 금속구조체 16, 26, 36, 46 : 몰딩 컴파운드
35, 45 : 열방출부
본 고안은 반도체 패키지(semiconductor package device)에 관한 것으로, 특히 반도체 패키지가 인쇄회로기판(PCB)에 실장하여 사용될 때 자체에서 발생되는 열이 외부로 방출되기에 용이하도록 한 반도체 패키지에 관한 것이다.
반도체 패키지는 단일소자 및 집적소자가 형성된 반도체 칩(semiconductor chip)을 외부로부터 전기적 물리적으로 반도체 칩을 보호하며, 인쇄회로기판에 실장할 때 용이하도록, 반도체 칩과 리드(lead)의 일부를 몰딩 컴파운드(molding compound)로 밀봉하여 보호하는 형태를 가진다.
이러한 일반적인 반도체 패키지는 제조가 끝난 후, 인쇄회로기판 등에 실장되어 사용되면서, 반도체 칩에 형성된 소자가 동작될 때, 반도체 칩으로부터 열이 발생된다. 그런데 반도체 칩을 밀봉하는 몰딩 컴파운드가 일반적으로 금속 등에 비하여 열전달계수가 작은 에폭시 수지 등으로 형성되기 때문에, 반도체 칩으로부터 발생된 열이 외부로 충분히 방출하지 못하여 반도체 칩에 형성된 소자의 특성을 열화시켜서 그 신뢰성을 떨어지게 하였다.
그래서, 열 방출용 금속구조체를 반도체 괘키지 내부에 형성하여 반도체 칩으로부터 발생된 열을 효율적으로 외부에 전달 방출하고자 하는 기술이 종래에 제안된 바 있다.
이러한 반도체 패키지로는 먼저, 제1도의 (a)와 같이, 반도체 칩(11)이 칩지지 패들(12)에 안착되어 있고, 칩지지 패들(12)의 주변에 형성된 리드(13)의 칩쪽 부위인 인너리드(13-1)와 반도체 칩(11)에 형성된 입출력 패드(도면에 구체적으로 도시되지 않음)를 본딩 와이어(14)가 연결하고 있으며, 인너리드(13-1)로부터 외부 방향으로 연장하여 외부리드(13-2)가 몰딩 컴파운드(16)의 외부로 형성되어 있고, 칩지지 패들(12)과 접촉되지 않은 상태로 칩지지 패들(12) 하부의 몰딩 컴파운드(16)내에 금속구조체(15)가 형성된 반도체 패키지가 있다.
제1도의 (a)에 도시된 것과 같이 금속구조체가 몰딩 컴파운드에 내장된 반도체 패키지는 일반적인 몰딩 컴파운드 재료인 에폭시 수지에 비하여 열전달 계수가 높은 금속을 몰딩 컴파운드 내부에 내장함으로써 내부의 열을 외부로 용이하게 방출할 수 있다.
또한, 제1도의 (b)와 같이, 반도체 칩(21)이 칩지지 패들(22)에 안착되고, 칩지지 패들(22)의 반도체 칩(21)이 안착된 면에 대하여 반대면에 금속구조체(25)가 접촉하여 연결되어 있으며, 인너리드(23-1)는 반도체 칩(21)과 본딩와이어(24)를 통하여 연결되어 있고. 몰딩 컴파운드(26)가 금속구조체(25)의 일면과 인너리드(23-1)로부터 연장형성된 아웃리드(23-2)를 노출시키면서, 반도체 칩과 인너리드 및 본딩와이어를 밀봉하고 있다.
제1도의 (b)와 같은 반도체 패키지는 칩을 안착하는 칩지지 패들에 열전달계수가 좋은 금속재질의 열방출용 구조체가 접촉되어 있고, 그 일면이 외부에 노출되어 있으므로, 칩에 발생한 열을 효율적으로 방출할 수 있다.
그러나, 종래의 열방출형 반도체 패키지는 열방출용 금속구조체를 몰딩컴파운드에 내장하거나, 칩지지 패들에 부착하여야 하므로, 몰딩공정이 용이하지 못하거나, 별도의 제조공정이 필요하기 때문에 생산성을 저하시키는 문제점을 가지고 있었다.
그래서, 본 고안은 별도의 열방출용 금속구조체를 설치하지 않으면서도 칩에서 발생된 열을 디바이스 외부로 용이하게 방출할 수 있는 반도체 패키지를 제공하고자 안출되었다.
본 고안은 반도체 패키지에 있어서, 단일소자 또는 집적소자가 형성된 반도체 칩과. 반도체 칩을 상부면에 안착되는 칩 안착수단과. 반도체 칩의 주변을 따라서 배열된 적어도 하나이상의 리드와, 리드의 일부영역과 반도체 칩에 형성된 단일소자 또는 집적소자의 입출력단을 전기적으로 연결하기 위한 연결수단과, 칩 안착수단의 하부면이 노출되게 상기 연결수단 및 상기 반도체칩을 밀봉하는 몰딩컴파운드를 포함하여 이루어지는 반도체 패키지이다.
제2도의 (a) 및(b)는 본 고안에 따른 반도체 패키지의 일실시예의 구조를 설명하기 위하여 예시한 단면도와 저면도이다.
먼저, 제2도의 (a) 및 (b)와 같이, 본 고안에 따른 반도체 패키지는 안착되는 반도체 칩(31)의 면적에 비하여 칩지지 패들(32)의 안착면 면적이 넓게 형성되어 있고, 반도체 칩(31)과 절연되어 그 주변을 따라 배열된 내부리드(33-1)를 가지는 리드(33)가 있다. 내부리드(33-1)는 반도체 칩(33)에 형성된 패드(도면에 도시되지 않음)와 본딩와이어(34)를 통하여 전기적으로 연결된다. 본딩 와이어(34)와 내부리드(33-1)와 반도체 칩(31) 및 칩지지 패들(32)을 밀봉하여 봉합하는 몰딩 컴파운드(37)가 있다. 이때. 몰딩 컴파운드(36)가 칩지지 패들(32)의 저면 즉, 반도체 칩(31)이 안착된 면의 반대면의 일부를 노출시키도록 되어 있다. 도면부호 35는 열방출부로서, 칩지지 패들이 노출된 영역이다.
따라서, 본 고안에 따른 반도체 패키지는 칩지지 패들(32)의 일부영역이 몰딩 컴파운드(36)으로부터 노출된 열방출부(35)를 반도체 칩(31)의 동작 중 발생되는 열이 외부에 직접 전달될 수 있다. 이 때, 칩지지 패들(32)을 가능한 범위에서 최대한 넓게 형성하여 그에따라 열방출부를 넓게 하여 열방출능력을 크게 할 수 있다.
제3도의 (a) 및 (b)는 본 고안에 따른 다른 실시예에 대한 반도체 패키지의 저면도 및 단면도로서, 몰딩 컴파운드(46)으로부터 칩지지 패들(42)이 노출된 열방출부(45)가 원형의 패턴을 가지도록 한 것이다.
이는 제조공정상 이젝트 핀을 이용하여 노출부를 형성할 수 있으므로, 기존의 몰딩 다이에 설치된 이젝트 핀의 머리부 면적만을 크게 형성하면 기존 제조장비를 이용하여 반도체 패키지를 제조할 수 있는 이점이 있다.
이와 같은 원형 패턴의 열방출부(45)는 이젝트 핀의 모양과 개수에 의하여 결정된다 미설명 도면부호 71은 반도체 칩이고, 43은 리드이고, 43-1은 내부리드이며, 43-2는 외부리드이다 그리고, 44는 본딩와이어이고, 제3도의 (a)에 표시된 선 I-I은 절단선이다.
본 고안에 따른 반도체 패키지를 제조하기 위해서는 다이본딩 및 와이어 본딩 후, 몰딩을 할 때, 하면이 돌출된 몰딩다이를 사용하여 몰딩다이의 돌출부에 칩지지 패들을 안착한 후. 몰딩공정을 진행하여 몰딩 컴파운드가 칩지지 패들의 하면에 접촉되지 않게 하여 칩지지 패들의 하부에 열방출부를 가지도록 형성할 수 있다. 몰딩컴파운드 상에 열방출부를 형성하는 또 다른 방법으로는 기존의 몰딩다이에 형성되어 있는 이젝트 핀의 머리면적을 크게 형성하여, 몰딩컴파운드가 경화되기 전에 반도체 패키지를 몰딩 다이로부터 이젝트하면서, 이젝트 핀에 의하여 칩지지 패들의 하면의 몰딩 컴파운드가 제거되어, 칩지지 패들이 노출되도록 할 수 있다.
이상에서 설명한 본 고안의 반도체 패키지는 칩지지 패들의 하부의를 몰딩컴파운드로부터 노출하는 열방출부를 이용하여 외부로의 열방출을 용이하게 한 것으로, 별도의 광속구조체를 삽입 또는 부착하지 않고도 열방출이 용이하므로 공정수를 줄일 수 있어서, 고신뢰성의 열방출형 반도체 패키지를 제조할 때 생산성을 향상시킬 수 있다.

Claims (3)

  1. 단일소자 또는 집적소자가 형성된 반도체칩과, 반도체칩이 상면에 안착되는 칩안착수단과, 반도체칩의 주변을 따라서 배열된 적어도 하나 이상의 리드와 반도체 칩에 형성된 입출력패드를 전기적으로 연결하기 위한 연결수단과, 연결수단 및 반도체칩을 밀봉시키는 몰딩컴파운드를 구비한 반도체 패키지에 있어서, 상기 몰딩컴파운드로부터 상기 칩안착수단의 저면의 중앙부분을 전부 또는 일부 노출시키어 형성된 열방출부를 갖는 것이 특징인 반도체 패키지.
  2. 상기 칩안착수단의 저면의 주변 부분이 밀봉된 것이 특징인 반도체 패키지.
  3. 제1항에 있어서, 상기 열방출부는 상기 칩안착수단 저면에 원형으로 다수개가 형성된 것을 특징으로 하는 반도체 패키지.
KR2019960026698U 1996-08-30 1996-08-30 반도체 패키지 KR200152650Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960026698U KR200152650Y1 (ko) 1996-08-30 1996-08-30 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960026698U KR200152650Y1 (ko) 1996-08-30 1996-08-30 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980013101U KR19980013101U (ko) 1998-06-05
KR200152650Y1 true KR200152650Y1 (ko) 1999-07-15

Family

ID=19465315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960026698U KR200152650Y1 (ko) 1996-08-30 1996-08-30 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200152650Y1 (ko)

Also Published As

Publication number Publication date
KR19980013101U (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US6080932A (en) Semiconductor package assemblies with moisture vents
US6333564B1 (en) Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes
KR0152700B1 (ko) 고방습 가능한 반도체 장치와 그 제조방법
US6531770B2 (en) Electronic part unit attached to a circuit board and including a cover member covering the electronic part
JPH07147379A (ja) 半導体装置及びその製造方法
US6300685B1 (en) Semiconductor package
JP3478139B2 (ja) リードフレームの製造方法
EP0272390A2 (en) Packages for a semiconductor device
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
KR200152650Y1 (ko) 반도체 패키지
KR20000003305A (ko) 볼 그리드 어레이 패키지
KR100262812B1 (ko) 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법
KR100279252B1 (ko) 세라믹패키지
JP4252391B2 (ja) 集合半導体装置
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100352116B1 (ko) 열방출이용이한반도체패키지구조
KR100202676B1 (ko) 열방출용 버텀 리드 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR200155169Y1 (ko) 반도체 패키지 디바이스
KR0156515B1 (ko) 반도체 패키지
KR0163311B1 (ko) 고 열 방출 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee