WO1984002036A1 - Dispositif a semiconducteur - Google Patents

Dispositif a semiconducteur Download PDF

Info

Publication number
WO1984002036A1
WO1984002036A1 PCT/JP1983/000405 JP8300405W WO8402036A1 WO 1984002036 A1 WO1984002036 A1 WO 1984002036A1 JP 8300405 W JP8300405 W JP 8300405W WO 8402036 A1 WO8402036 A1 WO 8402036A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat
semiconductor device
silicone
cured
adhesive
Prior art date
Application number
PCT/JP1983/000405
Other languages
English (en)
French (fr)
Inventor
Katsutoshi Mine
Yoshitsugu Morita
Satoshi Miyamae
Original Assignee
Toray Silicone Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Silicone Co filed Critical Toray Silicone Co
Priority to DE8383903569T priority Critical patent/DE3379883D1/de
Publication of WO1984002036A1 publication Critical patent/WO1984002036A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a semiconductor device, and more particularly, to a semiconductor device formed by coating at least a surface of a semiconductor device with a cured heat-adhesive silicone and then heating and bonding.
  • the surface of the semiconductor chip is used to prevent deterioration of properties and corrosion due to moisture and impurities, as well as thermal and mechanical stress.
  • a high-purity coating material is applied for the purpose of concealing the line of one element.
  • sealing molding with synthetic resin or hermetic sealing with metal container, ceramic container, etc. Given o
  • junction coating resins and undercoating materials Materials intended to protect the surface of a semiconductor chip are generally called junction coating resins and undercoating materials.
  • specially purified silicone resins and polyimide resins are used.
  • junction coating resins are available in the form of a solution dissolved in a resin or a solvent or a non-solvent type containing a solvent.
  • One-pack or two-pack packaging is available. There is a condensed type that generates by-products and an additional type that does not generate by-products.
  • the cured resin has excellent stress relief and adhesion
  • junction coating resins As mentioned above, there are many types of junction coating resins.
  • Optimal resin is selected from design withstand pressure, shape, packaging method, etc.
  • the selected junction coating resin is
  • junction coating In general, it is applied on a semiconductor chip surface using a dispenser so as to obtain a desired area and film thickness.
  • the grease is hardened by UV irradiation.
  • junction coating resins were applied and cured
  • Ting Resin 3 ⁇ 4 The problem power of seeds *
  • Hybrid J "C For Hybrid J "C, apply high-viscosity condensed silicone junction coating resin to a small part of the substrate, leave it at room temperature for 24 hours to cure it as a rubber, and then close to the application part
  • a gold wire is connected to the bottom of the bonding pad, there is a problem that the connection failure of the gold bonding wire, which is considered to be caused by the diffusion of the liquid silicone resin, frequently occurs.
  • Another object of the present invention is to provide a highly reliable semiconductor device.
  • Still another object of the present invention is to provide a semiconductor device free from breakage of a bonding wire, cracking of a solder, interference of a beam lead and the like.
  • Still another object of the present invention is to provide a semiconductor device which does not cause bonding failure and has excellent sealing resin adhesion.
  • the present invention relates to a semiconductor device characterized in that at least the surface of the main part of the semiconductor device is covered with a cured aging silicone adhesive and heated.
  • a semiconductor device refers to a semiconductor device in a broad sense including JC such as hybrid JC and monolithic JC, as well as individual semiconductors such as transistors and thyristors. Also, not only wire bonding type semiconductor devices but also flip type semiconductor devices and beam lead type semiconductor devices are included.
  • the ripened silicone cured body refers to a cured silicone body that adheres to the adherend when heated while the surface is in contact with the body.
  • the heat-adhesive silicone cured products 1) a cured silicone having a silicon-bonded hydrogen atom in a cured state, 2) a cured silicone having a silicon-bonded hydrolyzable group in a cured state, and the like.
  • X and 3 There is a silicone cured product that has a silicon atom-bonded hydrogen atom and a silicon atom-bonded hydrolyzable group in the cured state.
  • Examples of the cured silicone (1) include, but are not limited to, organopolysiloxanes containing butyl groups, organohydrogenpolysiloxanes, and platinum compound catalysts. Some compositions harden compositions formulated in different forms.
  • Examples of the cured silicone (2) include those obtained by curing a composition mainly composed of a bullet group-containing organopolysiloxane, an organohydridoenepolysiloxane, an aryltrialkoxysilane, and a platinum compound catalyst.
  • the cured silicone (3) includes, for example, organopolysiloxanes containing butyl groups, organohydrogenpolysiloxanes, aryltrialkoxysilanes, and platinum compounds. There is a composition obtained by curing a composition in which hydrogen atoms are mixed in a large excess.
  • the heat-cured silicone cured product has a hardness determined by a JS rubber hardness tester.
  • It can be from rubber elastic material of 0 to high hardness resin, and if necessary, addition reaction retardant, inorganic filler, organic filler, heat resistant agent, face It may contain impurities, etc., but it is desirable that the content of impurities, especially alkali metals, nitrogen, and logen ions, which cause a bad influence on the characteristics of semiconductors, is 5p3> m or less.
  • impurities especially alkali metals, nitrogen, and logen ions, which cause a bad influence on the characteristics of semiconductors, is 5p3> m or less.
  • semiconductor memory devices which have been recently used to prevent malfunctions due to wires, such as uranium contained in the cured ripened silicone silicone 07) and tritium, etc.
  • the total content of the radioactive elements in should be less than lppb.
  • the shape of the heat-adhesive silicone cured body is preferably a film or sheet, and the thickness thereof is universally determined depending on the purpose of use and the type of semiconductor, but is preferably 1 dragon or less. However, 30 P or more is preferable in terms of handling work.
  • the heat-bonded silicone cured product may be used alone, or a high-purity heat-resistant base material that does not adversely affect the properties of the semiconductor, such as polyimid, polyamid, polyimid, etc. Film or glass cloth, etc. ⁇ ⁇ It may be used in a form laminated on one side. By laminating with a heat-resistant base material, strength and mounting workability are improved. Further, the sealing property with the sealing resin is improved, and the wettability of the semiconductor element is significantly improved.
  • the thickness of the ripening resistant substrate is particularly limited, and 3 ⁇ 4 ⁇ is 1 to: IOOJM strength is preferable.
  • the semiconductor device of the present invention is heated at least after being coated with a hardened fc-adhesive silicone cured body at least on a main surface thereof, for example, by heating at 70 C or more for 30 minutes or more. Both are firmly adhered to the surface of the main part of the semiconductor device and then a sealing layer is provided to produce ⁇
  • the sealing layer is used for airtight sealing of ceramic packages, metal cans, etc., or silicone resin composition for molding, epoxy resin for molding Composition
  • silicone resin composition for molding epoxy resin for molding Composition
  • the composition is appropriately formed by resin sealing.
  • the main part of the semiconductor device means an active element part, for example, an individual element and a semiconductor: a passive element part, for example, a register, a capacitor, and a circuit.
  • a passive element part for example, a register, a capacitor, and a circuit.
  • the main surface of the semiconductor device may be covered with a heat-adhesive silicone cured body and bonded by heating.
  • the surface of the part may be coated with a heat-adhesive silicone cured body and bonded by heat.
  • the heat-adhesive silicone cured body is not in contact with the bonding wire, and when the semiconductor device is of a flip chip type, the heated adhesive silicone cured body is in contact with the hang.
  • the semiconductor tortoise is of the beam lead type
  • the heat-adhesive silicone-cured type is in contact with the beam lead.
  • the semiconductor device is a hybrid JC and includes other components and circuits in addition to the semiconductor chip, other components and circuits, as well as the insulating substrate, are covered with the heat-adhesive silicone cured body and heat-bonded. May be.
  • a capacitor one is 0
  • FIG. 1 is a cross-sectional view of a conventional wire-bonding resin-sealed type J ′′ C.
  • FIG. 2 is a diagram showing a resin sealing of a wire bonding method according to an embodiment of the present invention. It is sectional drawing of stop type JC.
  • FIG. 3 is a cross-sectional view of a hollow package type "C conventional Furibbuchippu type ⁇
  • FIG. 4 is a cross-sectional view of a hollow package type i ′′ C of a flip-chip type according to an embodiment of the present invention.
  • Fig. 5 is a cross-sectional view of a conventional beam lead type hollow package type "C".
  • FIG. 6 is a sectional view of a beam lead type hollow package type according to an embodiment of the present invention.
  • FIG. 7 is a sectional view of a resin-sealed type “C” of a wire bonding type according to an embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of a flip-chip type hollow package IC of an embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of a conventional beam lead type hollow package type JC.
  • FIG. 1 is a cross-sectional view of an example of a conventional resin-sealed JC of a wire bonding method.
  • the surface of the semiconductor chip 1, the bonding pad 2 and a part of the gold bonding wire 3 having a diameter of 25 are coated with a liquid silicone junction coating resin 5 and heat-cured, and the remaining bonding wire 3 And a part of the lead wire 4 for external connection with epoxy resin 6 Sealed and molded.
  • the silicon junction coating resin 5 may be used.
  • the coating resin 5 is in liquid state, and the size of the semiconductor chip is one small.
  • FIG. 2 is a sectional view of a resin-sealing type of a wire bonding system according to an embodiment of the present invention.
  • the main part of the semiconductor chip 1 is covered with a heat-adhesive silicone rubber film, which is a heat-adhesive silicone cured body 7, and is laid by heating.
  • the heat-adhesive silicone rubber film is applied to the bonding wires 3 and the bonding pads 2 as well. It is positioned so that it does not come in contact with it, and is bonded to the bonding pad 2, bonding wire 3 and a part of the external connection lead 4.
  • O In J (7) when subjected to a heat cycle test, the bonding wire 3 is likely to break even after 1000 cycles. The bonding wire 3 is not broken even when the number of cycles is 600 when it is subjected to the heat treatment. is there. .
  • FIG. 3 is a cross-sectional view of an example of a conventional flip-chip type hollow package type i "C.
  • the semiconductor chip 1 is fixed to a substrate 9 by a hang 8, and is used for external connection through the hang 8.
  • the semiconductor chip 1 and the hang 8 Connected to the lead wire 4, the semiconductor chip 1 and the hang 8, one part of the external connection lead wire 4 and one part of the substrate 9 are covered with a liquid silicone junction coating resin 5. It is heat-cured and D, and is further packaged in a hollow by a plastic case 10.
  • This / C is also the number of cycles when subjected to the heat cycle test
  • FIG. 4 is a cross-sectional view of a flip-chip type hollow package type “C” according to an embodiment of the present invention.
  • a semiconductor chip 1 is fixed to a substrate 9 by a hunter 8, and The main part of the semiconductor chip 1 is covered with a heat-adhesive silicone rubber film, which is a heat-adhesive silicone cured body 7, while being in contact with the external connection lead 4, and is heated. i? and furthermore, it is packaged in a hollow by a plastic case 10.
  • the heat-adhesive silicone comb film does not come into contact with the solder 8 and there is a gap between it and the substrate 9, so the heat cycle
  • no solder was applied to the solder 8 even when the number of cycles was 1000
  • no crack was applied to the solder 8 even when the number of cycles was 800
  • the silicone compound for heat radiation was applied.
  • it is characterized in that crack to hang 8 and subjected to heat ⁇ test does not turn on.
  • Fig. 5 is a cross-sectional view of the conventional beam lead type hollow package type i "C.
  • the semiconductor chip 1 is fixedly connected to the external connection lead 4 via the beam lead 11 and i?
  • the entire semiconductor chip 1, most of the beam lead 11 and the space between the semiconductor chip 1 and the substrate 9 are covered with a liquid silicone junction coating resin 5, injected, ripened and cured, and further brassed.
  • This / C is also the number of cycles when subjected to a heat cycle test. 400 ⁇ 1 ⁇ Problem of adhesion between semiconductor chip 1 and beam lead 11 or adhesion between beam lead 11 and external connection lead wire 4; small number of cycles when subjected to heat shock test
  • the main part of the semiconductor chip 1 is coated with a liquid silicone junction coating resin 5 and heated and cured, and then even if it is fixedly connected to the lead wire 4 for external connection via the beam lead 11,
  • the periphery of the main part of the semiconductor chip 1 may also be covered, and even if it is covered at all, it may be contaminated by the silicon-based radiated material when the silicone junction coating resin is cured. Adhesion to the semiconductor chip 1 is excellent] 3, which is virtually impossible to manufacture.
  • FIG. 6 is a sectional view of a beam-lead type hollow package type JC according to an embodiment of the present invention.
  • the main part of the semiconductor chip 1 is coated with a heat-adhesive silicone resin film, which is a heat-adhesive silicone cured body 7, and is heated and connected, so that the semiconductor chip 1 is connected to the external connection resin via the beam lead 11.
  • a heat-adhesive silicone resin film which is a heat-adhesive silicone cured body 7
  • Fixedly connected to the lead wire 4 so that the beam lead 7 and the base plate 9 are arranged so as to come into contact with the heat-adhesive silicone resin film 7].
  • D Hollow packaging D Hollow packaging.
  • the heat-adhesive silicone resin film 7 does not contact the beam lead 11 and there is a gap between the substrate 9 and
  • the heat-adhesive silicone film which is a heat-adhesive silicone rubber cured product 7 used in the semiconductor device shown in FIGS. 2 ⁇ and 4, is composed of a methylphenolsiloxane / dimethylsiloxane copolymer capped with dimethylvinylsilyl groups at both ends.
  • the heat-adhesive silicone resin film which is a ripened adhesive silicone cured product 7 used in the semiconductor device of item 61, is a dimethylbutylsiloxane ⁇ dimethylsiloxane ⁇ siloxane copolymer.
  • the surface of the semiconductor chip is ripened and cured without causing the above-mentioned heat-curable silicone rubber film to corrode with an aluminum bonding wire having a diameter of 30 mm.
  • Thermal fatigue in which a silicone compound for release is applied to a transistor that is covered with a heat-resistant silicone rubber film, heated and adhered, and the surrounding is sealed and molded with a silicone sealing resin. When subjected to the test, it was far more likely that the aluminum bonding wire was broken even in 2000 cycles.
  • FIG. 7 is a sectional view of a tree-sealing type of a wire bonding method according to an embodiment of the present invention.
  • the main part of the semiconductor chip 1 is covered with a heat-adhesive silicone rubber film, which is a heat-adhesive silicone cured body 7 ridged with a polyimide film 12, and is heat-adhered to the heat-adhesive silicone.
  • the rubber film is marked so as not to come into contact with both the bonding wire 3 and the bonding pad 2, and is bonded to the bonding pad 2, the bonding wire 3, and a part of the external connection lead 4 with an epoxy sealing resin 6. Sealed and molded. In this case, when subjected to the heat cycle test, the bonding wire 3 breaks even if the number of cycles is 1000 times.
  • FIG. 8 is a cross-sectional view of the hollow chip type JC of the flip chip type according to the “embodiment of the invention”.
  • the semiconductor chip 1 is fixed to the 3 substrate 9 by the solder 8] and connected to the lead wire 4 for external connection via the solder 8), and the main part of the semiconductor chip 1 is It is covered with a heat-adhesive silicone rubber film, which is a heat-adhesive silicone cured body 7 laminated with a film 12, is heat-adhered, and is hollow-packaged in a plastic case 10.
  • the heat-accessible silicone rubber film did not come into contact with the solder 8 and there was a gap between it and the substrate 9. No cracks were found in the hang 8 even after 800 cycles when subjected to the heat shock test. There is a special feature.
  • FIG. 9 is a cross-sectional view of a beam-lead type hollow package type JC according to an embodiment of the present invention.
  • the main part of the semiconductor chip 1 is covered with a heat-adhesive silicone resin film, which is a heat-adhesive silicone cured product 7 laminated with a polyimide film 12, and is heat-bonded. Is fixedly connected to the external connection lead wire 4 via the beam lead 1 1, and the beam lead 7
  • the substrate 9 is arranged so as to cover the heat-adhesive silicone resin film 7], and is further packaged in a hollow by a plastic case 10.
  • the heat-adhesive silicone resin film 7 does not cover the beam leads 11 and has a gap between the substrate 9 and the semiconductor chip, even when subjected to the heat cycle test, even when the number of cycles is 1000, the semiconductor chip is not used.
  • Adhesion between 1 and beam lead 1 1 and adhesion between beam lead 11 and external connection lead wire Unbreakable, even when subjected to heat shock test 500 cycles of semiconductor chip 1 and beam lead.
  • the heat-adhesive silicone film which is a heat-adhesive silicone rubber cured product 7 laminated with the polyimide film 12 used in the semiconductor device shown in FIGS. 7 and 8, is a dimethyl vinylsilyl chain methylphenol at both ends.
  • Siloxane / dimethylsiloxane copolymer (viscosity at 25 C: 2000 CP ⁇ tri-methylsilyl group at both ends: methyl hydrodiene polysiloxane (viscosity at 25 C: 20 CP)) and platinum-butylsiloxane: equivalent catalyst: SiH group Z SiCff-Cfla group Composition formulated to have a ratio of 4 Z 1 Thickness 25 Poured into a 250 / 1000-height formwork on a burr-imido film with a thickness of 50 »Polypropylene film with a thickness of 50» 100C Heated for 5 minutes to cure, and laminated with Polyimide film to a thickness of 250 ⁇ (hardness 2) 3 ⁇ 4From Polypropylene film Contact with Boli-Provylene film caused by peeling The other side was used for bonding to the semiconductor chip. The heat bonding condition was maintained at 150C for 1 hour.
  • the heat-adhesive silicone resin film which is a heat-adhesive silicone cured product 7 laminated with the polyimide film 12 used in the semiconductor device of FIG. 9, is composed of dimethylvinylsiloxane, dimethylsiloxane and siloxane copolymer. Combined (viscosity at 25 C 4000 C) Trimethylsilyl groups at both ends Methyl borosiloxane blocked at 20 C (viscosity at 25 C 20 OP) Burt ethoxy silane and platinum butyl siloxane SiGff-CE.
  • a composition formulated so that the equivalent ratio of the groups is 5 Z1 is poured into a 120 / mm-high mold on a 10-p thick polyimide film, heated for 3 minutes, cured and cured. Attached by peeling off a 120 / ⁇ thick film (hardness 90) laminated with a film from the Bolibrovirene film! The side of the Bolibrovirene film that was in contact was used for bonding to the semiconductor chip. The heat bonding condition was 170 ° C. for 30 minutes.
  • thermosetting silicone rubber film laminated with the thermosetting silicone rubber film of FIG. 2 or the volume film 12 of FIG. 7 is used.
  • the semiconductor chip surface is coated with the thermosetting silicone rubber film without contacting the aluminum bonding wire with a diameter of 30 and bonded by heating, and the transistor is sealed and molded with silicone sealing resin.
  • Silicone compound for heat dissipation ⁇ Intermittent power application after application 3 ⁇ 4 ⁇ The aluminum bonding wire did not break even at 200 000 cycles.
  • the semiconductor device of the present invention As described above, the semiconductor device of the present invention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

明 細 書
半導体装置
技 術 分 野
本発明は、 半導体装置、 特には、 少なくとも半導体装置表面 ¾ 加熱接着性シリコーン硬化体で被覆し、 加熱接着してなる半導体 装置に関するものである。
背 景 技 術
半導体装鼈においては、 通常半導体チップ表面、 特に ジャ ンクシヨン、 ボンディングパッド部分、 微細なアルミ線もしくは 金線等を湿気や不純物による特性劣化防止および腐食防止のため、 さらには熱的、 機械^ Jストレスからの IS力緩和メモリ 一素子の《 線逋蔽を目的として高純度の被覆材が施されている。 そして、 表 面を被覆された半導体チップ、 ボンディングワイヤおよび外都接 続用リ一ド線等を固定、 包囲被覆する目的で合成樹脂による封止 成形あるいは金属容器、 セラミック容器等による気密封止が施さ れている o
半導体チップ表面を保護する目的の材料は、 一般にジャンクシ ヨンコーティングレジンやアンダコ一ティング材と称されている。 これらの材料には特別に精製されたシリコーン樹脂やボリイミ ド 系樹脂が使用されている。
ジャンクションコーティングレジンには、 樹脂 ¾溶剤に溶解し た溶液型や溶剤を含ま ¾い無溶剤型があ 、 一般的に液状 ¾呈し ている o
包装形態には 1液型や 2液型があ 、 また樹脂の硬化機構には 副生物を発生する縮合型、 副生物を発生しない付加型があ 、 硬
化方法には室温硬化型や加熱硬化型さらには放射線硬化型等があ
る。硬化した樹脂の形態には、 応力綾和効果や密着性にすぐれた
ゲル状、 fS力緩和効果にすぐれたゴム状および機械的強度、 絶緣
酑圧にすぐれた硬質樹脂状等がある。
上記のように、 ジャンクションコーティングレジンの種類は多
岐多様であるが、 半導体に使用するにさいし半導体の表面状態、
設計耐圧、 形状ゃパッケージング方法等から最適の樹脂が選択さ
れている o選択されたジャンクションコーティングレジンは、 一
般にディスペンサーを使用して半導体チップ表面上に所望の面積、 膜厚が得られるように塗布される。 ジャンクションコーティング
レジンを塗布した後、 該レジンに適した硬化方法、 ^えば高温高
湿雰囲気中での硬化、.高温雰囲気中での硬化や、 適当 波長を有
する紫外線の照射によって 脂¾硬化させている。
これらのジャンクションコーティングレジンを塗布、 硬化した
後、 ー鉸的には半導体チップ、 ボンディングワイヤ、 外部接続用
リ一ド線等 ¾包囲被覆する目的で封止衝脂、 lえばシリコーン樹
脂、 エポキシ樹脂等による對止成形あるいは金属容器、 セラミツ
ク封止:等に る気密封止が行 ¾われている。
しかしるがら、 上記のようる従来の液状のジャンクションコー
ティングレジン ¾：便甩した半導体装盧にお て、 種 *の問題力
じている o 例えば、
① 所定の場所のみをジャンクションコーティングレジンで適確
に被覆することがむずかしく、 被覆しては ¾ら ¾ 1^1所までが被 IPO .Λ», 覆されることが多い。 また、 ジャンクションコーティングレジン の加熱硬化時に発生する成分、 副生物によ！?他の場所が汚染され るのであと^らボンディングワイヤを接続した ハンダづけし ようとしても接続不良がおきる、 封止樹脂の密着性が不良と る という問題が発生している。
② ワイヤホ'ンディング方式の樹脂封止型 i" Cについては、 半導 体チップ表面、 および直径 2 5 y«の金ホ 'ンディングワイヤを液状 の付力 Π反応型シリコーンジャンクションコ一ティングレジンで被 覆してから加熱によつてゴム状に硬化させた後、 外囲をヱボキシ 樹脂によって封止成形してなる樹脂封止型 J Cを一 5 0 Cに 3 0 分間保持し、 ただちに 150Cに 3 0分間保持するという熱衝擊試 験に供すると、 2 0サイクル位からボンディングワイヤに接 し ているシリコーンジャンクシヨンコ一ティングレジンの膨張、 収 縮に起因すると考えられるボンディングワイャが断線するという 問題が発生して る。
③ ワイヤボンディング方式の樹脂封止型トランジスタについて は、 半導体チップ表面および直径 3 0 j«アルミボンディングワイ ャを、 液状の付加反応型シリコーンジャンクションコーティング レジンで被後してから、 加熱によつてゴム状に硬化した後、 外囲
¾シリコーン封止樹脂で封止成形してなるトランジスタに、 放熱 用シリコーンコンパゥンドを塗布した後、 通電断続を繰返す熱疲 労テストに供すると 2000サイクルからボンディングワイヤに接 触しているジャンクションコーティング材: ^侵入したシリコーン
オイル分によ 膨潤したことに起因すると考えられるボンディン
=10^ グワイャ断線が^するという問題が発生している。
④ ハイブリッド J" Cについては、 基板上の微小部分に高粘度の 縮合型シリ コーンジャンクションコ一ティングレジンを塗布し、 室温で 2 4時間放置してゴム状に硬化させた後、 塗布部に近接す るホ'ンディングバッド部分に金線 ¾接続すると、 液状シリコーン レジンのパッ の拡散^因すると考えられる金ボンディ ングワイャの接続不良が多発するという問題が発生している。
本発明の目的は上記問題の発生 ¾防止することにある cr 本発明の他の目的は信頼性の高 半導体装置を提供することに ある。
本発明のさらに他の目的はボンディングワイヤの断線、 ハンダ のクラック、 ビームリ一ドの剝雜等のない半導体装置を提供する ことにある。
本発明のさらに他の目的はボンディング不良が発生せず、 封止 樹脂の密着性にすぐれた半導体装置を提供することにある。
発 明 の 開 示
本発明は、 半導体装置にお て少なくとも半導体装置の主要部 表面を加熟接着性シリコーン硬化体で被覆し、 加熱接董してなる こと ¾特徵とする半導体装置に関する。
これを説明するに、 本発明において半導体装置とは、 トランジ スタ、 サイ リスタ等の個別半導体のみるらず、 ハイブリ ッ ド J C、 モノリシック J C等の J Cを包含する広義の半導体装置をいう。 また、 ワイヤボンディング方式の半導体装置のみ らずフリッ ブ方式の半導体装置やビームリ一ド方式の半導体装 »¾包含する。 REA
Q PI また、 加熟接薏性シリ コーン硬化体とは、 シリ コーン硬化体で あって、 その表面を被藩体に接被した状態で加熱すると被着体に 接着するものをいう。 この加熱接着性シリコーン硬化体の^とし て、 ①硬化状態でケィ素原子結合水素原子を有するシリコーン硬 化物、 ②硬化状態でケィ素原子結合加水分解性基を有するシ'リコ 一ン硬化物お Xび③硬化状態でケィ素原子結合水素原子とケィ素 原子結合加水分解性基を有するシリコーン硬化物がある。
①のシリ コーン硬化物としては、 例えば、 ビュル基含有オルガ ノボリ シロキサン、 オルガノハイ ドロジエンポリ シロキサン よ び白金化合物触媒 ¾主剤とし、 ケィ素原子結合ビュル基に対して ケィ素原子結合水素原子が大過剰になる形で配合した組成物を硬 化してるるものがある。
②のシリ コーン硬化物としては、 例えば、 ビュル基含有オルガ ノボリ シロキサン、 オルガノハイ ドロジエンポリ シロキサン、 ァ リルト リアルコキシシラン、 白金化合物触媒を主剤とする組成物 を硬化してなるものがある。
③のシリ コーン硬化物としては、 例えば、 ビュル基含有オルガ ノボリ シロキサン、 オルガノハイ ドロジエンポリ シロキサン、 ァ リルトリアルコキシシラン、 白金化合物 ¾媒を主剤とし、 ケィ素 原子結合ビュル基に対してケィ素原子結合水素原子が大過剰に ¾ る形で配合した組成物を硬化してなるものがある。
加熱接着性シリコーン硬化体は、 J Sゴム硬度計による硬度
0のゴム弾性体から高硬度のレジン状まで可能であ 、 必要に応 じて付加反応遅延剤、 無機質充¾材、 有機質充¾材、 耐熱剤、 顔 料等を含有していてもよいが、 半導体の特性に悪彩春をおょぽす 不純物、 特にアルカリ金羼、 ノ、ロゲンイオンの各含有率は 5p3>m 以下が望ましい。 また、 近年問題に ¾つている《線による誤動作 防止を目的とした半導体メモリ一素子の《線蘧蔽材用に関しては、 加熟接着性シリ コーン硬化体に含まれるウラン 07)、 ト リ ウム 等の放射性元素の総含有量は lppb以下か ましい。
加熱接着性シリ コーン硬化体の形状は、 フィルム状¾いしシー ト状が好ましく、 その膜厚は、 その使用目的や半導体の種類によ つて遍宜 択されるが、 好ましくは 1龍以下であ 、 取 扱い作 業上 3 0 P以上が好ましい。加熱接着性シリ コーン硬化体は、 単 独で使用してもよいし、 半導体の特性に悪釤眷をおよぽさない高 純度の耐熱性基材、 例えば、 ボリイミ ド、 ボリァミ ド、 ボリィミ ドアマイ ド等のフィルムや、 ガラスクロス等 ¾片面に積層した形 で使用してもよい。 耐熱性基材で積層することによ 、 強度と取 付作業性が向上する。 また、 封止樹脂との密釁性が向上し、 半導 体素子の酎湿性が著しく向上する。 な 、 耐熟性基材の厚みは特 に限定され ¾ぃが 1〜： IOOJM力 ¾fましい。
本発明の半導体装置は少¾くとも主要部表面 ¾加fc接着性シリ コーン硬化体で被覆後、 加熱することによ 、 例えば 7 0 C以上 で 3 0分以上加熱することによって、 少¾くとも半導体装置の主 要部表面に強固に接着させ、 ついで封止層を設けることによ 製 造される β
封止層は、 セラミックパッケージ、 金属製キャンなどの気密封 止、 あるいは成形用シリ コーン樹脂組成物、 成形物エポキシ樹脂 組成物 どの樹脂封止によ 適宜構成される。
本発明で、 半導体装置の主要部とは、 能動素子部分、 伊 Iえば、 個別素子および半導体 ：受動素子部分、 ^えば、 レジスター およびコンデンサーならびに回路をいう。 半導体チップの主要部 も同様である。
るお、 本発明の半導体装置にお ては、 半導体装置の主要部表 面が加熱接着性シリコーン硬化体で被覆され、 加熱接着されてい ればよく、 半導体装置の主要部表面の他にその周辺部表面が加熱 接着性シリ コーン硬化体によ 被覆され、 加熱接着されていても よい。 しかし、 半導体装置がワイヤボンディング方式であるとき は、 加熱接着性シリコーン硬化体がボンディングワイヤに接蝕し てないこと、 半導体装置がフリ ッブチップ方式であるときは加熱 接着性シリコーン硬化体がハングに接觖してい ¾いこと、 半導体 装鼈がビームリード方式であるときは加熱接着性シリコーン硬化 型がビームリードに接解しているいことを特徴とする。 また、 半 導体装置がハイブリッド J Cであって半導体チップの他に他の部 品や回路を含むときは、 他の部品や回路さらには絶緣基板も加熱 接着性シリコーン硬化体で被覆され、 加熱接着されていてもよい。
このような他の部品として、 例えば、 レジスター、 コンデンサ 一がある 0
^面の簡単な説明
第 1図は、 従来のワイヤボンディング方式の樹脂封止型 J" Cの 断面図である。
第 2図は、 本発明の実施例のワイヤボンディング方式の樹脂封 止型 J Cの断面図である。 ， 第 3図は、 従来のフリッブチップ方式の中空パッケージ型 " C の断面図である β
第 4図は、 本発明の実餾例のフリッブチッブ方式の中空パッケ ージ型 i" Cの断面図である。
第 5図は、 従来のビームリード方式の中空パッケージ型 " Cの 断面図である o
第 6図は、 ¾発明の実施例のビームリード方式の中空パッケ一 ジ型 の断面図である。
第 7図は、 本発明の実施例のワイヤボンディング方式の樹脂封 止型 " Cの断面図である。
第 8図は、 本 ¾明の実 ½例のフリッブチップ方式の中空パッケ 一ジ型 I Cの断面図である。
第 9図は、 従来のビームリード方式の中空パッケージ型 J Cの 断面図である。
一発明を実施するための最良の形態
次に、 本発明の実施例の半導体装置を、 従来の半導体装置と比 較しつつ、 図面に基づいて説明する。
第 1図は、 従来のワイヤボンディング方式の樹脂封止型 J Cの 1例の断面図である。 半導体チップ 1の表面、 ボンディングバッ ド 2および直径 2 5 の金ボンディングワイヤ 3の 1部が、 液状 のシリコーンジャンクシヨンコーティングレジン 5によ 被覆さ れ、 加熱硬化されてお 、 さらにボンディングワイヤ 3の残部お よび外部接続用リード線 4の 1部とともにェボキシ封止樹脂 6で 封止成形されている。 この " Cにおいては最低温度一 6 5 C、 最 髙温度 1 8 0 Cを 3時間で 1サイクルさせるヒートサイクルテス トに供したときにサイクル数 2 0 0回でボンディングワイヤ 3 断線するという問題、 一 5 0 Cに 3 0分間保持後ただちに に 3 0分間保持することを繰返す熱衝擊テストに供したときにボ ンディングワイヤ 3がサイクル数 2 0回で断線するという問題、 そして放熱用シリ コーンコンパゥンドを塗布し、 通電断続を操返 すという熱疲労テストに供したときにシリ コーンジャンクション コーティングレジン 3が S透してきたシリ コーンオイルによ 糜 潤してホ'ンディングワイヤ 3が断線するという問題が発生してい る。
これら問題の発生を回避するために、 シリ コーンジャンクショ ンコ一ティングレジン 5をボンディングパッ ド 2やボンディング ワイヤ 1に接弒させないように半導体チッブ 1の主要部に被覆し ようとしても、 シリ コーンジャンクションコーティングレジン 5 が液状であ ^、 半導体チッブ 1カ 小であるから作業上困難をき わめる ο
第 2図は、 本発明の実施例のワイヤボンディング方式の樹脂封 止型 の断面図である。半導体チップ 1の主要部が加熱接着性 シリコーン硬化体 7である加熱接着性シリコーンゴムフィルムで 被覆され、 加熱接葺されてお 、 加熱接着性シリ コーンゴムフィ ル厶はボンディングワイヤ 3にもボンディングパッド 2にも接敏 しないように配置されてお 、 ボンディングパッド 2、 ボンディ ングワイヤ線 3 よび外部接続用リード線 4の 1部とともにェボ キシ封止樹脂 6で封止成形されている o この J (7においては、 ヒ ートサイクルテストに供したときにサイクル数 1000回でもボン デイングワイヤ 3が断線することが ¾く、 熱衝撃テストに供した ときにサイクル数 600回でもボンディングワイヤ 3が断線するこ とがなく、 放熱用シリ コーンコンパウンドを塗布し、 熱疲労テス トに供してもボンディングワイヤ 3力渐線することが という 特徴がある。 .
第 3図は、 従来のフリツブチッブ方式の中空パッケージ型 i" C の 1例の断面図である。 半導体チヅブ 1がハング 8によ 基板 9 に固定されてお ?、 ハング 8を介して外部接続用リード線 4に接 続してお 、 半導体チップ 1とハング 8の^、 外部接続用リー ド線 4の 1部および基板 9の 1部が液状のシリコーンジャンクシ ョンコ一ティングレジン 5によ 被覆され、 加熱硬化されてお D、 さらにブラスチックケース 1 0によ 中空包装されている。
この / Cも、 ヒートサイクルテストに供したときにサイクル数
300回でハンタ' 8にクラックがはいるという問題、 ヒートショッ クテストに供したときにサイクル数 5 0回でハンダ 8にクラック がはいるという問題、 放熱用シリ コーンコンパゥンドを塗布し、 熱疲労テストに供したときにシリ コーンジャンクションコーティ ングレジン 5が浸透してきたシリコーンオイルに 4： ?彩潤してハ ンダ 8にクラックカミはいると う問題がある。 このタイプの i" C ¾製造する際に半導体チップ 1の主 部¾液状のシリコーンジャ ンクシヨンコーティングレジン 5によ 被覆し、 加熱硬化させ、 ついでハンダ 8によ 基板 9に固定しょうとしても半導体チップ
■、 1の主要部の周辺部カミシリコーンジャンクションコ一ティングレ ジン硬化時のシリコーン系発散物によ ]7汚染されてハンダ 8の接 着が不良とな 、 事実上製造不可能である。
第 4図は、 本発明の実施例のフリッブチップ方式の中空パッケ —ジ型 " Cの断面図である。 半導体チップ 1がハンタ · 8によ 基 板 9に固定されてお 、 ハンダ 8を介して外部接続用リ一ド裰 4 に接铳してお 、 半導体チッブ 1の主耍部が加熱接鱟性シリコー ン硬化体 7である加熱接着性シリ コーンゴムフィルムによ 被覆 され、 加熱 されてお i?、 さらにブラスチックケース 1 0によ U中空包装されている。 この i" Cにおいては、 加熱接着性シリコ ーンコムフィルムがハンダ 8に接触せず、 基板 9との間に空隙が あるのでヒートサイクルテストに供したときにサイクル数 1000 回でもハンダ 8にクラ 'クタがはいらず、 ヒートショックテス卜に 供したときにサイクル数 800回でもハンダ 8にクラックがはいら ず、 放熱用シリ コーンコンパウンドを塗布し、 熱痠労テス トに供 してもハング 8にクラックがはいらないという特徴がある。
第 5図は、 従来のビームリード方式中空パッケージ型 i" Cの断 面図である。 半導体チップ 1がビームリード 1 1を介して外部用 接続用リード餱 4に固定接続されてお i？、 半導体チップ 1の全体、 ビームリ一ド 1 1の大部分および半導体チップ 1と基板 9との間 の空間が液状のシリ コーンジャンクシヨンコーティングレジン 5 によ 被覆 ·注入され、 加熟硬化され、 さらにブラスチックケー ス 1 0によ D中空包装されている。
この/ Cも、 ヒートサイクルテス トに供したときにサイクル数 400Ε1·Τ半導体チップ 1とビームリード 1 1との接着またはビー ムリ ード 1 1と外部接続用リード線 4との接着が破繁するという 問題、 ヒートショックテス トに供したときに少ないサイクル数
100E"C半導体チヅブ 1とビームリ一ド 1 1との接着またはビー ムリード 1 1と外部接続用リ一ド線 4との接着が破壌するという 問題がある。
半導体チップ 1の主彔部 液状のシリコーンジャンクションコ 一ティングレジン 5によ U被覆し、 加熱硬化させ、 ついでビーム リード 1 1を介して外部接続用リ一ド線 4に固定接続しょうとし ても、 半導体チップ 1の主 ¾部の周辺部も被覆されかねず、 たと 被覆され ¾くてもシリ コーンジャンクションコ一ティングレジ ン硬化時のシリコーン系発散物によ ]?汚染されて'ビームリ一ド 11 の半導体チップ 1への接着力环良とな ]3、 事実上製造不可能であ る。
第 6図は、 本発明の実施鉀であるビームリ一ド方式中空バッケ ージ型 J Cの断面図である。 半導体チッブ 1の主要部が加熱接着 性シリコーン硬化体 7である加熱接着性シリコーンレジンフィル ムによ 被覆され、 加熱接澴されてぉ 、 半導体チップ 1がビー ムリード 1 1を介して外部接続用リ一ド線 4に固定接続されて 、 その際ビームリード 7および基坂 9が加熱接薏性シリ コーン レジンフィルム 7に接触し ように配 ¾されてお]?、 さらにブ ラスチックケース 1 0によ D中空包装されている。
この J Cにおいては、 加熱接着性シリ コーンレジンフィルム 7 がビームリード 1 1に接触せず、 基板 9との間に空隙があるのて、
O P1 ヒートサイクルテストに供したときにサイクル数 1000回でも半 導体チップ 1とビームリ一ド 1 1との籠およびビームリ一ド 11 と外部接続用リ一ド線との接着が破谡されず、 ヒートショックテ ストに供したときにサイクル数 500回でも半導体チップ 1とビー ム リ ード 1 1との接着 よびビームリード 1 1と外部接続用リ一 ド線 4との接着が被壊されないという特徵がある。
第 2 ^ よび第 4図の半導体装置において使用した加熱接着性 シリコーンゴム硬化体 7である加熱接着性シリコーンフィルムは、 両末端ジメチルビ-ルシリル基封鎖メチルフエ-ルシロキサン · ジメチルシロキサン共重合体 C 2 5 Cに ける粘度 2000 P)、 両末端ト リ メチルシリル基封鎖メチルハイ ド口ジェンボリ シロキ サン〔 2 5 Cにおける粘度 20CP：)および白金ビュルシロキサン 錯体触媒からな 、 Siii基 Z SiCff-Cii2基の当量比が 4 Z 1に るように配合した組成物をテフロンブイルム上に流し 100Cで 5分間加熱して硬化させ、 厚さ 250；| 生成フィルム（硬度 2 ) をテフロンフィルムからひきはがすことによ つく 1)、 テフロン フィルムに接觫してい ^つた方の面を半導体チッブへの接着に 使用した。 その加熱接着朵件は 15 で 1時間保持とした。
第 6 1¾の半導体装置において便用した加熟接着性シリコーン硬 化体 7である加熱接着性シリ コーンレジンフィルムは、 ジメチル ビュルシロキサン · ジメチルシロキサン · シロキサン共重合体
( 2 5 Cに ける粘度 4000CP)、 両末端ト リ メチルシリル 鎖メチルハイ ドロジエンポリ シロキサン（ 2 5 Cにおける粘度 20 C P )および白金ビュルシロキサン鍺体觖媒から ¾り、 SiH基/ SiCff-Cff2基の当量比が 5 1にるるように配合した組成物 ¾ ボリプロピレンフィルム上に流し 100Cで 5分間加熱して硬化さ せ、 厚さ 120 の生成フィルム（硬度 9 0 )をボリプロピレンフ イルムからひきはがすことによ つく 、 ボリプロピレンフィル ムに接触してい ¾かった方の面を半導体チップへの接着に使用し た。 その加熱接着条件は 170Cで 3 0分間とした。
次に、 ワイヤボンディング方式のシリ コーン樹脂封止型トラン ジスタにおいて、 上記の加熱硬化性シリコーンゴムフィルムを直 径 3 0 のアルミボンディングワイヤに接蝕させることなく半導 体チップ表面を該加熟硬化性シリコーンゴムフィルムを被覆し、 加熱接着させ、 外囲をシリコ一ン封止樹脂で封止成型して るト ランジスタに、 放熬用シリコーンコンパゥンド¾塗付した後通電 断続を繰返す熱疲労テストに供したところ 2 0 0 0 0サイクルでも アルミボンディングワイャが断線することはるかった。
第 7図は本発明の実施例のワイヤボンディング方式の樹腯封止 型 の断面図である。 半導体チップ 1の主要部がボリィミ ドフ イルム 1 2で稜層された加熱接着性シリコーン硬化体 7である加 熱接鶯性シリ コーンゴムフィルムで被覆され、 加熱接着されてお 、 加熱接詈性シリコーンゴムフィルムはボンディングワイヤ 3 にもボンディングパッド 2にも接解し いように記置されてお 、 ボンディングパッド 2、 ボンディングワイヤ線 3および外部接続 用リード線 4の 1部とともにェボキシ封止樹脂 6で封止成形され ている。 この においては、 ヒートサイクルテストに供したと きにサイクル数 1000回でもボンディングワイヤ 3が断線する
O H とがなく、 熱衡搴テストに供したときにサイクル数 600回でもボ ンディングワイヤ 3が断線することがなく、 放熱用シリコーンコ ンパウンドを塗布し、 熱疲労テス トに供してもボンディングワイ ャ 3力 ¾線することが ¾いという特徴がある。
第 8図は、 术発明の実施^のフリツブチップ方式の中空パッケ ージ型 J Cの断面図である。 半導体チップ 1がハンダ 8によ ]3基 板 9に固定されてお]?、 ハンダ 8を介して外部接続用リ一ド線 4 に接続してお Ϊ)、 半導体チッブ 1の主要部がボリイミ ドフィルム 1 2で稹層された加熱接着性シリコーン硬化体 7である加熱接着 性シリ 3—ンゴムフィルムによ 被覆され、 加熱接着されてお 、 さらにプラスチックケース 1 0によ 中空包装されている。 この J Cに いては、 加熱接看性シリコーンゴムフィルムがハンダ 8 に接触せず、 基板 9との間に空隙があるのでヒー トサイクルテス トに供したときにサイクル数 1000回でもハンダ 8にクラックが はいらず、 ヒートショックテス トに供したときにサイクル数 800 回でもハング 8にクラックがはいらず、 放熱用シリコーンコンパ ゥンドを塗布し、 熱疲労テストに供してもハンダ 8にクラックが はいら ¾いという特徵がある。
第 9図は、 本発明の実施例であるビームリ一ド方式中空パッケ ージ型 J Cの断面図である。 半導体チップ 1の主要部がボリィ ミ ドフィルム 1 2で積層された加熱接着性シリコーン硬化体 7であ る加熱接着性シリコーンレジンフィルムによ 被覆され、 加熱接 着されてお ]3、 半導体チップ 1がビームリード 1 1 ¾介して外部 接続用リ一ド線 4に固定接続されてお 、 その際ビームリード 7
OMPI WIPO および基板 9が加熱接着性シリコーンレジンフィルム 7に接被し るいように配置されて ]?、 さらにプラスチックケース 1 0によ 中空包装されている。
この においては、 加熱接着性シリ コーンレジンフィルム 7 がビームリード 1 1に接被せず、 基板 9との間に空隙があるので、 ヒートサイクルテス トに供したときにサイクル数 1000回でも半 導体チップ 1とビームリ一ド 1 1との接着およびビームリ一ド 11 と外部接続用リード線との接着力 壊されず、 ヒートショックテ ストに供したときにサイクル数 500回でも半導体チップ 1とビー ムリ ード 1 1との接着およびビームリ一ド 1 1と外部接続用リ一 ド線 4との接着が破壊され いという特徵がある。
第 7図および第 8図の半導体装蘆において使用したボリィミ ド フィルム 1 2で積層された加熱接着性シリ コーンゴム硬化体 7で ある加熱接着性シリコーンフイルムは、 両末端ジメチルビ-ルシ リル 鎖メチルフエ-ルシロキサン · ジメチルシロキサン共重 合体（ 2 5 Cにおける粘度 2000CP \ 両末端トリメチルシリル 基封鎖メチルハイ ドロジエンポリ シロキサン（ 2 5 Cにおける粘 寢 20CP )および白金ビュルシロキサン銪体触媒から 、 SiH 基 Z SiCff-Cfla基の当量比が 4 Z 1になるように配合した組成 物 厚さ 2 5 /1のボりイミ ドフィルム上の高さ 250 の型枠内に 流し込み厚さ 5 0 »のボリ ブロピレンフィルムで おい 100Cで 5分間加熱して硬化させ、 ボリイミ ドフィルムで積層された厚さ 2 5 0 μの生成フィルム（硬度 2 ) ¾ボリプロビレンフィルムか らひきはがすことによ つく 、 ボリ プロビレンフィルムに接触 して た方の面を半導体チップへの接着に使用した。 その加熱接 着条件は 150Cで 1時間保持とした。
第 9図の半導体装置において使用したボリ イミ ドフィルム 1 2 で積層された加熱接着性シリ コーン硬化体 7である加熱接着性シ リ コーンレジンフィルムは、 ジメチルビニルシロキサン ' ジメチ ルシロキサン . シロキサン共重合体（ 2 5 Cに ける粘度 4000 C ) 両末端ト リ メチルシリル基封鎖メチルハイ ド口ジェンボ リ シロキサン（ 2 5 Cにおける粘度 20OP ) ビュルト リエ トキシ シランおよび白金ビュルシロキサン鍺体触媒からる ]?、 SiH / SiGff-CE。基の当量比が 5 Z 1になるように配合した組成物を 厚さ 1 0 pのボリィミ ドフィルム上の高さ 120/ίの型枠内に流し 込み で 3分間加熱して硬化させポリィミ ドフィルムで積層 された厚さ 120/<の生成フィルム（硬度 9 0 )をボリブロビレン フィルムからひきはがすことによ つく ！ 、 ボリブロビレンフィ ルムの接触していた方の面を半導体チッブへの接着に使用した。 その加熱接着条件は 170Cで 3 0分間とした。
次に、 ワイヤボンディング方式のシリ コーン樹脂封止型トラン ジスタにおいて、 第 2図の加熱硬化性シリコーンゴムフィルム又 は第 7図のボリィミ ドフィルム 1 2で積層された加熱硬化性シリ コーンゴムフィルムを直径 3 0 のアルミボンディングワイヤに 接触させることなく半導体チッブ表面を該加熱硬化性シリ コーン ゴムフィルムを被覆し、 加熱接着させ、 外囲をシリコーン封止樹 脂で封止成型してるるトランジスタに、 放熱用シリコーンコンパ ゥンド ¾塗布した後通電断続 ¾橾返す熱痰労テストに供したとこ ろ ずれも 2 0 0 00サイクルでもアルミホ'ンディングワイヤが斬 線することは かった。
産業上の利用可能性
以上説明したように本発明の半導体装置は、
1. その主要部が加熱接着性シリコーン硬化体によ 被覆され、 加熟接着されているので信頼性が大きい。
2. 保護を必要とする場所のみ ¾適確に被覆保護でき、 被覆して はなら い場所か 覆されてい ¾ぃので、 ホ'ンデイングワイヤ の断線、 ハンダのクラック、 ビームリ一ドの剝離るどの弊害が 起らない。 '
3. シリ コーン硬化体を 1更用するのでボンディングパヅド、 基板 表面、 外部接続用リード線 どがシリ コーン分によ]?汚損され ずボンディング不良が発生しないし、 封止樹脂の ¾着性がすぐ れているという特徴がある。
OMPI
-

Claims

請 求 の 範 囲
1. 半導体装置において、 少なくとも半導体装 の主要部表面を 加熱接着性シリコーン硬化体で被覆し、 加熱 してなること を特徴とする半導体装置。
2. ワイヤボンディング方式の半導体装置に いて、 加熱接着性 シリ コーン硬化体 ¾ボンディングワイヤに接触させることなく、 少¾くとも半導体装置の主要部表面を加熱接鱟性シリコーン硬 化体で被覆し、 加熱接着してなることを特徴とする請求の範囲 第 1項記載の半導体装置。
3. フリツブチッブ方式の半導体装置において、 加熱接着性シリ コーン硬化体をハンダに接鲅させること ¾く、 少なくとも半導 体装置の主要部表面 ¾加熱接着性シリコーン硬化体て被覆し、 加熱接着してるることを特徵とする請求の範囲第 1項記載の半 導体装置。
4. ビームリード方式半導体装置に いて、 加熱接着性シリコー . j ン硬化体 ¾ビームリードに接触させることるく、 少るくとも半 導体装置の主要部表面を加熱接薄性シリコーン硬化型で被覆し、 加熱接着してなることを特徵とする請求の範囲第 1項記載の半 導体装置。
5. 半導体装置の主要部が、 半導体チップの主要部である請求の 範囲第 2項、 第 3項または第 4項記載の半導体装置。
6. 加熱接着性シリ コーン硬化体が加熱接着性シリ コーンゴムフ ィルムである請求の範囲第 1項記載の半導体装置。
7. 加熱接着性シリコーンゴムフィルムの厚さが 3 0；«〜 1 «で
OMPI
► " WIPO ある請求の範囲第 6項記載の半導体装置。
8. 加熱接着性シリ コーン硬化体が加熱接着性シリ コーンレジン フイルムである請求の範囲第 1項記載の半導体装置。
9. 加熱接着性シリコーンレジンフィルムの厚さが 3 0 /！〜 l である請求の範囲第 8項記載の半導体装置。
10. 加熱接着性シリ コーン硬化体の片面が耐熟佺基材によ ?積層 されている請求の範囲第 1項記載の半導体装置。
11. 耐熱性基材の厚さが 1〜： LOOPである請求の範囲第 1 0項記 載の半導体装置。
12. 耐熱性基材が酎熱性ブラスチックフィルムである請求の範囲 第 1 0項記載の半導体装置。
13. 耐熱性ブラスチックフィルムがボリイ ミ ドフィルムである請 求の範囲第 1 2項記載の半導体装置。
14. 加熱接着性シリコーン硬化体が硬化状態でケィ素原子結合水 素原子 ¾有するシリコーン硬化物である請求の範囲第 1項記載 の半導体装置。
15. シリコーン硬化物がビ二ル基含有オルガノボリシロキサン、 オルガノハイ ドロジエンポリシロキサンおよび白金化合物触媒 を主剤とし、 ケィ素原子結合ビュル基に対してケィ素原^合 水素原子を大過剰にるる形で配合した組成物を硬化してなるも のである請求の範囲第 1 4項記載の半導体装置。
PCT/JP1983/000405 1982-11-10 1983-11-10 Dispositif a semiconducteur WO1984002036A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE8383903569T DE3379883D1 (en) 1982-11-10 1983-11-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57196928A JPS5987840A (ja) 1982-11-10 1982-11-10 半導体装置

Publications (1)

Publication Number Publication Date
WO1984002036A1 true WO1984002036A1 (fr) 1984-05-24

Family

ID=16365993

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1983/000405 WO1984002036A1 (fr) 1982-11-10 1983-11-10 Dispositif a semiconducteur

Country Status (5)

Country Link
US (1) US5008733A (ja)
EP (1) EP0124624B1 (ja)
JP (1) JPS5987840A (ja)
DE (1) DE3379883D1 (ja)
WO (1) WO1984002036A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230344A (ja) * 1985-04-05 1986-10-14 Toray Silicone Co Ltd 樹脂封止型半導体装置
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JP2585006B2 (ja) * 1987-07-22 1997-02-26 東レ・ダウコーニング・シリコーン株式会社 樹脂封止型半導体装置およびその製造方法
EP0407585A4 (en) * 1988-07-15 1992-06-10 Toray Silicone Co. Ltd. Semiconductor device sealed with resin and a method of producing the same
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JPH03116857A (ja) * 1989-09-29 1991-05-17 Mitsui Petrochem Ind Ltd 発光または受光装置
JP2548625B2 (ja) * 1990-08-27 1996-10-30 シャープ株式会社 半導体装置の製造方法
JP3540356B2 (ja) * 1994-03-14 2004-07-07 東レ・ダウコーニング・シリコーン株式会社 コンフォーマルコーティング剤
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP2000119627A (ja) * 1998-10-12 2000-04-25 Dow Corning Toray Silicone Co Ltd 接着性硬化シリコーンシートの保存方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
JP4844184B2 (ja) * 2006-03-17 2011-12-28 株式会社ジェイ・エム・エス アダプタ
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
ITUB20155681A1 (it) * 2015-11-18 2017-05-18 St Microelectronics Srl Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti
WO2017180482A1 (en) * 2016-04-11 2017-10-19 Paradromics, Inc. Neural-interface probe and methods of packaging the same
WO2018183967A1 (en) 2017-03-30 2018-10-04 Paradromics, Inc. Patterned microwire bundles and methods of producing the same
CN112261967B (zh) 2018-10-04 2022-07-26 光阳产业股份有限公司 医疗用连接构造

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067077A (ja) * 1973-10-12 1975-06-05
JPS519576A (en) * 1974-07-12 1976-01-26 Sharp Kk Handotaisochino seizoho
JPS51114259A (en) * 1975-03-31 1976-10-07 Takeda Chemical Industries Ltd Process for producing granular organic fertilizer
JPS5480358A (en) * 1977-12-08 1979-06-27 Shin Etsu Chem Co Ltd Curable organopolysiloxane composition
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS57114259A (en) * 1981-01-07 1982-07-16 Nec Corp Semiconductor device
JPS5891663A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527463B2 (ja) * 1973-02-28 1980-07-21
US4331970A (en) * 1978-09-18 1982-05-25 General Electric Company Use of dispersed solids as fillers in polymeric materials to provide material for semiconductor junction passivation
JPS55140249A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Semiconductor device
JPS5730336A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Semiconductor device
DE3278567D1 (en) * 1981-10-03 1988-07-07 Japan Synthetic Rubber Co Ltd Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
DE3222791A1 (de) * 1982-06-18 1983-12-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiter-bauelementen
JPS5947745A (ja) * 1982-09-10 1984-03-17 Toshiba Chem Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067077A (ja) * 1973-10-12 1975-06-05
JPS519576A (en) * 1974-07-12 1976-01-26 Sharp Kk Handotaisochino seizoho
JPS51114259A (en) * 1975-03-31 1976-10-07 Takeda Chemical Industries Ltd Process for producing granular organic fertilizer
JPS5480358A (en) * 1977-12-08 1979-06-27 Shin Etsu Chem Co Ltd Curable organopolysiloxane composition
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS57114259A (en) * 1981-01-07 1982-07-16 Nec Corp Semiconductor device
JPS5891663A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0124624A4 *

Also Published As

Publication number Publication date
JPS6314499B2 (ja) 1988-03-31
EP0124624B1 (en) 1989-05-17
DE3379883D1 (en) 1989-06-22
US5008733A (en) 1991-04-16
JPS5987840A (ja) 1984-05-21
EP0124624A1 (en) 1984-11-14
EP0124624A4 (en) 1986-08-21

Similar Documents

Publication Publication Date Title
WO1984002036A1 (fr) Dispositif a semiconducteur
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
US7859068B2 (en) Integrated circuit encapsulation and method therefor
TWI414027B (zh) 晶片尺寸封裝件及其製法
US5165956A (en) Method of encapsulating an electronic device with a silicone encapsulant
JP2010157695A (ja) チップパッケージ化における保護薄膜コーティング
US5317196A (en) Encapsulant method and apparatus
KR20010049725A (ko) 접착제 및 반도체 장치
JPH0412027B2 (ja)
US5951813A (en) Top of die chip-on-board encapsulation
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
WO2003031528A1 (en) Adhesive sheet of cross-linked silicone, method of manufacturing thereof, and device_comprising the sheet
KR20060043518A (ko) 센서 장치
JP3527369B2 (ja) 電気部品およびその製造方法
JP2701045B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS6077446A (ja) 封止半導体装置
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JP2608407B2 (ja) 樹脂封止型半導体装置
JPS58166748A (ja) 半導体装置
JP3555790B2 (ja) 半導体装置
GB2295722A (en) Packaging integrated circuits
JPH03116960A (ja) 半導体装置
JPH09266272A (ja) 樹脂封止型半導体装置
JPS63107050A (ja) 樹脂封止型半導体装置
JPH08148645A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1983903569

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1983903569

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1983903569

Country of ref document: EP