JPS5884449A - 磁気バブルメモリデバイス及びその製造方法 - Google Patents

磁気バブルメモリデバイス及びその製造方法

Info

Publication number
JPS5884449A
JPS5884449A JP56182276A JP18227681A JPS5884449A JP S5884449 A JPS5884449 A JP S5884449A JP 56182276 A JP56182276 A JP 56182276A JP 18227681 A JP18227681 A JP 18227681A JP S5884449 A JPS5884449 A JP S5884449A
Authority
JP
Japan
Prior art keywords
resin
plate
magnetic
chip
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56182276A
Other languages
English (en)
Inventor
Yoshiyuki Tsujita
辻田　嘉之
Toshio Oku
奥　俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56182276A priority Critical patent/JPS5884449A/ja
Publication of JPS5884449A publication Critical patent/JPS5884449A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、磁気バブルメモリデバイス及びその製造方法
の改ＪＩＬＫ＊！Ｄ、　特に低コストでかつ短時間で品
質の優れたチップコード″作業を行うための方法及びデ
バイスの構造に関するものである。
磁気バブルメモリデバイスは、一般的には第１図および
第２図に示す構造を有する。図において、１は基板、２
は基板１の中空部に収容された磁気バプルメモリチップ
、３はボンディングワイヤ、４は熱硬化型チップコート
レジン、５．＠は回転磁界駆動用の内コイル、外コイル
、７はリードフレーム、８はモールドレジン、９は整磁
板、ｔ。
は磁石板、１１はシールドケースである。ここで、チッ
プコートレジン４は、ボンディングワイヤ１を機械的に
保護するために内コイル５をａｈ付ける前に基板１の中
空部に住人後熱硬化されるものである。このような目的
のレジンとしては、ゴム弾性を有するシリコーンレジン
やポリブタジェン系レジンが用いられる。このような従
朱の磁気パズルメモリデバイスにあっては、ボンディン
グワイヤの断線が比較的発生しやすいという問題と、熱
硬化時間が一般に１２０分以上と極めて長いため作業性
が悪いという問題があった。前者の断線が発生しやすい
理由は、回転磁界駆動用の内コイル５及び外コイル６を
取付け、さらに基板とリードフレーム７取シ付は後、前
記基板、コイル及びリードフレーム全体を包むようにレ
ジンモールドする際に１内コイル５が第３閣のように変
形し、その影響でチップコートレジン４が変形、移動す
るため、ボンディングワイヤ３が力を受けるからである
。この場合、チップコートレジンの表面を平担にして内
コイルとチップコートレジン表面との間Ｋ１１１間を生
じた際に、コイル変形に伴なう力がチップコートレジン
表面に均等にかからず局部的に力が加わるためにチップ
コートレジンが変形し易すくなシ、ボンディングワイヤ
の断線が発生するようＫなる。
したがって、本発明の目的は、ボンディングワイヤが断
線しない高品質の磁気バブルメモリデバイスを製造する
ことであ夛、作業性に優れ、低コストのチップコートが
可能な磁気バブルメモリデバイス及びその製造方法を提
供することにあゐ。
本発明の骨子とするところは、従来の熱硬化盤のチップ
コート用レジンの代Ｊ）Ｋ紫外線硬化蓋のレジンを用い
、かつこのレジンの１に置くか、取シ付けた紫外線を透
過する板を通して紫外線を照射して極めて短時間に硬化
させることにある。上記板のために１チツプコートレジ
ン表藺は平担化されてボンディングワイヤの断線が発生
しないス、短時間で硬化作業ができ、作業性が著しく改
４１Ｉ″ｇ−れる。
以下本発明の実施例を第３図、＄４図によって説明する
。各図Ｋｔｃｔいて、第１図と同一部分には同符号を付
しである。
実施例１ 基板１の中空部にチップ２．ボンディングワイヤ３を収
容した後、第３図に示すように１未硬化の紫外線硬化型
シリコーンレジン１２を注入し、しかる後波長２５０〜
４００ｎｍの光を透過する０、１饋厚さのアクリル樹脂
板１ｓを上記レジン１２の上に置き、次いで強度１２０
ｍｗ／ＷＩの高圧水銀ランプを基板１から５０譚の位置
にセットし、上記の板１ｓを通して紫外線１４をレジン
１２に４０秒間照射して硬化させた。この後、第１図と
同じように、回転磁界駆動用内コイルと外コイルを組み
込み、基板とリードフレームとを接続した後、エポキシ
レジンを用いてトランスファーモールドを行なった。こ
の後、整磁板と磁石板を取り付けさらにシールドケース
を取り付けて磁気バブルメモリデバイスを作製した。こ
のようにして作製したデバイスのボンディングワイヤ断
線発生率は０．００１％以下であシ従来の０．５％に比
較して着しく低下した。又、チップコートの作業時間を
従来の１／１００以下にすることができた。
実施例２ 基板１の中空部分の外周部分に、第４図に示すように、
実施例１と同じ材質で３個の穴（直径ｏ、　８　ｔｍ　
）をあけたＯ−１ｍ厚さのアクリル樹脂板１５を貼シ付
けた後、前記の穴を通して中空部分圧未硬化の紫外線硬
化レジン１２を充填した。この後、実施例１と同じ方法
で前記レジンに紫外線を照射してレジンを硬化させ、こ
の後、コイル組込み、リードフレームとの接続およびト
ランスファーモールド、集磁板と磁石板の取シ付は及び
シールドケース取シ付けを行った。このようにして作製
したデバイスの特性及び製造の作業性は実施例１と同じ
であり、従来法に比較して著しく改善された。
実施例３ 実施例１で用いた紫外線硬化型シリコーンレジンの代シ
に、紫外線硬化型ポリブタジェンメタクリレート系レジ
ンを用いた。その他はすべて実施例１と同じであり、実
施例１と同じ効果が得られた。
このように、本発明によれば、チップコートレジンとし
て従来の硬化時間の長い熱硬化型レジンに代って、硬化
時間の極めて短かい紫外線硬化レジンを用いるので、チ
ップコート作業の作業性を著しく改善する効果がある。
又、前記チップコートレジン表面と回転臼界駆動用内コ
イルとの間に板を曾くためにチップコートレジン表面は
平担になシ、レジンモールドの際にコイルが変形しても
チップコートレジンは均等に力を受けるので変形、移動
が起シにくい。このため、ボンディングワイヤの断線発
生率は従来に比較して著しく低減される効果がある。
【図面の簡単な説明】
第１図は従来の磁気バブルメモリデバイスの構造を示す
断面図、第２図は第１図のチップコートレジンの部分を
詳細に示す断面図、第３図は本発明の一実施例子ツプコ
ートの部分を詳細に示す断面図、第４図は他の実施例の
同じく断面図である。 １＠・・・基板、２・・−・磁気バブルメモリチップ、
３拳・・赤ボンディングワイヤ、５・・・・内コイル、
６・・・・外コイル、７・・・―リードフレーム、８・
・・・モールドレジン、９・・−・整磁板、１０・・・
・磁石板、１１・・・・シールドケース、１２・・・・
紫外線硬化型チップコートレジン、１３，１５・・−・
透明な板。

Claims (1)

  1. 【特許請求の範囲】 １１ｍ気バブルメモリチップを収容した基板の中空Ｗ杖
    紫外−硬化型レジンを充填し、このレジンの上に透−な
    板を設けた構造を有する磁気パズルメモリデバイス。 ２　１１ｇ＆；プルメモリチップを収容した基板の中空
    部に未硬化の紫外線硬化臘レジンを注入し、このレジン
    の上に設けた透明の坂を通して紫外線を照射することに
    よシレジンを硬化させるようＫした磁気バブルメモリデ
    バイスの製造方法。
JP56182276A 1981-11-16 1981-11-16 磁気バブルメモリデバイス及びその製造方法 Pending JPS5884449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56182276A JPS5884449A (ja) 1981-11-16 1981-11-16 磁気バブルメモリデバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56182276A JPS5884449A (ja) 1981-11-16 1981-11-16 磁気バブルメモリデバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JPS5884449A true JPS5884449A (ja) 1983-05-20

Family

ID=16115430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56182276A Pending JPS5884449A (ja) 1981-11-16 1981-11-16 磁気バブルメモリデバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5884449A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168041A (ja) * 1987-01-05 1988-07-12 Hitachi Maxell Ltd 半導体装置とその製造方法
US5036024A (en) * 1987-07-22 1991-07-30 Toray Silicone Company, Inc. Method of treating a hardened semiconductor resin encapsulated layer with ultraviolet radiation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168041A (ja) * 1987-01-05 1988-07-12 Hitachi Maxell Ltd 半導体装置とその製造方法
US5036024A (en) * 1987-07-22 1991-07-30 Toray Silicone Company, Inc. Method of treating a hardened semiconductor resin encapsulated layer with ultraviolet radiation

Similar Documents

Publication Publication Date Title
US6144107A (en) Solid state pickup device excellent in heat-resistance and method of manufacturing the device
JPS5884449A (ja) 磁気バブルメモリデバイス及びその製造方法
JP2011079884A (ja) 接着剤充填方法、及びヘッドサスペンションの製造方法
JPH047022B2 (ja)
JPH06225495A (ja) スピンドルモータの製造方法
JPH0951009A (ja) Ｉｃモジュールの樹脂封止方法、ｉｃモジュール及びｉｃカード
JPH0880537A (ja) 集積回路を備えたモデュールで構成されるデータキャリア
JP2966578B2 (ja) 半導体素子の実装方法
JPS6412037B2 (ja)
JPS60217303A (ja) ホログラム封止体
JP2978862B2 (ja) Ｌｏｃ型半導体装置およびその製造方法
JPS616681A (ja) ホログラム封止体
CN108649040A (zh) 一种摄像模组的芯片贴装工艺以及摄像模组
JPH05109482A (ja) 封止板付き薄膜ｅｌパネルの製造方法及びその封止板 付き薄膜ｅｌパネル
JP2008299148A (ja) 接合型光学素子およびその製造方法
JP4187337B2 (ja) 複合型光学部品
JPS61235133A (ja) 情報記録担体の製造方法
JP2003222708A (ja) 光学素子及びその製造方法
JPS6251493B2 (ja)
JPH08161771A (ja) 情報媒体，その製造方法及びその製造装置
JPH05308759A (ja) サーボモータの回転子
JPH0590643A (ja) 発光装置
JP2002263563A (ja) スピンドルモータの製造方法
JP2004046967A (ja) 磁気ヘッド装置およびその組立方法ならびにフロッピーディスクドライブ装置
JP4388222B2 (ja) 光に感応する素子を有するモジュールおよびその製造方法