JPS63168041A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPS63168041A
JPS63168041A JP62000014A JP1487A JPS63168041A JP S63168041 A JPS63168041 A JP S63168041A JP 62000014 A JP62000014 A JP 62000014A JP 1487 A JP1487 A JP 1487A JP S63168041 A JPS63168041 A JP S63168041A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
chip
sealing
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62000014A
Other languages
English (en)
Inventor
Yoshito Tanaka
義人 田中
Hiroshi Yamamoto
博司 山本
Eiji Koyama
栄二 小山
Ryutaro Arakawa
竜太郎 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP62000014A priority Critical patent/JPS63168041A/ja
Publication of JPS63168041A publication Critical patent/JPS63168041A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICカード、ICカートリッジ、時計、電卓
などの電子装置に搭載される超薄形の半導体装置とその
製造方法に係り、より詳しくはlCチップの強度向上、
熱伝導率の低減を図った半導体装置とその製造方法に関
する。
〔従来の技術〕
この種半導体装置の構成例を従来よりICカードに搭載
されているものを例として説明する。
第13図は従来知られている半導体装置の断面図であっ
て、31は配線基板、32はICチップ、33は封止枠
、34は封止樹脂を示している。
配線基板31の片面にはICカードリーグライター(図
示せず)に付設された電極と電気的接続を得るための接
触端子35がパターニングされており、また、他方の面
には所定の配線パターン36及び後に詳述するICチッ
プ32を接続するための接合端子37がパターニングさ
れている。また、この配線基板31の前記配線パターン
36及び接合端子37の形成面には、前記ICチップ3
2を埋設するためのIC埋設部38が凹設されている。
また、ICチップ32の表面の所定の位置に電極39が
形成されている。このICチップ32は、前記ICtl
設部38の底面38aに固定され、前記電極39と前記
配線基板31にパターニングされた接合端子37をリー
ド40で接続することによって、所要の半導体回路が構
成される。
前記封止枠33は前記rc埋設部38を補強するための
ものであって、例えばステンレス等の硬質金属などによ
って形成され、前記配線基板31の前記IC埋設部38
の周囲に配設される。
封止樹脂34は、例えばエポキシ樹脂などの熱硬化性の
樹脂が用いられ、前記封止枠33及びIC埋設部38内
に充填され、前記配線基板31、ICチップ32、封止
枠33、リード40を一体に封止する。
以下、前記半導体装置の製造方法の一例を第14図の工
程説明図、及び第15図乃至17図に基づいて説明する
まず、第14図及び第15図に示すように、所要の接触
端子35、配線パターン36、接合端子37がパターニ
ングされ、配線パターン36及び接合端子37の形成面
側にIC埋設部38が凹設された配線基板31の当該I
C埋設部38の底面38aにICチップ32を固定し、
配線基板31の接合端子37とICチップ32の電極3
9とをリード40により接続する。
次いで、第16図及び第17図に示すように、配線基板
31に凹設されたIC埋設部38の周囲に封止枠33を
固定し、これら封止枠3,3及びIC埋設部38によっ
て形成される空間内にエポキシ樹脂34をやや多口にボ
ッティングする。
エポキシ樹脂34をキユアリングしたのち、第17図に
示すように、封止枠33から膨出したエポキシ樹脂34
の表面(破線部分)を研磨し、所要の厚さを有する半導
体装置を得る。
〔発明が解決しようとする問題点〕
上記従来技術においては、封止樹脂としてエポキシ樹脂
等の熱硬化樹脂が用いられているため、設計値通りの厚
さの半導体装置を作製するためには、キユアリング時に
生ずる樹脂の熱変形を考慮して予め必要量よりもやや多
めの樹脂をボッティングし、キユアリング後封止樹脂の
表面を研磨加工しなくてはならない。このため研磨時に
作用する負荷によってICチップが損傷したり、リード
が断線する不具合が生じやす(、歩留り及び製品の信頼
性を下げる問題がある。さらには、封止樹脂として光硬
化性のみの樹脂を用いると上記問題点は解決されるが、
光が透過しない未硬化部分があるため、樹脂全部が硬化
しないという問題がある。
この発明は、上記のようにIC封止用として光硬化性樹
脂を用いるとき剛性が小さいと言う欠点を解決し、優れ
た高剛性の光硬化性を備えた樹脂とそれを用いた半導体
装置及びその製造方法を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、上記した従来技術の問題点を解消し、安価に
して信頼性及び生産性に優れた半導体装置を提供するた
め、樹脂封止によって形成される樹脂部を光硬化性樹脂
および熱硬化性樹脂にて形成し、最初に紫外線照射によ
って樹脂の大部分を硬化した後、未硬化の部分を熱硬化
によって硬化させることを特徴とするものである。
また、本発明は、樹脂封止によって形成される樹脂部に
0.1〜10μm好ましくは5〜10μmのF。203
1Crz031カーボンブラツク、リン酸カルシウム等
のフィラーを10〜80重量%好ましくは20〜60重
量%さらに好ましくは50〜60重景%混合し、樹脂部
を光および熱の両方で硬化する光・熱硬化樹脂にて形成
したことを特徴とするものである。
さらに本発明は、配線基板にICチップの電極とをリー
ドを介して接続し、その後、 これら配線基板及びICチップ及びリードを一体に樹脂
封止する工程を含む半導体装置の製造方法において、前
記樹脂封止によって形成される樹脂部として光硬化性樹
脂および熱硬化性樹脂を用い、この光熱硬化性樹脂の表
面を透明部材にて所定の形状に成形したのち、該透明部
材の外部より紫外線を照射して前記樹脂を硬化した後、
さらに未硬化の部分を熱で硬化するようにしたことを製
造上の特徴とするものである。
〔作用〕
ICチップを配線基板に封止する封止樹脂として、光及
び熱の両方で硬化する光・熱硬化樹脂を用いることによ
って、封止樹脂の表面性が良く、封止樹脂全体を完全に
硬化させた半導体装置を効率よく製造でき、また該樹脂
中にフィラーを混入させることによって剛性の高い封止
を行い、信鯨性の高い半導体装置を得ることができる。
〔実施例〕
以下、本発明の実施例を図面を用いて説明する。
第1図乃至第5図は、本発明の第1実施例の説明図であ
る。
第1図は本発明による半導体装置の第1実施例を示す断
面図であって、1は配線基板、2はICチップ、3は封
止枠、4は封止樹脂を示す。
配線基板1は、例えばガラスエポキシやポリイミドなど
の絶縁性フィルムによって形成されており、片面にはI
Cカードリーダライターに付設された電極(図示せず)
と電気的接続を得るための接触端子5がパターニングさ
れ、また、他方の面には所定の配線パターン6及び後に
詳述するICチップ2を接続するための接合端子7がパ
ターニングされている。これら接触端子5、配線パター
ン6及び接合端子7は、前記配線基板1上にラミネート
された銅箔をエツチングすることによって形成される。
尚、図中の符号8はICチップ2を埋設するためのIC
埋設部を示す。
ICチップ2は、その表面の所定の位置に電極9が形成
されている。この電極9は、アルミニウムパッドのまま
用いても良いし、また、アルミニウムパッド上にメタラ
イズを施して最上層を金めつき層にして形成されたバン
プとすることもできる。このICチップ2は、前記IC
埋設部8の底面8aに固定され、前記電極9と前記配線
基板1にパターニングされた接合端子7をリード10で
接続することによって、所要の半導体回路が構成される
リード10としては、金線、銅線、アルミニウム線のほ
か、銅箔にて形成されたテープ状リードの表面に錫めっ
きしたもの、または、はんだめっきしたもの等を用いる
ことができる。またリード10の形成手段としては、ポ
ールボンディング。
ウェッジボンディング、ギヤングボンディング等を用い
ることができる。封止枠3は、前記第19図に示した従
来の半導体装置のものと全く同様であるので、詳細なる
説明は省略する。封止樹脂4としては、光(紫外線)及
び熱の両方で硬化する光・熱硬化性樹脂が適用される。
以下、前記半導体装置の製造方法の一例を第2図の製造
工程図、及び第3図乃至第5図に基づいて説明する。
まず、第3図に示すように、所要の接触端子5、配線パ
ターン6、接合端子7がバターニングされ、配線パター
ン6及び接合端子7の形成面側にrc埋設部8が凹設さ
れた配線基板1の当該IC埋設部8の底面8aにICチ
ップ2を固定し、配線基板1の接合端子7とICチップ
2の電極9とをリード10により接続する。
次いで、第2図、第4図に示すように、配線基板1のr
c埋設部8の周囲に封止枠3を固定し、これら封止枠3
及びICC埋設部外よって形成される空間内に光・熱硬
化性樹脂をボッティングする。
その後、前記封止枠3の上面に平板状の透明部材を押圧
し、余剰の樹脂を前記空間内より排出する。この場合、
第4図に示すように、前記透明部材としてガラス板13
を用いても良いし、また、第5図に示すように、当該半
導体装置が搭載されるICカードのカード本体12を構
成する透明なカードパーツ13゛を用いても良い。透明
部材としてカードパーツ13゛を用いた場合には、IC
チップ2を封止すると同時に、カード本体12への半導
体装置の埋設を完了することができるので、ICカード
の生産工程が簡略化され、ICカードの生産性を格段に
向上することができる。
次いで、第2図、第4図に示すように、前記樹脂のボッ
ティング部に波長380〜400nmの紫外光15を約
60秒間照射して光・熱硬化性樹脂を硬化する。この場
合、第4図に示したように、封止枠3の上面にガラス板
13を被着した場合には、同図に示すように、前記ガラ
ス板13の表面に前記封止枠3の開口部の大きさと略等
しい大きさの開口部が形成されたマスク14を被着し、
該マスク14の開口部を通して紫外光15を照射して前
記空間内の光・熱硬化性樹脂4を硬化する。このとき、
前記ガラス板13の上方より紫外光15を照射した場合
、リード10等の影により樹脂4に光が照射されずに未
硬化の部分が生じてくる。そこで紫外線照射後に樹脂4
を800C〜150°Cの温度で加熱することにより、
未硬化部分の樹脂を完全に硬化することができる。最後
に、前記マスク14及びガラス板13を外すことによっ
て、所要の半導体装置を得る。
第6図乃至第10図は本発明の第二実施例の説明図であ
る。
第6図は本発明の第二実施例により得られた半導体装置
の断面図、第7図はその製造工程図、第8図乃至第10
図はその製造工程を説明するための断面図であって、配
線基板へのtCチップの搭載構造及び製造時における封
止枠の固定までは前記本発明の第一実施例と同様である
ので説明は省略する。
第6図に示すように、半導体装置は、その配線基板1に
ICチップ2を封止する封止樹脂として、遷移性酸化物
等のフィラー11を混合した光(紫外光)及び熱の両方
で硬化する光・熱硬化性樹脂4”を用いている。
以下、前記半導体装置の製造方法の一例を第7図の製造
工程図、及び第8図乃至第10図に基づいて説明する。
まず、第7図及び第8図に示すように、所要の接触端子
5、配線パターン6、接合端子7がバターニングされ、
配線パターン6及び接合端子7の形成面側にICC埋設
部外凹設された配線基板1の当該IC埋設部8の底面8
aにICチップ2を固定し、配線基板1の接合端子7と
ICチップ2の電極9とをリード10により接続する。
次いで、第7図に示すように、配線基板1のICC埋設
部外周囲に封止枠3を固定し、これら封止枠3及びIC
C埋設部外よって形成される空間内に光・熱硬化性樹脂
4゛をボッティングする。
その後、第7図、第9図に示すように、前記封止枠3の
上面に平板状の透明部材を押圧し、余剰の樹脂4゛を前
記空間内より排出する。この場合、第9図に示すように
、前記透明部材としてガラス板12を用いても良いし、
また、第10図に示すように、当該半導体装置が搭載さ
れるICカードのカード本体12を構成する透明なカー
ドパーツ13”を用いても良い。透明部材としてカード
パ−ツ13°を用いた場合には、ICチップ2を封止す
ると同時に、カード本体12への半導体装置の埋設を完
了することができるので、ICカードの生産工程が簡略
化され、ICカードの生産性を格段に向上することがで
きる。
次いで、第7図に示すように、前記樹脂4”の中にフィ
ラー11を混合する。フィラーを入れることによって硬
化した樹脂の線膨張係数を低減させることができ、樹脂
にクラックが発生しなくなる。
本発明ではフィラー11はできるだけ小さくした方がよ
<、0.1〜10μm好ましくは5〜10μmの粒度と
し、フィラー材はチタン酸+  F ex O3r C
rg03、リン酸カルシウム、カーボンブラック等を用
いることができる。なお、封止枠3の上面にガラス板1
2を被着した場合には、第9図に示すように、前記ガラ
ス板12の表面に前記封止枠3の開口部の大きさと略等
しい大きさの開口部が形成されたマスク14を被着し、
該マスク14の開口部を通して紫外光15を照射して前
記空間内の光・熱硬化性樹脂4゛を硬化する。
このとき、前記ガラス板12の上方より紫外線15を照
射した場合、リード10およびフィラー11の影により
樹脂4゛に光が照射されずに未硬化の部分が生じてくる
。そこで紫外線を1〜2分照射した後、樹脂4″を80
6C〜150°Cの温度で加熱することにより、未硬化
部分の樹脂を完全に硬化することができる。
最後に、前記マスク14及びガラス板12を外すことに
よって所要の半導体装置を得る。
第11図は本発明の第三実施例を示す半導体装置の断面
図であって、配線基板とICチップとをテープオートメ
−ティドボンディング法(TAB法)で接続した場合の
例を示す。
同図において、配線基板1の配線パターン6と接続した
接合端子7゛とICチップ2のパッド上に設けられた金
バンプ9” とを、錫をメッキした銅リード10゛でT
AB法により接続する。
その後、封止枠3を固定し、rc理設部8を含む封止枠
3で形成される空間にフィラー11を混入した光・熱硬
化性樹脂4゛をボッティングし、前記実施例と同様に、
ガラス板等を用いて紫外線照射し、さらに、加熱を行っ
て該樹脂を完全に硬化させる。この実施例によれば、半
導体装置自体の厚みをさらに薄くすることができる。
また、上記第11図に示した実施例では、封止部に充て
んする封止樹脂をフィラーを混入した光・熱硬化性樹脂
としているが、これに替えて、当該封止部の下層すなわ
ち配線基板1のICチップ埋設用凹かん部8付近に熱硬
化性樹脂を用い、封止枠3で形成される空間の上層部の
みをフィラーを混入した光・硬化性樹脂としてもよい。
第12図は前記第二、第三実施例において封止樹脂中に
混入するフィラーの充てん量と熱膨張係数との関係を示
す特性図である。
同図において、フィラーの充てん量とともに線膨張係数
は低下していくことがわかる。線膨張係数を低下させる
ためには、フィラーを樹脂に多く含有させた方がよいが
、ICチップの封止のためには、樹脂が必要となるので
、本発明ではフィラーの充てん量を10〜80重景%好
ましくは20〜60重盪%さらに好ましくは50〜60
重量%とした。樹脂の線膨張係数をICチップに近づけ
ることによって、熱によって樹脂に生じる応力を低減す
ることができる。
〔発明・考案の効果〕
以上説明したように、本発明によれば、ICチップ封止
部の樹脂を光及び熱の両方で硬化する光熱硬化樹脂で形
成し、最初に紫外線照射で樹脂の大部分を短時間(1〜
2分内)で硬化させ、後で光の到達しない未硬化の部分
を熱で硬化させる構成をとったから、硬化時にほとんど
膨張または収縮することもなく、かつ樹脂の外形を所望
の形状に成形することができ、硬化後の研磨加工を省略
することができる。樹脂の大部分は光で硬化するため、
封止樹脂として熱硬化性樹脂を用いた場合に比べて樹脂
の硬化時間をいちじるしく短縮することができる。
また、本発明ではICチップ封止部を0.1〜10μm
好ましくは5〜10μm程度の粒度の遷移性酸化物等の
フィラーを10〜80重量%好ましくは20〜60重量
%さらに好ましくは50〜60重四%混合した樹脂とし
、かつ光及び熱の両方で硬化する光熱硬化性樹脂で形成
し、最初に紫外線照射で樹脂の大部分を1〜2分内の短
時間で硬化させた後、フィラーの介在によって光の到達
しない未硬化の部分を熱で硬化させる構成をとったから
、封止樹脂の線膨張係数を低減することができ、硬化時
にほとんど膨張または収縮することもなく樹脂にクラッ
クが生じることもなくなる。
さらに、前記樹脂封止によって形成される樹脂部のうち
少なくとも外層部をフィラー入り光・熱硬化樹脂にて被
覆し、該樹脂の上面を抑え込むように平坦平滑な必要部
分のみ透明としたマスク平板をかぶせ、上方から紫外線
を照射して必要部分のみ前記樹脂を硬化させてから、マ
スク平板を剥離し、前記樹脂の必要部分からあふれ出し
た未硬化部分を除去してから、加熱し、フィラーの影に
なるため未硬化の内部層を硬化させることにより光硬化
性を備えた封止樹脂の剛性を高め、樹脂層の厚さを薄く
均一にしかつ表面を平坦平滑にすることができると共に
、フィラー混入によって熱伝導性を良くすることもでき
る。
【図面の簡単な説明】
第1図は本発明による半導体装置の第一実施例を示す断
面図、第2図は第1図に示した半導体装置の製造方法を
説明する工程図、第3図は配線基板とICチップの接続
状態を示す断面図、第4図は光・熱硬化樹脂をボッティ
ングし、透明部材としてガラス板を用いた場合の断面図
、第5図は透明部材としてICカードのカードパーツを
用いた場合の断面図、第6図は本発明による半導体装置
の第二実施例を示す断面図、第7図は第1図に示した半
導体装置の製造方法を説明する工程図、第8図は配線基
板とICチップの接続状態を示す断面図、第9図は光・
熱硬化樹脂をボッティングし、透明部材としてガラス板
を用いた場合の断面図、第10図は透明部材としてIC
カードのカードパーツを用いた場合の断面図、第11図
は本発明による半導体装置の第三実施例を示す断面図、
第12図はフィラーの充てん量と樹脂の線膨張係数の関
係を示す特性図、第13図は従来技術による半導体装置
の一例を示す断面図、第14図は従来技術による半導体
装置の製造方法を説明する工程図、第15図は配線基板
とICチップの接続状態を示す断面図、第16図は熱硬
化性樹脂をボッティングした状態を示す断面図、第17
図は余剰の熱硬化性樹脂を研磨する状態を示す断面図で
ある。 1−・−配線基板、2・−・−・ICチップ、3−・−
一一一一封止枠、4−・−−一−−封止樹脂、5−・・
・・−接触端子、6・−・−配線パターン、7・−−一
一−−接合端子、8・−−一−〜−IC埋設部、9−・
−・−電極、10−・−・・−リード。 ■ 第1図 ! 配線基板 2TC4−Iプ 3 封止粋 4  宙守止a1月1 5椅勉鵠乎 6 配子漿ノでターン 7 4娶81晶〕= 8  IC埋設部 9電椙 10  リード 第2図 1己を糺基オ反(l J              
/Cチップ(2)第3図 第5図 第6図 第7図 半導体装置 第8図 1   8     8a      8   5第1
0面 1r′( 第nFIJ 第12図 XIO’ 充ztt(″#L量%〕 第13図 35  38 32 38a    38第14図 牛導体装置 第15図 第16図 第17図

Claims (6)

    【特許請求の範囲】
  1. (1)配線基板にICチップを搭載し、前記配線基板及
    びICチップ、それに前記配線基板の接合端子と前記I
    Cチップの電極とを接続するリードを一体に樹脂封止し
    て成る半導体装置において、前記樹脂封止によつて形成
    される樹脂部を光及び熱の両方で硬化する光・熱硬化樹
    脂封止によつて形成したことを特徴とする半導体装置。
  2. (2)特許請求の範囲第(1)項記載の半導体装置にお
    いて、前記樹脂封止によつて形成される樹脂部を、Fe
    _2O_3又はCr_2O_3、カーボンブラック、リ
    ン酸カルシウム等の微細なフィラーを混合し、光及び熱
    の両方で硬化する光・熱硬化樹脂によつて形成したこと
    を特徴とする半導体装置。
  3. (3)特許請求の範囲第(2)項記載の半導体装置にお
    いて、前記光・熱硬化樹脂は前記樹脂部の上層部のみに
    充てんされていることを特徴とする半導体装置。
  4. (4)配線基板の接合端子とICチップの電極とをリー
    ドを介して接続し、その後、これら配線基板及びICチ
    ップ及びリードを一体に樹脂封止する工程を含む半導体
    製造方法において、前記樹脂封止によつて形成される樹
    脂として、光及び熱硬化性樹脂を用い、この光・熱硬化
    性樹脂の表面を透明部材にて所定の形状に成形し、該透
    明部材の外部より紫外線を照射して前記光・熱硬化樹脂
    を硬化したのち、熱で硬化するようにしたことを特徴と
    する半導体装置の製造方法。
  5. (5)特許請求の範囲第(4)項記載の半導体装置の製
    造方法において、前記ICチップが接続された配線基板
    のICチップ設定部の周囲に封止枠を被着し、該封止枠
    内に光熱硬化性樹脂をポツテイングしたのち、該封止枠
    の上面に透明なガラス板を被着して、前記光熱硬化性樹
    脂の表面を前記封止枠と同一平面状に成形し、前記ガラ
    ス板の外側より紫外光を照射した後、さらに熱で硬化す
    る工程を含むことを特徴とする半導体装置の製造方法。
  6. (6)特許請求の範囲第(4)項記載の半導体装置の製
    造方法において、前記樹脂封止によつて形成される樹脂
    部のうち少くとも外層部をフィラー入り熱併用光硬化性
    樹脂にて被覆し、紫外線を照射して該樹脂の最表層を含
    む一部を硬化させた後に、加熱によつて該樹脂が未硬化
    の内部を硬化させることを特徴とする半導体装置の製造
    方法。
JP62000014A 1987-01-05 1987-01-05 半導体装置とその製造方法 Pending JPS63168041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62000014A JPS63168041A (ja) 1987-01-05 1987-01-05 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62000014A JPS63168041A (ja) 1987-01-05 1987-01-05 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPS63168041A true JPS63168041A (ja) 1988-07-12

Family

ID=11462583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62000014A Pending JPS63168041A (ja) 1987-01-05 1987-01-05 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPS63168041A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116649A (en) * 1980-02-19 1981-09-12 Matsushita Electric Ind Co Ltd Manufacturing of semiconductor device
JPS5884449A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 磁気バブルメモリデバイス及びその製造方法
JPS60243114A (ja) * 1984-05-16 1985-12-03 Toyobo Co Ltd 硬化型樹脂組成物
JPS61101526A (ja) * 1984-10-23 1986-05-20 Toyobo Co Ltd 硬化型樹脂組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116649A (en) * 1980-02-19 1981-09-12 Matsushita Electric Ind Co Ltd Manufacturing of semiconductor device
JPS5884449A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 磁気バブルメモリデバイス及びその製造方法
JPS60243114A (ja) * 1984-05-16 1985-12-03 Toyobo Co Ltd 硬化型樹脂組成物
JPS61101526A (ja) * 1984-10-23 1986-05-20 Toyobo Co Ltd 硬化型樹脂組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法

Similar Documents

Publication Publication Date Title
US5081520A (en) Chip mounting substrate having an integral molded projection and conductive pattern
US4974057A (en) Semiconductor device package with circuit board and resin
JPH10303352A (ja) 半導体装置および半導体装置の製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2664259B2 (ja) 半導体装置パッケージ及びその製造方法
KR20170121157A (ko) 전자 부품, 그 제조 방법 및 제조 장치
US6853060B1 (en) Semiconductor package using a printed circuit board and a method of manufacturing the same
JPH03108744A (ja) 樹脂封止型半導体装置
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JPS58207645A (ja) 半導体装置
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JPS6314455A (ja) 半導体装置
JPS63168041A (ja) 半導体装置とその製造方法
JP3141634B2 (ja) 半導体装置の製造方法及び樹脂封止用金型
JPH07221259A (ja) 半導体装置及びその製造方法
JPH0521522A (ja) 半導体チツプ実装方法
JP2524585B2 (ja) Icカ−ドとその作製方法
JPS63168042A (ja) 半導体装置
JPH04145634A (ja) Icパッケージ
JPH06334070A (ja) 混成集積回路装置
JPH04140194A (ja) Icモジュールの製造方法
JPH09246300A (ja) 半導体装置の製造方法
JP2022036015A (ja) 埋め込み構造およびその作製方法ならびに基板
JPS63181451A (ja) 半導体装置