JPH04145634A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH04145634A JPH04145634A JP26920990A JP26920990A JPH04145634A JP H04145634 A JPH04145634 A JP H04145634A JP 26920990 A JP26920990 A JP 26920990A JP 26920990 A JP26920990 A JP 26920990A JP H04145634 A JPH04145634 A JP H04145634A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- substrate
- molded
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 230000017525 heat dissipation Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 abstract description 7
- 230000000007 visual effect Effects 0.000 abstract description 3
- 238000012790 confirmation Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 14
- 238000005476 soldering Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 101150006573 PAN1 gene Proteins 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＩＣパッケージに関する。
（従来の技術）
ＩＣパッケージは、基板にＩＣチップを搭載した後に、
樹脂等で全体を覆うようにモールド成型しているが、Ｉ
Ｃチップを基板に搭載する方法として、ＩＣチップを接
着剤で基板に固定し、ＩＣチップ電極と基板側の接続パ
ターンとの間をワイヤーで接続するワイヤーボンディン
グ法と、ＩＣチップの接続パッドと基板切接続電極間を
直接接触させて電気的接続することにより併せてＩＣチ
ップを基板に固定するフェイスダウンボンディング法が
ある。
樹脂等で全体を覆うようにモールド成型しているが、Ｉ
Ｃチップを基板に搭載する方法として、ＩＣチップを接
着剤で基板に固定し、ＩＣチップ電極と基板側の接続パ
ターンとの間をワイヤーで接続するワイヤーボンディン
グ法と、ＩＣチップの接続パッドと基板切接続電極間を
直接接触させて電気的接続することにより併せてＩＣチ
ップを基板に固定するフェイスダウンボンディング法が
ある。
ワイヤボンディング法は、ＩＣチップ電極それぞれに対
し、−本ずつワイヤーをボンディングするため、電極の
数が多い場合、工数がかかるほか、電極のピッチが狭い
ＩＣチップでは、ワイヤー間のショートの危険性がある
。また、ワイヤー接続は、ＩＣチップの搭載位１を、基
板に対して精度良く配！する必要がないために、ＩＣチ
ップが基板に高精度で位置決めされることがない。
し、−本ずつワイヤーをボンディングするため、電極の
数が多い場合、工数がかかるほか、電極のピッチが狭い
ＩＣチップでは、ワイヤー間のショートの危険性がある
。また、ワイヤー接続は、ＩＣチップの搭載位１を、基
板に対して精度良く配！する必要がないために、ＩＣチ
ップが基板に高精度で位置決めされることがない。
最近ではＣＣＤ素子等の感光ＩＣが焦点検出用ＡＰセン
サーとして、カメラに使用されるようになり、ＩＣチッ
プを所定位置に精密に配置する必要が生じてきた。この
場合ワイヤボンディングによるＩＣチップ搭載のＩＣパ
ッケージを、ＩＣチップが所定位置に配置されるように
位置決めすることは難しい、そこでＩＣパッケージ自体
を位置決めジグとするために、ＩＣチップを所定位置に
搭載したＩＣパンケージが必要とされるようになってき
て、ＩＣパッケージに搭載するＩＣチップの搭載位置精
度が問題になってきた。
サーとして、カメラに使用されるようになり、ＩＣチッ
プを所定位置に精密に配置する必要が生じてきた。この
場合ワイヤボンディングによるＩＣチップ搭載のＩＣパ
ッケージを、ＩＣチップが所定位置に配置されるように
位置決めすることは難しい、そこでＩＣパッケージ自体
を位置決めジグとするために、ＩＣチップを所定位置に
搭載したＩＣパンケージが必要とされるようになってき
て、ＩＣパッケージに搭載するＩＣチップの搭載位置精
度が問題になってきた。
フェイスダウンボンディング法は、ＩＣチップの接続パ
ッドと基板の接続電極間を直接接触させて電気的接続す
るので、ＩＣチップを基板に位置精度良く搭載すること
ができることから、本発明は、フェイスダウンボンディ
ング法により、位置精度良く、低コストで製作されるＩ
Ｃパッケージに関するものである。
ッドと基板の接続電極間を直接接触させて電気的接続す
るので、ＩＣチップを基板に位置精度良く搭載すること
ができることから、本発明は、フェイスダウンボンディ
ング法により、位置精度良く、低コストで製作されるＩ
Ｃパッケージに関するものである。
フェイスダウンボンディング法は、電極を有するバンプ
（突起）をＩＣチップが基板のどちらかに設け、相手方
のバンプと対応する位置に露出電極を設け、バンプと露
出電極を当接させ、圧接によりバンプをつぶし、バンプ
を露出電極面に密着させることで、電気的接続の確実性
を高めている従来は、ＩＣチップの接続パッドに金メッ
キや金蒸着を行って、バンプを直接ＩＣチップに形成す
る方法や、別の基板に形成したバンプを熱と圧力でＩＣ
チップや基板に転写する方法が知られている。しかし、
ＩＣチップにバンプを直接形成する場合は、金メッキや
金蒸着等の工程が増え、ＩＣチップの歩留まりが落ちる
と云う問題があったまた、別の基板に形成したバンプを
、熱と圧力で、ＩＣチップに転写させる場合においても
、パン１を基板から離して、ＩＣチップに転写する時に
、通常の封止樹脂硬化温度よりもかなり高温で加熱する
工程や圧力をかける工程が入るので、ＩＣチップにスト
レスが発生し、ＩＣチップの歩留まりが落ちると云う問
題があった。さらに上記の方法でＩＣチップにバンプを
設けたフリップチップは、汎用性に欠はコストアップを
まねく。
（突起）をＩＣチップが基板のどちらかに設け、相手方
のバンプと対応する位置に露出電極を設け、バンプと露
出電極を当接させ、圧接によりバンプをつぶし、バンプ
を露出電極面に密着させることで、電気的接続の確実性
を高めている従来は、ＩＣチップの接続パッドに金メッ
キや金蒸着を行って、バンプを直接ＩＣチップに形成す
る方法や、別の基板に形成したバンプを熱と圧力でＩＣ
チップや基板に転写する方法が知られている。しかし、
ＩＣチップにバンプを直接形成する場合は、金メッキや
金蒸着等の工程が増え、ＩＣチップの歩留まりが落ちる
と云う問題があったまた、別の基板に形成したバンプを
、熱と圧力で、ＩＣチップに転写させる場合においても
、パン１を基板から離して、ＩＣチップに転写する時に
、通常の封止樹脂硬化温度よりもかなり高温で加熱する
工程や圧力をかける工程が入るので、ＩＣチップにスト
レスが発生し、ＩＣチップの歩留まりが落ちると云う問
題があった。さらに上記の方法でＩＣチップにバンプを
設けたフリップチップは、汎用性に欠はコストアップを
まねく。
丈な、別の基板に形成したバンプを、熱と圧力で、基板
に転写させる場合も、基板に転写時の熱に耐える素材を
用いなければならないために高価になると云う問題があ
った。
に転写させる場合も、基板に転写時の熱に耐える素材を
用いなければならないために高価になると云う問題があ
った。
（発明が解決しようとする課題〉
本発明は、フェイスダウンボンディング法によリ、ＩＣ
チップの基板への取付位置精度が良く、しかも、低コス
トで製作されるＩＣパッケージを提供することを目的と
する。
チップの基板への取付位置精度が良く、しかも、低コス
トで製作されるＩＣパッケージを提供することを目的と
する。
（１１題を解決するための手段）
ＩＣパッケージにおいて、基板を透明樹脂で製作すると
共にＩＣチップ接続用突起部（バンプ）を基板と一体的
にモールド成型し、ＩＣ側の接続パッドとモールド成型
基板側の突起部をモールド成型基板を通して認識し、Ｉ
Ｃパッドが対応する突起部に適正に当接するように位置
決めし、よって、ＩＣチップをモールド成型基板の適正
な位置に搭載し、樹脂でＩＣチップを封止して、ＩＣパ
ッケージを製作するようにした。或は、ＩＣチップ及び
モールド成型基板に位置決めマークを設け、同位置決め
マークをモールド成型基板を通して認識させることによ
り、ＩＣチップの位置決めをより高精度に行うようにし
た。また、ＩＣパッケージを取付基板に位置精度良く搭
載するために、ＩＣパッケージの外形と同形の穴部を取
付基板に設けて、嵌合によるＩＣパッケージの位置決め
を行ったたり、下面段部、穴部、突部による嵌入、側面
形状の係合により位置決め等を行うようにした。又、Ｉ
Ｃチップに不必要な光を遮光する遮光部をモールドによ
り設けたり、微弱電流による計測では、ノイズを減少さ
せるために、ＩＣパッケージの外側にシールド部をモー
ルドにより設けるようにした。また、ＩＣチップの放熱
板を用いてＩＣパッケージの位置決めを行った。
共にＩＣチップ接続用突起部（バンプ）を基板と一体的
にモールド成型し、ＩＣ側の接続パッドとモールド成型
基板側の突起部をモールド成型基板を通して認識し、Ｉ
Ｃパッドが対応する突起部に適正に当接するように位置
決めし、よって、ＩＣチップをモールド成型基板の適正
な位置に搭載し、樹脂でＩＣチップを封止して、ＩＣパ
ッケージを製作するようにした。或は、ＩＣチップ及び
モールド成型基板に位置決めマークを設け、同位置決め
マークをモールド成型基板を通して認識させることによ
り、ＩＣチップの位置決めをより高精度に行うようにし
た。また、ＩＣパッケージを取付基板に位置精度良く搭
載するために、ＩＣパッケージの外形と同形の穴部を取
付基板に設けて、嵌合によるＩＣパッケージの位置決め
を行ったたり、下面段部、穴部、突部による嵌入、側面
形状の係合により位置決め等を行うようにした。又、Ｉ
Ｃチップに不必要な光を遮光する遮光部をモールドによ
り設けたり、微弱電流による計測では、ノイズを減少さ
せるために、ＩＣパッケージの外側にシールド部をモー
ルドにより設けるようにした。また、ＩＣチップの放熱
板を用いてＩＣパッケージの位置決めを行った。
また、モールド成型基板の下面に突部を設け、同突部に
配線パターンを積層することで外部電極端子を形成した
。
配線パターンを積層することで外部電極端子を形成した
。
（作用）
本発明によれば、ＩＣチップのＩＣパッドとモールド成
型基板の接続用突起部を当接させるようにして固定し、
ＩＣチップを固定したモールド成型基板を封止樹脂で封
止して、ＩＣパッケージを製作するに当たり、モールド
成型基板の金型精度が非常に高いから、モールド成型基
板の外形と突起部との位置は常に一定であり、この突起
部とＩＣチップの接続用パッドを当接することで、■Ｃ
ＣパラゲージでのＩＣチップの位置も常に一定になる。
型基板の接続用突起部を当接させるようにして固定し、
ＩＣチップを固定したモールド成型基板を封止樹脂で封
止して、ＩＣパッケージを製作するに当たり、モールド
成型基板の金型精度が非常に高いから、モールド成型基
板の外形と突起部との位置は常に一定であり、この突起
部とＩＣチップの接続用パッドを当接することで、■Ｃ
ＣパラゲージでのＩＣチップの位置も常に一定になる。
更に、モールド成型基板を透明にして、このモールド成
型基板を透してＩＣチップを観察できるようにしたこと
により、ＩＣチップと基板との電気的接続と同時に位置
決めも一層精密に行われるようになる。このようなＩＣ
パッケージを取付基板に精密に位置決めして取付けるこ
とによりＩＣチップを回路基板上の所定の位１に精度良
く設置できるようになった。
型基板を透してＩＣチップを観察できるようにしたこと
により、ＩＣチップと基板との電気的接続と同時に位置
決めも一層精密に行われるようになる。このようなＩＣ
パッケージを取付基板に精密に位置決めして取付けるこ
とによりＩＣチップを回路基板上の所定の位１に精度良
く設置できるようになった。
（実施例）
第１図に本発明の一実施例の構成図を示す０本実施例は
、透明樹脂を用いたＩＣパッケージで、同図Ａは平面図
、同図Ｂは側断面図であり、同図において、１は透明樹
脂で成型されたモールド成型基板で、ＩＣチップ接続用
バンプ（突起）用突起部２をモールド成型基板と一体的
にモールド成型する。３はモールド成型基板に形成され
た導電（配線）パターンである。導電パターン３は、導
電ペーストをモールド成型基板１に印刷する方法や、フ
ィルムに所望の導電パターン３を描き、フィルムに描か
れた導電パターン３をモールド成型基板１に転写させる
方法や、所望のパターンを描いたフィルムを金型内にセ
ットし、プラスチックの成型時に導電パターン３を基板
１表面に接着する方法等により形成する。４はＩＣパッ
ケージの外部電極端子で、モールド成型基板１の配線パ
ターン３に半田や導電接着剤によって接合されている。
、透明樹脂を用いたＩＣパッケージで、同図Ａは平面図
、同図Ｂは側断面図であり、同図において、１は透明樹
脂で成型されたモールド成型基板で、ＩＣチップ接続用
バンプ（突起）用突起部２をモールド成型基板と一体的
にモールド成型する。３はモールド成型基板に形成され
た導電（配線）パターンである。導電パターン３は、導
電ペーストをモールド成型基板１に印刷する方法や、フ
ィルムに所望の導電パターン３を描き、フィルムに描か
れた導電パターン３をモールド成型基板１に転写させる
方法や、所望のパターンを描いたフィルムを金型内にセ
ットし、プラスチックの成型時に導電パターン３を基板
１表面に接着する方法等により形成する。４はＩＣパッ
ケージの外部電極端子で、モールド成型基板１の配線パ
ターン３に半田や導電接着剤によって接合されている。
５はＩＣチップで、チップ表面に保護層を持ち、保護層
は突起部２上の配線パターン３に対応する部分が開口し
ており、その開口部にＩＣパッド６が形成されており、
ＩＣパッド６と突起部２上の配線パターン３が一致する
ように位置決めした後、圧接加熱することにより、ＩＣ
パッド６と突起部２上の配線パターン３との間の電気的
接続が成立すると共に、接着剤７がＩＣチップ５の上面
全面に広がり、加熱によって接着剤が硬化し、ＩＣチッ
プ５が基板１に固着される。上記ＩＣチップ５の位置決
めは、基板１を透視して、突起部２とＩＣバッド６を画
像認識により高精度で位置合わせを行うことができるが
、ＩＣチップ５に位置決めマーク（点マーク）８を、モ
ールド成型基板ｌに位置決めマーク（十字マーク）９を
形成し、第１図Ａの図外枠に示したように、点マーク８
を十字マーク９の中央に位置するように、画像認識によ
り位置決めを行えば、更に高精度に位置決めを行うこと
ができる。１０は封止樹脂で、モールド成型基板１に高
精度で位置決めして搭載したＩＣチップ５を封止し、Ｉ
Ｃパッケージを形成する。１１はモールド成型基板１に
設けた切欠部でＩＣパッケージを取付ける取付基板の取
付部材と当接或は係合させることにより、ＩＣパッケー
ジを取付基板に精度良く位置決めを行う。
は突起部２上の配線パターン３に対応する部分が開口し
ており、その開口部にＩＣパッド６が形成されており、
ＩＣパッド６と突起部２上の配線パターン３が一致する
ように位置決めした後、圧接加熱することにより、ＩＣ
パッド６と突起部２上の配線パターン３との間の電気的
接続が成立すると共に、接着剤７がＩＣチップ５の上面
全面に広がり、加熱によって接着剤が硬化し、ＩＣチッ
プ５が基板１に固着される。上記ＩＣチップ５の位置決
めは、基板１を透視して、突起部２とＩＣバッド６を画
像認識により高精度で位置合わせを行うことができるが
、ＩＣチップ５に位置決めマーク（点マーク）８を、モ
ールド成型基板ｌに位置決めマーク（十字マーク）９を
形成し、第１図Ａの図外枠に示したように、点マーク８
を十字マーク９の中央に位置するように、画像認識によ
り位置決めを行えば、更に高精度に位置決めを行うこと
ができる。１０は封止樹脂で、モールド成型基板１に高
精度で位置決めして搭載したＩＣチップ５を封止し、Ｉ
Ｃパッケージを形成する。１１はモールド成型基板１に
設けた切欠部でＩＣパッケージを取付ける取付基板の取
付部材と当接或は係合させることにより、ＩＣパッケー
ジを取付基板に精度良く位置決めを行う。
第１図（Ｃ）は、第２図（Ｂ）に示すＩＣパッケージを
取付基板１５上に搭載し、固定部材２５により固定した
ものである。この場合、モールド成型基板ｌの金型精度
により、取付基板１５の表面からのＩＣチップ５の高さ
も正確に位１合わせできる。
取付基板１５上に搭載し、固定部材２５により固定した
ものである。この場合、モールド成型基板ｌの金型精度
により、取付基板１５の表面からのＩＣチップ５の高さ
も正確に位１合わせできる。
第２図は、ＩＣチップ５として、入光面以外からの光を
遮断しなければならない性質を有するＥＦＲＯＭ等を用
いた場合の実施例で、入光面以外のＩＣパッケージの外
面を遮光用樹脂１２で覆うように、ＩＣチップ５を位置
決めして搭載した透明モールド成型基板１をインサート
して遮光用樹脂でモールド成型を行い、ＩＣチップ５に
は、上面入光面からしか光が入射しないようなＩＣパッ
ケージを製作する。遮光樹脂１２の代わりに金属メッキ
用の触媒樹脂を用いれば、電磁シールドができて、ＳＰ
Ｃ等微等電少電流用Ｃチップを用いるＩＣパッケージを
製作することができる。
遮断しなければならない性質を有するＥＦＲＯＭ等を用
いた場合の実施例で、入光面以外のＩＣパッケージの外
面を遮光用樹脂１２で覆うように、ＩＣチップ５を位置
決めして搭載した透明モールド成型基板１をインサート
して遮光用樹脂でモールド成型を行い、ＩＣチップ５に
は、上面入光面からしか光が入射しないようなＩＣパッ
ケージを製作する。遮光樹脂１２の代わりに金属メッキ
用の触媒樹脂を用いれば、電磁シールドができて、ＳＰ
Ｃ等微等電少電流用Ｃチップを用いるＩＣパッケージを
製作することができる。
前述したような方法で製作したＩＣパッケージと取付基
板との位置合わせの他の実施例を次に示す。尚、この場
合のモールド成型基板は、特に透明基板に限るもので島
ない、第３図は、ＩＣパッケージの外形の一部に、第１
図における切欠部１１の代わりに、位置決め用突部１３
を設けたものである。突部１３は外部！極端子４が突出
していない側面（ここではＤＵＡＬラインパッケージの
一対の対面上）に設けており、取付基板側において位置
決め用係合部を、外部電極端子４を考慮せずに設けれる
ようにしている。
板との位置合わせの他の実施例を次に示す。尚、この場
合のモールド成型基板は、特に透明基板に限るもので島
ない、第３図は、ＩＣパッケージの外形の一部に、第１
図における切欠部１１の代わりに、位置決め用突部１３
を設けたものである。突部１３は外部！極端子４が突出
していない側面（ここではＤＵＡＬラインパッケージの
一対の対面上）に設けており、取付基板側において位置
決め用係合部を、外部電極端子４を考慮せずに設けれる
ようにしている。
第４図は、ＩＣパンゲージＡの底面に位置決め用段部１
４を設けたものであり、取付基板１５に同段部１４が嵌
合する嵌合穴１６を設け、嵌合穴１６に段部１４を嵌入
することで、ＩＣパッケージＡの位置決めを行う。この
ようにしてＩＣパｌケージＡの位置決めを行えば、外部
電極端子４がＩＣパッケージの四方に設けられているＱ
ＵＡＤタイプのＩＣパッケージについても位置決めを行
うことができる。
４を設けたものであり、取付基板１５に同段部１４が嵌
合する嵌合穴１６を設け、嵌合穴１６に段部１４を嵌入
することで、ＩＣパッケージＡの位置決めを行う。この
ようにしてＩＣパｌケージＡの位置決めを行えば、外部
電極端子４がＩＣパッケージの四方に設けられているＱ
ＵＡＤタイプのＩＣパッケージについても位置決めを行
うことができる。
第５図は、ＩＣパッケージＡの裏面に位置決め用突部１
７或は穴部１８を、同図Ａに示すように、対角上に複数
個設けたものであり、同図Ｂに示すように、取付基板１
５に上記突部１７が嵌合する穴部１つを設け、穴部１９
に突部１７を嵌入することで、ＩＣパッケージＡの位置
決めを行う。
７或は穴部１８を、同図Ａに示すように、対角上に複数
個設けたものであり、同図Ｂに示すように、取付基板１
５に上記突部１７が嵌合する穴部１つを設け、穴部１９
に突部１７を嵌入することで、ＩＣパッケージＡの位置
決めを行う。
また、同図Ｃに示すように、取付基板１５に上記穴′Ｈ
１８に嵌合する突部２０を設け、突部２ｏが穴部１８に
嵌入することで、ＩＣパッケージＡの位置決めを行って
も良い。このようにしてＩＣパンケージＡの位置決めを
行えば、外部電極端子４がＩＣパッケージの４方に設け
られていても、ＩＣパッケージＡの位置決めを行うこと
ができる。
１８に嵌合する突部２０を設け、突部２ｏが穴部１８に
嵌入することで、ＩＣパッケージＡの位置決めを行って
も良い。このようにしてＩＣパンケージＡの位置決めを
行えば、外部電極端子４がＩＣパッケージの４方に設け
られていても、ＩＣパッケージＡの位置決めを行うこと
ができる。
第６図は、外部電極端子４をＩＣＣバラゲージの下面−
面に下方に突出させるように設けたＰＧＡ（Ｐｉｎ
Ｇｒｅｄ Ａｒｒａｙ）タイプのＩＣパッケージＡを
、取付基板１５に設けた穴状の接続端子２１に外部電極
端子４を嵌入させることにより、ＩＣパッケージを取付
基板１５に電気的に接続すると共に、ＩＣパンケージＡ
の位置決めを行おうとするものである。ＩＣチップ５の
ＩＣパッド６とモールド成型基板１の突起部２で接続さ
れた配線パターン３は、モールド成型基板１上面からス
ルーホール２２によって下面の外部電極端子４に接続さ
れている。配線パターン３によって突起部２をどこにで
も接続することが可能なことから、外部電極端子４はモ
ールド成型基板１の下面のどこにでも設けることができ
るようになりＩＣパッケージＡは、外部電極端子４を設
けるに足る大きさまで小型化することができる。
面に下方に突出させるように設けたＰＧＡ（Ｐｉｎ
Ｇｒｅｄ Ａｒｒａｙ）タイプのＩＣパッケージＡを
、取付基板１５に設けた穴状の接続端子２１に外部電極
端子４を嵌入させることにより、ＩＣパッケージを取付
基板１５に電気的に接続すると共に、ＩＣパンケージＡ
の位置決めを行おうとするものである。ＩＣチップ５の
ＩＣパッド６とモールド成型基板１の突起部２で接続さ
れた配線パターン３は、モールド成型基板１上面からス
ルーホール２２によって下面の外部電極端子４に接続さ
れている。配線パターン３によって突起部２をどこにで
も接続することが可能なことから、外部電極端子４はモ
ールド成型基板１の下面のどこにでも設けることができ
るようになりＩＣパッケージＡは、外部電極端子４を設
けるに足る大きさまで小型化することができる。
第７図は、モールド成型基板１にＩＣ接続用バンプ２と
、取付基板５の接続用の外部電極８を突起状にすること
によりＰＬＣＣ（プラスチックリードレス・チップキャ
リア）において、外部から半田付は性の目視ができる。
、取付基板５の接続用の外部電極８を突起状にすること
によりＰＬＣＣ（プラスチックリードレス・チップキャ
リア）において、外部から半田付は性の目視ができる。
また、外部電極端子４が突起２３により分割されている
ため、半田ショートなどの半田付は不良も発生しにくく
なる。
ため、半田ショートなどの半田付は不良も発生しにくく
なる。
第７図（Ａ）は、ＩＣチップ５の下面まで配線パターン
３を設け、パッケージ形状を小さくして、パッケージし
た時の上面図である。第７図（Ｂ）は下面図で、外部電
極端子４がモールド成型基板１の突起２３上に盛り上が
っている。第７図（Ｃ）は断面図で、外部電極端子４が
モールド成型基板１の突起２３で分割されている。この
突起状の外部電極端子４により、半田付けできる面積が
増し、電極強度がアップする。
３を設け、パッケージ形状を小さくして、パッケージし
た時の上面図である。第７図（Ｂ）は下面図で、外部電
極端子４がモールド成型基板１の突起２３上に盛り上が
っている。第７図（Ｃ）は断面図で、外部電極端子４が
モールド成型基板１の突起２３で分割されている。この
突起状の外部電極端子４により、半田付けできる面積が
増し、電極強度がアップする。
第８図及び第９図は、ＩＣパッケージＡに設けた放熱板
２４を用いて、ＩＣパッケージＡの位置決めを行う実施
例を示す、第８図において、放熱板２４は、外部電極端
子４と同一部材で形成されている。放熱板２４をモール
ド成型基板ｌに対して位置決めする方法は、外部電極端
子４をモールド成型基板１に接着する時に、外部電極端
子４がモールド成型基板１に位置決めされるので、外部
電極端子４をモールド成型基板１に接着する時に、放熱
板２４を外部電極端子４に対して位置決めし、放熱板２
４を外部電極端子４がモールド基板に接着される時に一
緒にＩＣチップ５に接着する、外部電極端子４と放熱板
２４を接着後、封止樹脂１０で封止して、ＩＣパッケー
ジＡを製作する、製作されたＩＣパッケージＡは、放熱
板２４の両端部をＬ字に曲げたＬ字部を、取付基板に設
けられた係合穴２５に係合させることによって位置決め
を行っている。第９図は、放熱板２４の両端部に嵌合穴
２６を設け、取付基板１５にビン（不図示）を立て、同
ビンに嵌合穴を嵌合させることにより、ＩＣパッケージ
Ａの位置決めを行おうとするものである。第９図におい
て、放熱板２４がＩＣチップのパッシベーション面と当
接するために、効率良く放熱させることができる。
２４を用いて、ＩＣパッケージＡの位置決めを行う実施
例を示す、第８図において、放熱板２４は、外部電極端
子４と同一部材で形成されている。放熱板２４をモール
ド成型基板ｌに対して位置決めする方法は、外部電極端
子４をモールド成型基板１に接着する時に、外部電極端
子４がモールド成型基板１に位置決めされるので、外部
電極端子４をモールド成型基板１に接着する時に、放熱
板２４を外部電極端子４に対して位置決めし、放熱板２
４を外部電極端子４がモールド基板に接着される時に一
緒にＩＣチップ５に接着する、外部電極端子４と放熱板
２４を接着後、封止樹脂１０で封止して、ＩＣパッケー
ジＡを製作する、製作されたＩＣパッケージＡは、放熱
板２４の両端部をＬ字に曲げたＬ字部を、取付基板に設
けられた係合穴２５に係合させることによって位置決め
を行っている。第９図は、放熱板２４の両端部に嵌合穴
２６を設け、取付基板１５にビン（不図示）を立て、同
ビンに嵌合穴を嵌合させることにより、ＩＣパッケージ
Ａの位置決めを行おうとするものである。第９図におい
て、放熱板２４がＩＣチップのパッシベーション面と当
接するために、効率良く放熱させることができる。
第１０図は、モールド成型基板１に端子用突部２７を設
け、同端子用突部２７に下面配線パターン３Ｂを延出さ
せたものである。従って、ＩＣバッド６から端子用突部
２７までの接続は、ＩＣパッド６からモールド成型基板
１の上面配線パターン３Ａ、スルーホール２２．下面配
線パターン３Ｂを通り端子用突部２７に接続されている
。このＩＣパッケージは、面実装タイプのパッケージで
ありながら、パッケージ下面のほぼ全域にグリッド状に
接続用突出端子を有する面実装ＰＧＡパッケージである
。従来のＰＧＡパッケージは、パッケージ下面に金属ビ
ンを配置し、取付基板にビンを差込んで、取付基板の下
面で半田付けを行っていた。このためＩＣパッケージ実
装工程とは別の実装工程を必要とした。第１０図に示す
面実装ＰＧＡパッゲージは、下面全体に外部端子を設け
ることにより、通常の地面部のみに端子を付けたフラッ
トパッケージに比べより高密度な接続ができる。また、
端子用突部がパッケージ底面より突出しているため、半
田付は性もよく、基板洗浄も可能である。
け、同端子用突部２７に下面配線パターン３Ｂを延出さ
せたものである。従って、ＩＣバッド６から端子用突部
２７までの接続は、ＩＣパッド６からモールド成型基板
１の上面配線パターン３Ａ、スルーホール２２．下面配
線パターン３Ｂを通り端子用突部２７に接続されている
。このＩＣパッケージは、面実装タイプのパッケージで
ありながら、パッケージ下面のほぼ全域にグリッド状に
接続用突出端子を有する面実装ＰＧＡパッケージである
。従来のＰＧＡパッケージは、パッケージ下面に金属ビ
ンを配置し、取付基板にビンを差込んで、取付基板の下
面で半田付けを行っていた。このためＩＣパッケージ実
装工程とは別の実装工程を必要とした。第１０図に示す
面実装ＰＧＡパッゲージは、下面全体に外部端子を設け
ることにより、通常の地面部のみに端子を付けたフラッ
トパッケージに比べより高密度な接続ができる。また、
端子用突部がパッケージ底面より突出しているため、半
田付は性もよく、基板洗浄も可能である。
第１１図は、モールド成型基板１のＩＣチップ５の底面
に放熱用フィン２４を取付けたパッケージで、放熱用フ
ィン２４を直接当接しているので放熱が良い０才な、パ
ッケージも底面全面に突出した外部電極端子４を持って
おり、高密度に基板に実装することができる。
に放熱用フィン２４を取付けたパッケージで、放熱用フ
ィン２４を直接当接しているので放熱が良い０才な、パ
ッケージも底面全面に突出した外部電極端子４を持って
おり、高密度に基板に実装することができる。
第１２図は、第７図の実施例において、モールド成型基
板１の側面に突部を設け、同突部に配線パターン３を延
出し、同突部を外部電極端子としたものである。従来の
金属リードよりも外部応力に強く半田性の良い外部電極
端子が得られ、更に、半田を任意の厚さにコントロール
してファインピッチの半田付けにも対応できる。モール
ド成型基板１の外形と同形の穴部を取付基板１５に設け
、同穴部に基板１を嵌入させることで、ＩＣパッケージ
を取付基板に対して位置決めするものである。なお、こ
のような突部は、ＩＣチップをワイヤーボンディングし
たＩＣパッケージ（第１３ｒｙｉ）にも応用できる。
板１の側面に突部を設け、同突部に配線パターン３を延
出し、同突部を外部電極端子としたものである。従来の
金属リードよりも外部応力に強く半田性の良い外部電極
端子が得られ、更に、半田を任意の厚さにコントロール
してファインピッチの半田付けにも対応できる。モール
ド成型基板１の外形と同形の穴部を取付基板１５に設け
、同穴部に基板１を嵌入させることで、ＩＣパッケージ
を取付基板に対して位置決めするものである。なお、こ
のような突部は、ＩＣチップをワイヤーボンディングし
たＩＣパッケージ（第１３ｒｙｉ）にも応用できる。
（発明の効果）
本発明によれば、ＩＣチップとＩＣパッケージの基板と
の位置合わせを、視認的な図形一致手段で行うことによ
り、ＩＣチップと基板との閏の位置精度を高めたので、
ＩＣパッケージを取付は治具とすることにより、ＩＣチ
ップを取付基板の所定位置に簡単に精度良く取付けるこ
とが、−段と容易精密になった。
の位置合わせを、視認的な図形一致手段で行うことによ
り、ＩＣチップと基板との閏の位置精度を高めたので、
ＩＣパッケージを取付は治具とすることにより、ＩＣチ
ップを取付基板の所定位置に簡単に精度良く取付けるこ
とが、−段と容易精密になった。
第１図は本発明の一実施例の構成図で、同図Ａは平面図
、同図Ｂは側断面図、同図Ｃは取付基板に固定した時の
側断面図、第２図は本発明の第２実施例で遮光部或はシ
ールド部を設けた実施例の側断面図、第３図は本発明の
第３実施例で外側面に位置決め用突部を設けた実施例の
平面図、第４図は本発明の第４実施例で底面に位置決め
用役部を設けた実施例の側断面図、第５図は本発明の第
５実施例で底面に突部或は穴部を設けた実施例で、同図
Ａは平面図、同図Ｂは突部の例の側断面図、同図Ｃは穴
部の例の側断面図、第６図は本発明の第６実施例で底面
に下向きで外部電極端子を突出させた実施例で、同図Ａ
は平面図、同図Ｂは突部の例の側断面図、第７図は本発
明の第７実施例で底面に外部電極端子を設けた実施例で
、同図Ａは上面図、同図Ｂは裏面図、同図Ｃは側断面図
、第８図は本発明の第８実施例でＩＣチップ放熱板を設
けた実施例で、同図Ａは側断面図、同図Ｂは側断面図、
同図Ｃは平面図、第９図は本発明の第９実施例でＩＣチ
ップ放熱板を設けた実施例で、同図Ａは側断面図、同図
Ｂは平面図、第１０図は本発明の第１０実施例で下面に
下方に外部電極端子を設けた実施例の側断面図、第１１
図は本発明の第１１実施例で下面に下方に外部電極端子
を設けた別実施例の側断面図、第１２図は本発明の第１
２実施例で外側面に外部電極端子を形成した実施例で、
同図Ａは側断面図、同図Ｂは平面図、第１３図は第１２
実施例においてＩＣチップをワイヤボンディングで接続
した実施例の側断面図である。 １・・・モールド成型基板、２・・・突起部、３・・・
配線パターン、４・・・外部電極端子、５・・ＩＣチッ
プ、６・・・ＩＣパッド、７・・・接着剤、８・・・位
置決めマーク、９・・・位置決めマーク、１０・・・封
止樹脂、１１・・・切欠部。
、同図Ｂは側断面図、同図Ｃは取付基板に固定した時の
側断面図、第２図は本発明の第２実施例で遮光部或はシ
ールド部を設けた実施例の側断面図、第３図は本発明の
第３実施例で外側面に位置決め用突部を設けた実施例の
平面図、第４図は本発明の第４実施例で底面に位置決め
用役部を設けた実施例の側断面図、第５図は本発明の第
５実施例で底面に突部或は穴部を設けた実施例で、同図
Ａは平面図、同図Ｂは突部の例の側断面図、同図Ｃは穴
部の例の側断面図、第６図は本発明の第６実施例で底面
に下向きで外部電極端子を突出させた実施例で、同図Ａ
は平面図、同図Ｂは突部の例の側断面図、第７図は本発
明の第７実施例で底面に外部電極端子を設けた実施例で
、同図Ａは上面図、同図Ｂは裏面図、同図Ｃは側断面図
、第８図は本発明の第８実施例でＩＣチップ放熱板を設
けた実施例で、同図Ａは側断面図、同図Ｂは側断面図、
同図Ｃは平面図、第９図は本発明の第９実施例でＩＣチ
ップ放熱板を設けた実施例で、同図Ａは側断面図、同図
Ｂは平面図、第１０図は本発明の第１０実施例で下面に
下方に外部電極端子を設けた実施例の側断面図、第１１
図は本発明の第１１実施例で下面に下方に外部電極端子
を設けた別実施例の側断面図、第１２図は本発明の第１
２実施例で外側面に外部電極端子を形成した実施例で、
同図Ａは側断面図、同図Ｂは平面図、第１３図は第１２
実施例においてＩＣチップをワイヤボンディングで接続
した実施例の側断面図である。 １・・・モールド成型基板、２・・・突起部、３・・・
配線パターン、４・・・外部電極端子、５・・ＩＣチッ
プ、６・・・ＩＣパッド、７・・・接着剤、８・・・位
置決めマーク、９・・・位置決めマーク、１０・・・封
止樹脂、１１・・・切欠部。
Claims (8)
- （１）ＩＣチップ接続用突起部（バンプ）を一体的にモ
ールド成型したモールド成型基板を透明樹脂で製作し、
ＩＣチップ上の接続用パッドと上記突起部とが重なるよ
うに透明基板を通して視認することにより位置決めして
、ＩＣパッドを上記突起部に当接せしめ、樹脂でＩＣチ
ップを封止して、ＩＣチップを基板搭載したことを特徴
とするＩＣパッケージ。 - （２）モールド成型基板に透明樹脂を用い、ＩＣチップ
及び基板に位置決めマークを設け、同位置決めマークを
透明基板を通して認識することにより、ＩＣチップの位
置決めを行うようにしたことを特徴とする請求項（１）
記載のＩＣパッケージ。 - （３）金属メッキ用の触媒樹脂で、ＩＣパッケージの外
側のシールド部をモールド成型し、触媒樹脂に金属メッ
キを行い、シールド部をシールドするようにしたことを
特徴とする請求項（１）記載のＩＣパッケージ。 - （４）遮光用樹脂で、ＩＣパッケージの外側の遮光部を
モールド成型し、遮光部でＩＣチップに入射する光を規
制するようにしたことを特徴とする請求項（１）記載の
ＩＣパッケージ。 - （５）ＩＣチップ接続用突起部（バンプ）を一体的にモ
ールド成型したモールド成型基板とＩＣチップ上の接続
用パッドとを当接せしめ、樹脂で封止したＩＣパッケー
ジにおいて、ＩＣパッケージ外形形状を基準としてＩＣ
パッケージ取付基板との位置決めを行うことを特徴とす
るＩＣパッケージ。 - （６）ＩＣパッケージ外面に突部又は凹部を設け、同突
部又は凹部によってＩＣパッケージの位置決めを行うこ
とを特徴とする請求項（５）記載のＩＣパッケージ。 - （７）ＩＣチップの放熱のための放熱板をＩＣパッケー
ジに一体的に設け、上記放熱板に穴部、切欠部、折り曲
げ部等の位置決め部を設け、同位置決め部を用いてＩＣ
パッケージの位置決めを行うことを特徴とする請求項（
５）記載のＩＣパッケージ。 - （８）ＩＣチップ接続用突起部（バンプ）を一体的にモ
ールド成型したモールド成型基板とＩＣチップ上の接続
用パッドとを当接せしめ、樹脂で封止したＩＣパッケー
ジにおいて、前記モールド基板に更に突出部を一体的に
モールド成型し、前記突出部に配線パターンを積層する
ことで、ＩＣパッケージ外部電極端子を設けたことを特
徴とするＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26920990A JPH04145634A (ja) | 1990-10-05 | 1990-10-05 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26920990A JPH04145634A (ja) | 1990-10-05 | 1990-10-05 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145634A true JPH04145634A (ja) | 1992-05-19 |
Family
ID=17469194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26920990A Pending JPH04145634A (ja) | 1990-10-05 | 1990-10-05 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145634A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213864A (ja) * | 1996-01-25 | 1997-08-15 | Sgs Thomson Microelettronica Spa | Ｑｆｐプラスチック表面実装半導体電力装置 |
| JP2001035955A (ja) * | 1999-07-16 | 2001-02-09 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
| JP2007174874A (ja) * | 2005-12-26 | 2007-07-05 | Asmo Co Ltd | モータ用制御装置の製造方法及びモータの製造方法 |
| JP2008153622A (ja) * | 2006-12-14 | 2008-07-03 | Advanpack Solutions Pte Ltd | 半導体パッケージおよびこの製造方法 |
| JP2014070910A (ja) * | 2012-09-27 | 2014-04-21 | Fujitsu Semiconductor Ltd | 半導体装置試験方法 |
-
1990
- 1990-10-05 JP JP26920990A patent/JPH04145634A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213864A (ja) * | 1996-01-25 | 1997-08-15 | Sgs Thomson Microelettronica Spa | Ｑｆｐプラスチック表面実装半導体電力装置 |
| JP2001035955A (ja) * | 1999-07-16 | 2001-02-09 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
| JP2007174874A (ja) * | 2005-12-26 | 2007-07-05 | Asmo Co Ltd | モータ用制御装置の製造方法及びモータの製造方法 |
| JP2008153622A (ja) * | 2006-12-14 | 2008-07-03 | Advanpack Solutions Pte Ltd | 半導体パッケージおよびこの製造方法 |
| US9269601B2 (en) | 2006-12-14 | 2016-02-23 | Advanpack Solutions Pte Ltd. | Method of manufacturing semiconductor element |
| US9287157B2 (en) | 2006-12-14 | 2016-03-15 | Advanpack Solutions Pte Ltd. | Semiconductor element for package miniaturization |
| US9396982B2 (en) | 2006-12-14 | 2016-07-19 | Advanpack Solutions Pte Ltd. | Semiconductor device carrier for fine pitch packaging miniaturization and manufacturing method thereof |
| JP2014070910A (ja) * | 2012-09-27 | 2014-04-21 | Fujitsu Semiconductor Ltd | 半導体装置試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608262A (en) | Packaging multi-chip modules without wire-bond interconnection | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US7242433B2 (en) | Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate | |
| US5731631A (en) | Semiconductor device with tape automated bonding element | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| KR100445072B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| US8330264B2 (en) | Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers | |
| US20020125561A1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| EP0778617A2 (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| US20010045643A1 (en) | Semiconductor device keeping structural integrity under heat-generated stress | |
| JPH04145634A (ja) | Ｉｃパッケージ | |
| US9728493B2 (en) | Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same | |
| US5621242A (en) | Semiconductor package having support film formed on inner leads | |
| JPH0750726B2 (ja) | 半導体チップの実装体 | |
| EP0778616A2 (en) | Method of packaging devices with a gel medium confined by a rim member | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| US6198160B1 (en) | Surface mounted type semiconductor device with wrap-around external leads | |
| JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
| KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JPH0888295A (ja) | 半導体装置 | |
| KR100391124B1 (ko) | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| EP1205973A1 (en) | Low-profile semiconductor device and method for manufacturing the same |