JPS5848429A - 半導体装置の封止方法 - Google Patents

半導体装置の封止方法

Info

Publication number
JPS5848429A
JPS5848429A JP14663681A JP14663681A JPS5848429A JP S5848429 A JPS5848429 A JP S5848429A JP 14663681 A JP14663681 A JP 14663681A JP 14663681 A JP14663681 A JP 14663681A JP S5848429 A JPS5848429 A JP S5848429A
Authority
JP
Japan
Prior art keywords
resin
ultraviolet ray
quick
chip
drying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14663681A
Other languages
English (en)
Inventor
Norio Terui
照井　則雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEIKO KEIYO KOGYO KK
Original Assignee
SEIKO KEIYO KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEIKO KEIYO KOGYO KK filed Critical SEIKO KEIYO KOGYO KK
Priority to JP14663681A priority Critical patent/JPS5848429A/ja
Publication of JPS5848429A publication Critical patent/JPS5848429A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の改良に関し、特にその樹脂封止
構造に関するものＱある。
従来、半導体装１ｔＫおけるＮｏチップおよび電気的導
通（ワイヤーボンディング拳ワイヤーレスボンディング
）させた実装構造を封止する方法は第１図（ａｔ・（１
３Ｋ示すように１回路パターン２を有する回路基板１の
一所定位置に、Ｘａチップ３を接着剤等の固着剤４でマ
ウントし、リード線５またけワイヤーレスボンディング
接合等で回路パターン２と電気的導通を図如、前記ＩＣ
チップ３、リード線５を被覆するため、液状・粉末・ペ
レット状・紫外線硬化型等の封止樹脂６で封止していた
。
その際、耐圧樹脂流れ規制の必要とする構成については
、封止枠７を用いていた。
しかし、上記実装構造では、液状廖粉末・ペレット状封
止樹脂（主ｆＩＬはエポキシ系樹脂）使用のため、樹脂
硬化時間か多分に必要とし次工程へのインライン化がで
きず、機械化による無人化稼動合理化体制が図れなかっ
た。
壇だ最近、紫外＊＊化型封止樹脂使用法もあるが紫外線
硬化型封止樹脂の色を黒色化することは困難で、樹脂硬
化しても完全に光ｌ１ｌＩｌ！Ｆｉすることは不可能な
ため、ＩＣチップの特性に影響を与え、信鯛性の悪い半
導体装置だり・た。
本発明は、上記欠点を除去するもので、半導体装、胃の
高信頼かつ、機械化による次工程実装への速供給を目的
とする。
以下、図面と゛共゛に本′発明の好適な実施例・方法に
ついて詳細に説明する。
諏２図・第３図は、本発明に係る半導体装置に於ける樹
脂封止方法の一例で、ｔｌｔ２図は回路パターン２を有
する回路基板１０所定位１ＩＦＫＩＣチップ３をマウン
トし、かつ前記回路パターン２とリード線５等で電気的
導通を図かり、ＩＣチップ３を囲むように設けられた封
止枠７を介して、紫外線硬化型樹脂１６で紫外線硬化さ
せ、かつ前記紫外ｍｙ化された樹脂表面（空気中に触れ
る樹脂表面部）Ｋ、固定形のフレ目ンΦタイプの即−樹
脂１０を被覆１１′したものである。また、８３図は上
記、紫外線硬化型樹脂１６で紫外線硬化した後樹脂表面
に即乾樹脂をスプレー状２１にして、表面被覆１１した
ものである。
との即乾樹脂１０は、エポキシ系等の速熱硬化タイプの
黒色樹脂で、その使用法は液状・固体嗜粉末勢いずれで
も可能であ転接着力に豊んだものであり供給治具２０．
３０に投雪して機械化稼動するものである。更に館４図
（ａ）・（ｂ）は、第２図・第５図で即乾樹脂クレヨン
・タイプ１０と即乾樹脂ヌ、゛プシー状２１で紫外線硬
化樹脂表面を被覆１１を終えた半導体装置の封止構造を
示し、ｊｌｉ４図（ａ）は封止枠７を使用しないで、紫
外線硬化樹脂表面に沿って、弧状に即乾樹脂１０または
２１を被覆１１したもので、もし封止枠７を使用する際
は、紫外線を速断する色の封止枠７を使用する。また１
ｊ！４４Ｉ！！ｌ伽）はバンプ゛１５を有したｘａチッ
プ３３を即乾樹脂１０または２１で被覆１１したもので
、この時に使用する紫外Ｓ＊化ｌｌ！樹脂は、紫外線中
熱硬化併用タイプ菱６を使用する。
鮪５ＩｌＩは１本発明の他の１１施何として、パッケー
ジ１ｏＯＫ１１装したものである。これら紫外線硬化型
樹脂と即乾樹脂を使用することによシ、硬化時間の短縮
が図られ、光１１断可能となる。
以上のように本発明によれば、紫外線硬化層樹脂を紫外
線で硬化させるため、便化時間か大幅短縮１れ、従来の
問題点″ｔ％ある光ｊ１断のための着色問題を黒色の即
乾樹脂で熱硬化させるため、ＩＣチップの特性を息下さ
せず、信頼性の高い２短時間実装が可能と成った。また
、従来のように封止樹脂硬化のために、乾燥炉に出し入
れするノ（ツチ処理がなくなるため、機械化による合理
化が図られ次工穆への供給か即座、可能となり効率の高
、いシステム化が図られ、この実装活用方法は、他の半
導体装置にも広く応用される。
【図面の簡単な説明】
第１Ｗ１４）・（ｂ）は、それぞれ従来の半導体装置の
樹脂封止実装例の断面図。 １第２図−算３図・ｔ！Ｘ４図−）、（ｂ）・第５図は
それぞれ本発明に係る半導体装置の樹脂封止実装例と応
用例を示す断面図である。 １・・回路基板 ２・・回路パターン ３・−ＩＣチップ ６．１６・・封止樹脂 ７・・封止枠 １０．２１・・即乾樹脂 １１・・被覆面 以　　上 出原人　セイコー京東工業株式会社

Claims (1)

    【特許請求の範囲】
  1. 回路パターンを有する回路基板と、この基板上にマウン
    トされたＩＣチップと、この工Ｃチップの電極と前記回
    路パターンを電気的導通をとり、紫外線硬化製樹脂で封
    止する半導体装置において前記紫外線硬化型封止樹脂の
    硬化表面を、即乾樹脂によシ被覆することを轡微とする
    半導体装置の封止方法。
JP14663681A 1981-09-17 1981-09-17 半導体装置の封止方法 Pending JPS5848429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14663681A JPS5848429A (ja) 1981-09-17 1981-09-17 半導体装置の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14663681A JPS5848429A (ja) 1981-09-17 1981-09-17 半導体装置の封止方法

Publications (1)

Publication Number Publication Date
JPS5848429A true JPS5848429A (ja) 1983-03-22

Family

ID=15412203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14663681A Pending JPS5848429A (ja) 1981-09-17 1981-09-17 半導体装置の封止方法

Country Status (1)

Country Link
JP (1) JPS5848429A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427249A (en) * 1987-07-22 1989-01-30 Toray Silicone Co Resin seal type semiconductor device and manufacture thereof
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427249A (en) * 1987-07-22 1989-01-30 Toray Silicone Co Resin seal type semiconductor device and manufacture thereof
US5036024A (en) * 1987-07-22 1991-07-30 Toray Silicone Company, Inc. Method of treating a hardened semiconductor resin encapsulated layer with ultraviolet radiation
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法

Similar Documents

Publication Publication Date Title
JP2571024B2 (ja) マルチチップモジュール
EP0933809A3 (en) Method for mounting flip-chip semiconductor devices
JPS5848429A (ja) 半導体装置の封止方法
JPS59188955A (ja) 半導体装置
JPH05226416A (ja) フリップチップの実装方法
JPS60244035A (ja) 半導体装置の製造方法
Neighbour et al. Factors governing aluminium interconnection corrosion in plastic encapsulated microelectronic devices
JPS5619686A (en) Manufacture of resinous sealing type solid light emitting device
JPH0529663A (ja) 光半導体装置およびその樹脂封止方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JPS60134447A (ja) 半導体装置の製造方法
JPS61216438A (ja) 封止された電子部品の製造方法
KR950010013Y1 (ko) 리드온칩 패키지
JPS59107528A (ja) 半導体装置のダイボンデイング材料
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JPH03257938A (ja) ベアチップ封止方法
JPS61124142A (ja) 半導体装置の製造方法
JPH11340280A (ja) 半導体ｉｃの実装方法
JPH0521342B2 (ja)
JPS59208735A (ja) 半導体装置
JPS63143849A (ja) 半導体装置の封止方法
JPH0220032A (ja) 半導体素子の樹脂封止方法
JPH02168655A (ja) 樹脂封止型半導体装置
JPH0213817B2 (ja)
JPH06268094A (ja) 混成集積回路