JPS63143849A - 半導体装置の封止方法 - Google Patents

半導体装置の封止方法

Info

Publication number
JPS63143849A
JPS63143849A JP61291984A JP29198486A JPS63143849A JP S63143849 A JPS63143849 A JP S63143849A JP 61291984 A JP61291984 A JP 61291984A JP 29198486 A JP29198486 A JP 29198486A JP S63143849 A JPS63143849 A JP S63143849A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bank
thermosetting resin
substrate
hardened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61291984A
Other languages
English (en)
Inventor
Koji Oku
奥　康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP61291984A priority Critical patent/JPS63143849A/ja
Publication of JPS63143849A publication Critical patent/JPS63143849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ハイブリッド集積回路などの半導体装置の封
止方法に関する。
背景技術 第４図は、典型的な先行技術の半導体装置の封止方法を
用いたハイブリッド集積回路１の断面図である。集積回
路が構成された半導体チップ２は、基板３上に、接着剤
４によって接着されてグイボンドされろ。半導体チップ
２は、金属ｍ線５によって、基板３上に形成されたラン
ド６と電気的に接続され、ワイヤポンディングされる。
基板３上の半導体チップ２の近傍には、半導体チップ２
の汚損や金属１１４１５の断線を防止するため、および
耐湿、耐熱性を向上させるために、たとえばエポキシ、
シリコン等の熱硬化性６１脂が充填されて被覆Ｎ７が形
成され、半導体チップ２が被覆される。
被覆層７が形成された基板３は、オーブンで数時間加熱
され、被覆Ｎ７が硬化し、半導体チップ２は封止される
。このように半導体チップ２が封止された後、抵抗やコ
ンデンサなどの＠別の電子部品８が、ランド９に半田付
けされて、基板３は完成する。
発明が解決すべ！！問題、α このような先付ａ術の半導体装置の封止方法では、熱硬
化性樹脂が充填されてから硬化ｒるまでの間に、被′Ｍ
Ｘｉ層７は第４図において実線で示される充填当初の形
から、熱硬化性樹脂が流れ出し、参照符！１を付したｆ
ｆ想線で示される形まで変形してしまう、このため被１
１ｒ！Ｊ７を形成した半導体チップ２の近傍において、
個別の電子部品８を半田付けすべさランド９が、この被
覆層７によって覆われで、半田付けの障害となる。また
、充填した熱硬化性ｔＪ４脂の厚さが薄くなることによ
って、金属線＃Ｉ５の一部が露出し、断線の原因となっ
ていた。
この問題を解決するために、比較的粘度の高い熱硬化性
樹脂によって半導体チップ２の封止を行なうと、ｔｔＳ
４図において仮想線！２で示されるように、熱硬化性樹
脂が盛り上って被覆７１！Ｉ７の厚みが増大し、また半
導体チップ２の周囲には空隙が発生し故障の原因となっ
ていた。
本発明の目的は、上述の問題点を解決し、比較的粘度の
低い熱硬化性樹脂であっても半導体装置を確実に封止す
ることがでさるようにした半導体装置の封止方法を提供
することである。
間２点を解決するための手段 本発明は、基板上に半導体チップを固定し、その基板上
の半導体チップの外周に熱硬化性樹脂からなる堤部分を
形成して硬化し、 その後、熱硬化性樹脂を該堤内に充填して、半導体チッ
プをｔ覆して硬化することを特徴とする半導体装置の封
止方法である。
作　　用 本発明に従えば、基板上に半導体チップを固定した後、
その半導体チップの外周に、予め、熱硬化性樹脂によっ
て堤部分を形成して硬化する。この堤部分が硬化した後
、さらに熱硬化性樹脂を堤内に充填して半導体チップを
被覆して硬化し、半導体チップを封止する。
実施例 第１図は本発明の一実施例の半導本￥装置の封止方法を
用いたハイブリッド集積回路１１の断面図であり、第２
図はハイブリッド集積回路１１の製造工程を示す斜視図
であり、第３図はノ）イブリッド１に積回路１１の製造
工程を示す断面図である。
集積回路が６１成された半導体チップ１２は、１３図（
１）に示されるように、接着剤１３によって、配線パタ
ーン２３お上りランド１６．１９などが形成された基板
１４上に接着されてグイポンドされる。
基板１４上にグイボンドされた半導体チップ１２には、
第３図（２）に示されるように、金属細線１５の一端部
が接続され、またこの金属線＃ａ１５の他端部は基板１
４上に形成されたランド１６に超音波法、熱圧着法等に
よって溶接されてワイヤボンディングされる。
このように半導体チップ１２にワイヤボンディングが施
された後、第２図およＣ／第３図（３）で示されるよう
に、半導体チップ１２の周囲には、たとえばエポキシ、
シリコン等の熱硬化性樹脂が樹脂吐出器２４の／ズル２
５から吐出されて、ｘｉ環状の＃ｈ１７が形成される。
、堤１７が形成されると、基板１４はオープンで数分間
加熱され、堤１７は硬化する。
このように硬化した＠１７が形成されると、半導体チッ
プ１２の汚損や金属配線１５の切断を防止するため、お
上り耐湿、耐熱性を向上するために、第３図（４）で示
されるように、塩１７内にさらに熱硬化性樹脂が充填さ
れて被覆１１８が形成され、半導体チップ１２は被８［
される。被Ｎ層１８が形成された基板１４は、オープン
で数時間加熱され、被［Ｎ１８は硬化し、半導体チップ
１２は封止される。
半導体チップ１２が封止された基板１４には、第３図（
５）で示されるように、ランド１つに抵抗やコンデンサ
などの個別の電子部品２０が半田付けされ、またリード
端子２１が接続される。
このようにして完成された基板１４全本には、第３図（
６）で示されるように、合成樹脂などの材料によって外
被Ｍ２２が形成されて、基板１４は封止される。
このように、本件半導体装置の封止方法を用いたハイブ
リッド集積回路１１では、被覆層１８を形成する以前に
、予め堤１７を形成しておくため、比較的粘度の低い熱
硬化性樹脂を充填しても、堤１７によって熱硬化性樹脂
が流出することが防止されるため、背景技術の項で関連
して述べたように、金Ｉ！＆細線１５が露出したり、あ
るいは半導体チップ１２の周囲に空隙が生じたりするこ
とを防止することができる。
熱硬化性ｔＪＮＭは、上述の実施例のように加熱によっ
て硬化するものであってもよく、また硬化剤の添加によ
って硬化するいわゆる２液性のものでであってもよい。
効　　果 以上のように本発明によれば、半導代チップを熱硬化性
樹脂によって被覆して硬化する以前に、予め、半導体チ
ップの外周に堤部分を形成して硬化するようにしたので
、比較的低い粘度の熱硬化性ｔｊｌ脂であっても熱硬化
性！１脂が周囲に流れ出すことな（、簡易な方法で半導
体チップを確実に封止することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置の村上方法を用
いたハイブリッド集積回路１１の断面図、ｆｒＳ２図は
半導体チップ１２の周囲に堤１７を形成している状態を
示す斜視図、ｔｔＳ３図はハイブリッド集積回路１１の
製造工程を示す断面図、第４図は先行技術の半導体装置
の村上方法を用いたハイブリッド集積回路１の断面図で
ある。 １１・・・ハイブリッド集積回路、１２・・・半導体チ
ップ、１３・・・接着剤、１４・・・基板、１５・・・
金属細線、１６．１９・・・ランド、１７・・・堤、１
８・・・被覆層、２０・・・電子部品、２１・・・リー
ド端子、２２・・・外被層、２３・・・配線パターン、
２４・・・樹脂吐出器、２５・・・ノズル 代理人　　弁理士　画数　圭一部 第１図 第２図 （１）　　　　　　　　　第３０ 第３　図 第３図

Claims (1)

  1. 【特許請求の範囲】 基板上に半導体チップを固定し、 その基板上の半導体チップの外周に熱硬化性樹脂からな
    る堤部分を形成して硬化し、 その後、熱硬化性樹脂を該堤内に充填して、半導体チッ
    プを被覆して硬化することを特徴とする半導体装置の封
    止方法。
JP61291984A 1986-12-08 1986-12-08 半導体装置の封止方法 Pending JPS63143849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61291984A JPS63143849A (ja) 1986-12-08 1986-12-08 半導体装置の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61291984A JPS63143849A (ja) 1986-12-08 1986-12-08 半導体装置の封止方法

Publications (1)

Publication Number Publication Date
JPS63143849A true JPS63143849A (ja) 1988-06-16

Family

ID=17776007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61291984A Pending JPS63143849A (ja) 1986-12-08 1986-12-08 半導体装置の封止方法

Country Status (1)

Country Link
JP (1) JPS63143849A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US6812068B2 (en) * 1998-09-02 2004-11-02 Micron Technology, Inc. Semiconductor device encapsulators, methods of encapsulating semiconductor devices and methods of forming electronic packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US6812068B2 (en) * 1998-09-02 2004-11-02 Micron Technology, Inc. Semiconductor device encapsulators, methods of encapsulating semiconductor devices and methods of forming electronic packages

Similar Documents

Publication Publication Date Title
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US6294840B1 (en) Dual-thickness solder mask in integrated circuit package
KR20010042496A (ko) 표면 탄성파 소자 패키지 및 방법
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JPS63143849A (ja) 半導体装置の封止方法
JPS5848442A (ja) 電子部品の封止方法
JP2006253315A (ja) 半導体装置
JPH05160296A (ja) 半導体集積回路ベアチップの樹脂封止方法
JPS63244631A (ja) 混成集積回路装置の製造方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2000306932A (ja) 半導体装置の製造方法
JPS5817646A (ja) 半導体装置の製造方法
JP4679991B2 (ja) 半導体装置
JP2606858B2 (ja) 半導体装置及びその製造方法
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
JPH0521653A (ja) 樹脂封止型半導体装置
JPH02246127A (ja) 半導体装置
JPH08186137A (ja) 半導体チップの樹脂封止方法
JPH1084055A (ja) 半導体装置及びその製造方法
JP2001015647A (ja) 半導体装置およびその製造方法
KR100393093B1 (ko) 반도체패키지의 제조방법
JPS62252155A (ja) 混成集積回路