JP2010050224A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010050224A
JP2010050224A JP2008211962A JP2008211962A JP2010050224A JP 2010050224 A JP2010050224 A JP 2010050224A JP 2008211962 A JP2008211962 A JP 2008211962A JP 2008211962 A JP2008211962 A JP 2008211962A JP 2010050224 A JP2010050224 A JP 2010050224A
Authority
JP
Japan
Prior art keywords
electrode pad
region
insulating film
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008211962A
Other languages
English (en)
Other versions
JP5801989B2 (ja
Inventor
Tadashi Yamaguchi
忠士 山口
Kenji Nagasaki
健二 長▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008211962A priority Critical patent/JP5801989B2/ja
Priority to US12/461,089 priority patent/US8242610B2/en
Publication of JP2010050224A publication Critical patent/JP2010050224A/ja
Application granted granted Critical
Publication of JP5801989B2 publication Critical patent/JP5801989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】Ｗ−ＣＳＰの製造工程の前段階として行われる半導体基板の電気検査において電極パッド表面に比較的大きなプローブ痕が形成された場合でも高い信頼性を確保することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、表面に少なくとも１つの電極パッドが形成された半導体基板と、電極パッドに接続された再配線層と、半導体基板を封止する封止部とを含む。電極パッドは再配線層との接続部を有する第１領域と、半導体基板の検査工程で検査プローブが当接される第２領域とからなる。半導体装置は、半導体基板上に電極パッドを覆う絶縁膜を形成する工程と、絶縁膜に開口部を形成し、開口部において電極パッドの第１領域を露出させる工程と、絶縁膜の開口部において露出した電極パッドに接続され、且つ電極パッドの第２領域の上方を覆う再配線層を絶縁膜上に形成する工程と、樹脂を用いて絶縁膜および再配線層を覆うように樹脂封止部を形成する工程と、を経て製造される。
【選択図】図２

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、携帯電話器やデジタルカメラに代表される情報機器の分野では、装置の更なる小型化、高密度化、高性能化が要求されている。これらを達成するための技術として、これらの機器に内蔵される半導体装置をチップサイズと同一のパッケージで製造するウエハレベルチップサイズパッケージ（以下Ｗ−ＣＳＰと称する）が知られている。Ｗ−ＣＳＰはウエハ状態で全ての組立工程を完了させる新しいコンセプトのパッケージであり、再配線技術によりチップ面積を有効に使い半導体装置の表面全体に外部電極を形成しているため、従来の配線方法であるワイヤーボンディングのスペースが不要となる。このため、完成したパッケージの面積はチップサイズと全く同じサイズであり、しかも実装基板への搭載が容易であるため高密度実装に適している。
Ｗ−ＣＳＰ構造の半導体装置は、例えば、以下の手順で製造される。まずトランジスタ等の回路素子や電極パッド等が形成された半導体基板上に絶縁膜を形成する。次に、絶縁膜に開口部を形成して半導体基板上に形成された電極パッドを部分的に露出させる。次に、上記絶縁膜の開口部において電極パッドに電気的に接続された再配線層を絶縁膜上に形成する。次に再配線層を覆うように半導体基板上にモールド樹脂を形成したのち、モールド樹脂に開口部を設けて再配線層を部分的に露出させる。最後に露出した再配線層に半田バンプ等の外部接続端子を形成する。以上の各工程を経てＷ−ＣＳＰ構造の半導体装置が完成する。
ところで、上記の製造工程が実施される前の半導体基板の製造工程において、回路動作を確認するための電気検査が行われる。この検査工程では、半導体基板上に形成された電極パッドにテスタのプローブを当接させて検査が行われるために、電極パッドの表面には、突起状のプローブ痕が形成されることがある。検査プローブが当接される電極パッドと再配線層が接続される電極パッドがそれぞれ独立に設けられている場合、検査用電極パッドには再配線層が接続されない為、その上面は絶縁膜で覆われる。しかしながら、検査用電極パッド表面に突起上のプローブ痕が形成されていると、絶縁膜と電極パッドとの密着性が低下してパッケージ内部に水分等が浸入すると検査用電極パッドが腐食し、ひいては半導体基板上に形成されている内部回路も侵されてしまうおそれがある。
特許文献１には、かかる問題に鑑みて、検査プローブが当接される検査用電極パッドを再配線層で覆うことにより、上記の問題が解決できる旨が記載されている。
特開２００４−２９６７７５号公報
近年の情報機器の高性能化に伴って、ウエハ検査は複数回に及ぶ場合があり、この場合電極パッドには複数回に亘って検査プローブが当接されることになる。電極パッド表面に形成される突起状のプローブ痕は検査回数が増す毎にその高さが高くなる。このように、電極パッド表面に比較的高さの高い突起部を有するプローブ痕が形成される状況において、上記特許文献１に記載の如く検査用電極パッドを再配線層で覆う構造とすると、以下の問題が起り得る。すなわち、電極パッド表面をカバーする再配線層は、Ｃｕ等からなり、電界めっき法によって形成されるのが一般的である。電界めっき法によって再配線層を形成する場合、再配線層の下層にめっきシード層を形成する必要がある。めっきシード層はスパッタ法により形成することができるが、電極パッド表面に突起状のプローブ痕が形成され、しかもその突起部の高さが高いと、めっきシード層のカバレッジが悪化する。めっきシード層の欠落した部分には再配線層を形成することができないため、電極パッドに形成されたプローブ痕を再配線層で完全に覆うことが困難となり、プローブ痕の突起部を介して電極パッドとモールド樹脂とが直接接する構造となる。かかる構造において、水分等がパッケージ内部に浸入すると、プローブ痕の突起部を介して電極パッドの腐食が進行し、ひいては半導体基板に形成されている集積回路の動作特性に悪影響を及ぼしかねず、信頼性上問題となる。一方、電極パッド表面に形成された突起状のプローブ痕を完全に覆うように絶縁膜を厚く形成する構造も考えられるが、この場合、再配線層と電極パッドとを接続するためのコンタクト開孔を形成するのが困難となる。
本発明は上記した点に鑑みてなされたものであり、Ｗ−ＣＳＰの製造工程の前段階として行われる半導体基板の電気検査において電極パッド表面に比較的大きなプローブ痕が形成された場合でも高い信頼性を確保することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部とを含み、前記電極パッドは前記再配線層に接続される接続部を含む第１領域と、前記第１領域以外の第２領域とからなる半導体装置の製造方法であって、前記半導体基板上に前記電極パッドを覆うように絶縁膜を形成する工程と、前記電極パッドの前記第１領域を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部から露出した前記電極パッドに接続され、且つ前記電極パッドの前記第２領域の上方を覆うように前記再配線層を前記絶縁膜上に形成する工程と、樹脂を用いて前記絶縁膜および前記再配線層を覆うように樹脂封止部を形成する工程と、を含むことを特徴としている。
また、本発明の半導体装置の製造方法は、表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部とを含み、前記電極パッドは前記再配線層との接続部を有する第１領域と、プローブの当接によって形成された突起部を有する第２領域とからなる半導体装置の製造方法であって、少なくとも前記電極パッドの前記第１領域と前記突起部の下方部分とを覆うように絶縁膜を前記半導体基板上に形成する工程と、前記電極パッドの前記第１領域を露出させる開口部を前記絶縁膜に形成する工程と、前記開口部において露出した前記電極パッドの前記第１領域に接続され、且つ前記絶縁膜の表面から突出した前記突起部の上方部分を覆うように前記再配線層を前記絶縁膜上に形成する工程と、樹脂を用いて前記絶縁膜および前記再配線層を覆うように樹脂封止部を形成する工程と、を含むことを特徴としている。
また、本発明の半導体装置は、表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部と、を含む半導体装置であって、前記電極パッドは前記再配線層との接続部を有する第１領域と、前記第１領域以外の第２領域とからなり、前記半導体基板上に設けられて前記電極パッドの前記第１領域を露出させる開口部を有し、且つ前記電極パッドの前記第２領域を覆う絶縁膜を有し、前記再配線層は、前記開口部から露出した前記電極パッドの前記第１領域に接続され、且つ前記電極パッドの前記第２領域の上方を覆うように前記絶縁膜上に延在していることを特徴としている。
また、本発明の半導体装置は、表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部と、を含む半導体装置であって、前記電極パッドは前記再配線層との接続部を有する第１領域と、プローブの当接によって形成された突起部を有する第２領域とからなり、前記半導体基板上に設けられて前記電極パッドの前記第１領域を露出させる開口部を有し、少なくとも前記前記突起部の下方部分を覆う絶縁膜を有し、前記再配線層は、前記開口部から露出した前記電極パッドの前記第１領域に接続され、且つ前記絶縁膜の表面から突出した前記突起部の上方部分を覆うように前記絶縁膜上に延在していることを特徴としている。
本発明の半導体装置および半導体装置の製造方法によれば、半導体基板の検査工程において検査プローブが当接される電極パッドの検査用領域の上方には絶縁膜のみならず再配線層が形成されるので、複数回に亘るウエハ検査に起因して、電極パッドの検査用領域に比較的高さの高い突起状のプローブ痕が形成されプローブ痕の突起部先端が絶縁膜の表面から突出した場合でも、当該部分は再配線層によってカバーされる。従って、プローブ痕の突起部を介して電極パッドと封止樹脂とが直接接することを防止することができ、パッケージ内部に水分が侵入した場合でも、電極パッドの腐食の進行を抑制することができるので、高い信頼性を確保することが可能となる。
また、少なくとも突起状のプローブ痕の下方部分は絶縁膜によって覆われるので、再配線層がカバーする部分はプローブ痕の先端部分に限られる。従って、プローブ痕の突起部の高さが高くなった場合でも、絶縁膜から突出したプローブ痕の先端部分を確実に再配線層で覆うことが可能となる。
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素又は部分には同一の参照符を付している。
図１（ａ）は、本発明の実施例である半導体装置の電極パッド形成部の構成を示す平面図、図１（ｂ）は、図１（ａ）における１ｂ−１ｂ線に沿った断面図である。尚、図１（ａ）には、図１（ｂ）に示されている半田バンプ１９、柱状電極１８およびモールド樹脂１７等の構成部分は図示されていない。
半導体基板１０は、例えばシリコン単結晶基板からなり、表面にはトランジスタや抵抗等の回路素子が形成され、これらによって集積回路が形成されている。また、半導体基板１０の表面には、上記集積回路に電気的に接続されたＡｌ等からなる電極パッド１１が形成されている。電極パッド１１は、コンタクト用領域１１ａ（第１領域）と検査用領域１１ｂ（第２領域）とが一体的且つ連続的に形成された長方形をなしている。コンタクト用領域１１ａは、再配線層１６に接続されるコンタクト部を含む領域である。検査用領域１１ｂは、半導体基板１０の製造工程において行われる電気検査の際に検査プローブが当接される部分を含む領域である。すなわち、電極パッド１１には、半導体基板１０の検査工程において検査プローブを当接させるための所定領域が画定されており、再配線層とのコンタクト部が形成される部分には、検査プローブが当接されないようになっている。電極パッド１１のこれら２つの領域のうちコンタクト用領域１１ａは、当該電極パッド１１に対応する半田バンプ１９により近い位置に配置される。これにより、コンタクト部と半田バンプ１９との間を繋ぐ再配線層１６の配線長を短くすることができ、配線抵抗および配線容量を小さくすることができる。本実施例では、電極パッド１１の半田バンプ１９に対してより近傍に位置する側がコンタクト用領域１１ａとされ、半田バンプ１９に対してより遠方に位置する側が検査用領域１１ｂとされる。
半導体基板１０の表面には、例えばシリコン窒化膜等からなるパッシベーション膜１２が形成されている。パッシベーション膜１２は、半導体基板をハンドリングの際の機械的損傷や化学薬品等の化学的損傷、および静電破壊等の電気的損傷等から保護する役割を果たす。パッシベーション膜１２は、電極パッド１１上に開口部を有しており、電極パッド１１はこの開口部において露出している。
電極パッド１１上には、例えばＰＢＯ（Polybenzoxazoles）又はポリイミド等からなる絶縁膜１３が約１〜１０μｍの厚さで形成される。絶縁膜１３には、電極パッド１１のコンタクト用領域１１ａに対応する部分に開口部が設けられている。尚、ＰＢＯは、ポリイミドと比較して耐吸水性に優れるという特徴を有することから、本実施例の半導体装置が高い信頼性が要求される用途に使用される場合には、絶縁膜１３をＰＢＯで形成するのが好ましい。
絶縁膜１３上には、ＵＢＭ（Under Bump Metal）膜１５および再配線層１６が順次形成される。ＵＢＭ膜１５は、Ｔｉ等からなるバリア層とＣｕ等からなるめっきシード層とを含んでいる。バリア層は、再配線層１６を構成するＣｕが電極パッド１１や、絶縁膜１３内に拡散するのを防止するとともに、再配線層１６と電極パッド１１の密着性を向上させる役割を担う。尚、バリア層としてＴｉＮｉやＴａＮｉを使用することも可能である。めっきシード層は、再配線層１６を電界めっき法によって形成する際の基層となる導電性薄膜である。めっきシード層に電極を取り付けて半導体基板をめっき浴に浸漬することによりめっきシード層上に再配線層１６が形成される。尚、バリア層およびめっきシード層はいずれもスパッタ法等により形成することができる。
再配線層１６はＣｕ等からなり、電界めっき法によってめっきシード層の上に形成される。絶縁膜１３上に形成されたＵＢＭ膜１５および再配線層１６は、絶縁膜１３に形成された開口部において電極パッド１１に電気的に接続される。すなわち、ＵＢＭ膜１５および再配線層１６は、電極パッド１１のコンタクト用領域１１ｂに接続される。再配線層１６は、半導体基板１０の表面に形成されている電極パッド１１から入出力される信号又は電位を外部接続端子である半田バンプ１９の下方まで引き出すための導体配線である。再配線層１６は、絶縁膜１３上において半田バンプ１９の下方まで伸張している。また、再配線層１６は、絶縁膜１３上において電極パッド１１の検査用領域１１ｂの上方を覆うように伸張している。すなわち、再配線層１６は、電極パッド１１とのコンタクト部を挟んで電極パッド１１の検査用領域１１ｂ上を覆うように伸張する部分と、半田バンプ１９の形成部の下方まで伸張する部分とを有している。
ここで、再配線層１６の検査用領域１１ｂ側に伸張している部分は、少なくとも電極パッド１１の端部からの距離βが２５μｍよりも小となる位置で終端していることが望ましい。つまり、図１（ａ）および（ｂ）において示される電極パッド１１の検査用領域１１ｂ側の端部から再配線層１６の端部までの距離βは、２５μｍ以下であることが望ましい。また、同図において示される電極パッド１１上に存在するパッシベーション膜１２の開口部のエッジから再配線層１６の端部までの距離αは２０μｍ以下であることが望ましい。かかる位置まで再配線層１６を伸張させることにより、電極パッド１１の検査用領域１１ｂに形成される突起状のプローブ痕を絶縁膜１３および再配線層１６で覆うことが可能となる。更に再配線層１６は、電極パッド１１とパッシベーション膜１２とがオーバラップしていることによって生じている段差部にかからない比較的平坦な領域で終端していることが望ましい。これは、上記段差部を再配線層１６が覆うと、再配線層１６と絶縁膜１３および封止樹脂１７との間に空隙が生じ、例えば高温状態での使用によってこの空隙が膨張してデバイスの破壊に繋がるおそれがあるからである。
再配線層１６および絶縁膜１３の上面は、エポキシ樹脂等からなる封止樹脂１７で覆われる。封止樹脂１７は、例えば半導体基板１０の再配線層１６および半田バンプ１９等が形成される側の面にのみ形成され、反対側の面は、半導体基板１０が露出する構造とすることができる。封止樹脂１７内部には、再配線層１６の端部に接続されたＣｕ等からなる柱状電極（Ｃｕポスト）１８が埋め込まれている。柱状電極１８の上面は封止樹脂１７の上面において露出しており、この露出した柱状電極１８の表面に半田バンプ１９が接続される。半田バンプ１９は、外部接続端子としての役割を担い、実装基板との接合部を構成する。実装基板への実装は、リフロー処理によって実装基板の導体パターンに半田バンプ１９を溶着させることにより行われる。
このように、本実施例の半導体装置においては、電極パッド１１は、再配線層１６が接続されるコンタクト用領域１１ａと、ウエハ検査時において検査プローブが当接される検査用領域１１ｂとが別個に画定されており、コンタクト用領域１１ａにはプローブ痕が形成されることはないので、電極パッド１１と再配線層１６との接合部において密着性が低下したり、再配線層が均一に形成されないといった不具合を回避できる。
ここで、図２に、半導体基板１０の製造工程においてウエハ検査が行われた結果、電極パッド１１に突起状のプローブ痕１００が形成された場合における本実施例に係る半導体装置の構造例を示す。図２（ａ）は、半導体装置の電極パッド形成部の構成を示す平面図、図２（ｂ）は、図２（ａ）における２ｂ−２ｂ線に沿った断面図である。尚、図２（ａ）においては、図２（ｂ）に示されている半田バンプ１９、柱状電極１８およびモールド樹脂１７等の構成部分は図示されていない。半導体基板１０の製造工程において複数回に亘って電気検査が行われると電極パッド１１には繰り返し検査プローブが当接されることとなる。すると、電極パッド１１の検査用領域１１ｂは、プローブの押圧によって隆起し、突起状のプローブ痕１００が形成される。プローブ痕１００の突起部の高さは、検査回数を重ねる毎に高くなり、例えば膜厚５μｍ程度で形成される絶縁膜１３を貫通し、突起部の先端部分が絶縁膜１３の表面から突出する場合がある。この場合、プローブ痕１００の突起部の下部は、絶縁膜１３によって覆われているので、突起部の上部のみ（先端部分）が絶縁膜１３の表面から突出することになる。そして、絶縁膜１３の表面からは突起部の先端部分が僅かに突出しているだけなので、この先端部分は、電極パッド１１の検査用領域１１ｂの上方にまで伸張している再配線層１６によって覆われることになる。すなわち、電極パッド１１上に形成された突起状のプローブ痕１００は、絶縁膜１３および再配線層１６によって完全に覆われて、突起部が封止樹脂１７と直接接するのを防止する。従って、パッケージ内部に水分等が侵入した場合でも突起部を介して電極パッドの腐食が進行するのを防止することが可能となる。
ここで、仮に再配線層１６が電極パッド１１の検査用領域１１ｂの上方に形成されていない場合、絶縁膜１３の表面から突出したプローブ痕１００は、封止樹脂１７と直接接することとなり、水分等がパッケージ内部に浸入した場合に、プローブ痕１００の先端部分を介して電極パッド１１の腐食が進行し、これによって電極パッド１１と再配線層１６とのコンタクト抵抗が変動し、ひいては半導体装置の動作特性が変動してしまうおそれがある。すなわち、電極パッド１１の検査用領域１１ｂを絶縁膜１３のみで覆う構造では、検査用領域１１ｂに絶縁膜１３の膜厚よりも高い突起状のプローブ痕が形成されると、信頼性を確保するのが困難となる。また、絶縁膜１３の構成材料として耐吸水性に優れるＰＢＯを使用してもＰＢＯ膜から突出したプローブ痕の先端部分を介して水分が吸収され、電極パッドの腐食が進行するので、ＰＢＯ膜を導入した効果が薄れてしまうこととなる。本実施例では、突起状のプローブ痕１００が絶縁膜１３を貫通する場合をも想定し、電極パッド１１の検査用領域１１ｂの上方まで再配線層１６を伸長させる構造とし、プローブ痕１００が絶縁膜１３の表面から突出した場合でも突出した部分が再配線層１６で覆われる構造としているので、高い信頼性を確保することが可能となる。
また、本実施例の半導体装置の構造とは異なり、電極パッド１１の検査用領域１１ｂ上に絶縁膜１３が形成されず、検査用領域１１ｂを直接再配線層１６で覆う構造とした場合に想定される不具合について図３を参照しつつ説明する。このような構造の半導体装置において、電極パッド１１の検査用領域１１ｂに図２に示す場合と同程度の高さを有する突起状のプローブ痕１００が形成されると、電極パッド１１上に再配線層１６を均一に形成するのが困難となる。すなわち、検査プローブの押圧によって形成されるプローブ痕１００は、図２および図３に示す如く、その中腹部分が内側に入り込む形状となる。すると、スパッタ法等によって形成されるＵＢＭ膜１５をプローブ痕１００の突起部の中腹部分に堆積させるのが困難となる。再配線層１６は、ＵＢＭ膜１５を基層として電界めっき法によって形成されるため、ＵＢＭ膜１５が堆積されない部分には、再配線層１６を成長させることができない。すると、再配線層１６に図３に示す如き空隙が形成され、この空隙に封止樹脂１１が入り込む構造となる。その結果、プローブ痕１００の突起部は、封止樹脂１７と直接接することとなり、水分等がパッケージ内部に浸入した場合にこの突起部を介して電極パッド１１の腐食が進行し、ひいては半導体装置の動作特性が変動してしまうおそれがある。
そこで、本実施例では、電極パッド１１の検査用領域１１ｂの上に絶縁膜１３および再配線層１６を形成し、プローブ痕１００の突起部の下方部分を絶縁膜１３で覆い、絶縁膜１３の表面から突出した上方部分（先端部分）のみを再配線層１６で覆う構造としている。これにより、ＵＢＭ膜１５がプローブ痕１００をカバーする部分は、突起部先端に限られるため当該部分にＵＢＭ膜１５を均一に形成することが可能となり、再配線層１６に図３に示す如き空隙が生じるのを防止することができる。
図４に本実施例に係る半導体装置の信頼性評価結果を示す。尚、いずれの評価サンプルの電極パッド１１にも図２に示す如く絶縁膜１３を貫通する突起状のプローブ痕１００が形成されている。試験項目は、高温高湿バイアス試験（THB:Thermal Humidity Bias Test）、超加速寿命試験（HAST:Highly Accelerated Stress Test）、飽和蒸気加圧試験（PCT:Pressure Cooker Test）であり、いずれの試験項目も半導体装置の耐湿性に関するものである。試験数はいずれも２２ヶとした。故障数はいずれの試験項目においても０であった。すなわち、電極パッド１１上に絶縁膜１３を貫通するような突起部を有するプローブ痕が形成されている場合でも突起部先端が再配線層１６によってカバーされるので十分な耐湿性を得ることができ、高信頼性を実現できる。
図５に、本実施例の半導体装置において電極パッド１１の検査用領域１１ｂに形成されるプローブ痕のパターンバリエーションを示す。図５（ａ１）および（ａ２）は、それぞれ第１のパターンに係る上面図および５ａ―５ａに沿った断面図である。図５（ｂ１）および（ｂ２）は、それぞれ第２のパターンに係る上面図および５ｂ―５ｂに沿った断面図である。尚、図５（ａ２）および（ｂ２）においては、絶縁膜１３および再配線層１６等の構成部分は省略されて示されている。
第１のパターンに係るプローブ痕１００ａは、図５（ａ１）および（ａ２）に示すように図中左側に伸長する再配線層１６と接続する電極パッド１１に形成される。これは、電極パッド１１の形成位置に対して図中左側に外部接続端子である半田バンプ１９が存在していることを意味しており、この場合、再配線の配線長を可能な限り短く形成する観点から電極パッド１１の左側がコンタクト用領域１１ａとされ、右側が検査用領域１１ｂとされる。検査プローブは、図５（ａ２）に示すように、図中右斜め上方から電極パッド１１の検査用領域１１ｂに当接される。従って、第１のパターンに係る突起状のプローブ痕１００ａは、電極パッド１１のコンタクト領域１１ａに近接して形成されることとなる。
一方、第２のパターンに係るプローブ痕１００ｂは、図５（ｂ１）および（ｂ２）に示すように図中右側に伸長する再配線層１６と接続する電極パッド１１に形成される。これは、電極パッド１１の形成位置に対して図中右側に外部接続端子である半田バンプ１９が存在していることを意味しており、この場合、再配線の配線長を可能な限り短く形成する観点から電極パッド１１の右側がコンタクト用領域１１ａとされ、左側が検査用領域１１ｂとされる。検査プローブは、図５（ｂ２）に示すように、図中右斜め上方から電極パッド１１の検査用領域１１ｂに当接される。従って、第２のパターンに係る突起状のプローブ痕１００ｂは、電極パッド１１のコンタクト領域１１ａに対して遠方位置に形成されることとなる。本実施例の半導体装置によれば、いずれのケースにおいても突起状のプローブ痕は絶縁膜１３および再配線層１６に覆われるので、信頼性を確保することが可能である。
次に、上記した構造を有する本発明の半導体装置の製造方法について図６を参照しつつ説明する。図６（ａ）〜（ｆ）は、本発明に係る半導体装置の製造工程におけるプロセスステップ毎の断面図である。
まず、半導体素子、電極パッド１１およびパッシベーション膜１２が形成された半導体基板１０を用意する。電極パッド１１は、コンタクト領域１１ａと検査用領域１１ｂとからなり検査用領域１１ｂには、半導体基板１０の検査工程において複数回に亘る電気検査が行われた結果、突起状のプローブ痕１００が形成されている。尚、電極パッド１１は、例えばスパッタ法によって半導体基板１０上にＡｌ膜を堆積した後、これに所望のパターニングを施すことにより形成される。パッシベーション膜１２は、例えばシリコン窒化膜等からなり、ＣＶＤ法等によって形成される。パッシベーション膜１２は、電極パッド１１上に開口部を有しており、電極パッド１１は、この開口部において露出している（図６（ａ））。
次に、半導体基板１０上に液状のＰＢＯをスピンコート法によって塗布する。塗布されたＰＢＯは、半導体基板１０の表面上に均一に供給される。その後、半導体基板１０を約３００℃のＮ２雰囲気炉に搬入し、約１時間のキュア処理を行う。これらの工程を経て半導体基板１０の表面に膜厚１〜１０μｍ、好ましくは５μｍ程度の絶縁膜１３を形成する。このとき、電極パッド１１に形成された突起状のプローブ痕１００の高さが絶縁膜１３の膜厚を上回る場合には、プローブ痕１００の先端部分が絶縁膜１３の表面から突出することとなる。すなわち、プローブ痕１００は、少なくともその下方部分が絶縁膜１３に覆われる。その後、フォトリソおよびエッチング工程を経て絶縁膜１３を部分的に除去することによって、電極パッド１１のコンタクト用領域１１ａに対応する部分に開口部１３ａを形成する。電極パッド１１のコンタクト領域１１ａは、この開口部１３ａにおいて露出する（図６（ｂ））。尚、絶縁膜１３の材料としては、ポリイミドを使用することも可能である。この場合、半導体基板１０上に液状のポリイミドをスピンコート法によって塗布した後、約３５０℃のＮ２雰囲気炉で約１時間のキュア処理を行う。これらの工程を経て半導体基板１０の表面に膜厚１〜１０μｍ、好ましくは４μｍ程度の絶縁膜１３を形成する。
次に絶縁膜１３上にスパッタ法によりＴｉ等からなるバリア層およびＣｕ等からなるシード層を順次堆積させ、これらによってＵＢＭ膜１５を形成する。ＵＢＭ膜１５は絶縁膜１３の開口部１３ａにおいて露出している電極パッドのコンタクト領域１１ｂ、開口部１３ａの側壁部および絶縁膜１３の表面から突出しているプローブ痕１００の先端部分を覆う。ＵＢＭ膜１５がプローブ痕１００をカバーする部分は、突起部先端に限られるため当該部分にＵＢＭ膜１５を均一に形成することが可能である（図６（ｃ））。
次に、ＵＢＭ膜１５上に再配線層１６のパターンに対応したレジストマスクを形成し、電界めっき法によりＵＢＭ膜１５上に所定の配線パターンを有するＣｕからなる再配線層１６を形成する。続いて、レジストを剥離したのち、レジスト下部に残存するＵＢＭ膜１５をエッチングにより除去する。再配線層１６は、絶縁膜１３の開口部１３ａにおいて電極パッド１１に接続される。再配線層１６は、上記のパターニングによって、電極パッド１１とのコンタクト部を挟んで電極パッド１１の検査用領域１１ｂ上を覆うように伸張する部分と、後の工程で形成される半田バンプ１９の形成部の下方まで伸張する部分と、を有する。これにより、電極パッド１１の検査用領域１１ｂに形成されたプローブ痕１００の突起部先端は、再配線層１６によって覆われる（図６（ｄ））。
次に、再配線層１６の端部にＣｕ等からなる柱状電極（Ｃｕポスト）１８を固着させる。続いて、柱状電極１８を埋設するように半導体基板１０の表面を封止樹脂１７で覆う。封止樹脂１７は、エポキシ樹脂等からなり一般的なモールド装置を使用して形成することができる。続いて、封止樹脂１７の表面を研削して内部に埋め込まれた柱状電極１８を露出させる。次に、封止樹脂１７の表面上に露出した柱状電極（Ｃｕポスト１８）の上面に半田バンプ１９を接続する（図６（ｅ））。以上の各工程を経て本実施例に係る半導体装置が完成する。
以上の説明から明らかなように、本発明の半導体装置および半導体装置の製造方法によれば、半導体基板の検査工程において検査プローブが当接される電極パッドの検査用領域の上方には絶縁膜のみならず再配線層が形成されるので、複数回に亘るウエハ検査に起因して、電極パッドの検査用領域に比較的高さの高い突起状のプローブ痕が形成されプローブ痕の突起部先端が絶縁膜の表面から突出した場合でも、当該部分は再配線層によってカバーされる。従って、プローブ痕の突起部を介して電極パッドと封止樹脂とが直接接することを防止することができ、パッケージ内部に水分が侵入した場合でも、電極パッドの腐食の進行を抑制することができるので、高い信頼性を確保することが可能となる。
また、少なくとも突起状のプローブ痕の下方部分は絶縁膜によって覆われるので、再配線層がカバーする部分はプローブ痕の先端部分に限られる。従って、プローブ痕の突起部の高さが高くなった場合でも、絶縁膜から突出したプローブ痕の先端部分を確実に再配線層で覆うことが可能となる。すなわち、電極パッドを再配線層のみで覆う図４に示す構造と比較して、複数回に亘る半導体基板の電気検査が行われる状況下においては、より高い信頼性を確保することができる。
図７および図８に本発明の半導体装置の他の実施例を示す。図７（ａ）および図８（ａ）は、本発明の他の実施例に係る半導体装置の電極パッド形成部の構成を示す平面図、図７（ｂ）および図８（ｂ）は、それぞれ図７（ａ）および図８（ａ）における７ｂ−７ｂ線および８ｂ−８ｂ線に沿った断面図である。尚、図７（ａ）および図８（ｂ）に示す平面図においては、半田バンプ１９、柱状電極１８およびモールド樹脂１７等の構成部分は図示されていない。
上記の実施例においては、コンタクト用領域１１ａと検査用領域１１ｂとが一体的且つ連続的に形成された電極パッド１１を有する場合の構造例を示したが、図７（ａ）および（ｂ）に示すようにコンタクト領域１１ａと検査用領域１１ｂとが互いに離間して配置された電極パッド１１を有する半導体基板にも適用することが可能である。すなわち、互いに離間して配置された電極パッド１１のコンタクト用領域１１ａと検査用領域１１ｂは、Ａｌ等からなる導体配線１１ｃにより電気的に接続されている。かかる構成の電極パッド１１を有する半導体基板１０上には、絶縁膜１３および再配線層１６が電極パッドの各領域上を覆うように延在している。上記の実施例同様、コンタクト用領域１１ａは、絶縁膜１３の開口部において再配線層１６に接続される。かかる構造の半導体装置においても、上記の実施例と同様の作用効果を得ることができる。
また、図８（ａ）および（ｂ）に示すように、再配線層は、コンタクト用領域１１ａ上を覆う部分１６ａと検査用領域１１ｂ上を覆う部分１６ｂとが分離されていてもよい。かかる構造の半導体装置においても、上記の実施例と同様の作用効果を得ることができる。
図１（ａ）は、本発明の実施例である半導体装置の電極パッド形成部の構成を示す平面図、図１（ｂ）は、図１（ａ）における１ｂ−１ｂ線に沿った断面図である。 図２（ａ）は、本発明の実施例である半導体装置の電極パッド形成部の構成を示す平面図、図２（ｂ）は、図２（ａ）における２ｂ−２ｂ線に沿った断面図である。 本発明の実施例とは異なる構造を有する半導体装置の構成を示す断面図である。 本発明の実施例である半導体装置の信頼性評価結果を示す図である。 本発明の実施例である半導体装置の電極パッドに形成されるプローブ痕のパターンバリエーションを示す平面図である。 図６（ａ）〜（ｆ）は、本発明の実施例である半導体装置の製造工程におけるプロセスステップ毎の断面図である。 図７（ａ）は、本発明の他の実施例に係る半導体装置の電極パッド形成部の構成を示す平面図、図７（ｂ）は図７（ａ）における７ｂ−７ｂ線に沿った断面図である。 図８（ａ）は、本発明の他の実施例に係る半導体装置の電極パッド形成部の構成を示す平面図、図８（ｂ）は図８（ａ）における８ｂ−８ｂ線に沿った断面図である。
符号の説明
１０ 半導体基板
１１ 電極パッド
１１ａ コンタクト用領域
１１ｂ 検査用領域
１３ 絶縁膜
１５ ＵＢＭ膜
１６ 再配線層
１７ 封止樹脂
１９ 半田バンプ
１００ プローブ痕

Claims (7)

  1. 表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部とを含み、前記電極パッドは前記再配線層に接続される接続部を含む第１領域と、前記第１領域以外の第２領域とからなる半導体装置の製造方法であって、
    前記半導体基板上に前記電極パッドを覆うように絶縁膜を形成する工程と、
    前記電極パッドの前記第１領域を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部から露出した前記電極パッドに接続され、且つ前記電極パッドの前記第２領域の上方を覆うように前記再配線層を前記絶縁膜上に形成する工程と、
    樹脂を用いて前記絶縁膜および前記再配線層を覆うように樹脂封止部を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部とを含み、前記電極パッドは前記再配線層との接続部を有する第１領域と、プローブの当接によって形成された突起部を有する第２領域とからなる半導体装置の製造方法であって、
    少なくとも前記電極パッドの前記第１領域と前記突起部の下方部分とを覆うように絶縁膜を前記半導体基板上に形成する工程と、
    前記電極パッドの前記第１領域を露出させる開口部を前記絶縁膜に形成する工程と、
    前記開口部において露出した前記電極パッドの前記第１領域に接続され、且つ前記絶縁膜の表面から突出した前記突起部の上方部分を覆うように前記再配線層を前記絶縁膜上に形成する工程と、
    樹脂を用いて前記絶縁膜および前記再配線層を覆うように樹脂封止部を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 前記再配線層を形成する工程は、前記絶縁膜の前記開口部において露出した前記電極パッドの前記第１領域と、前記絶縁膜の表面から突出した前記突起部の上方部分を覆うようにバリア層およびめっきシード層を順次堆積させる工程と、前記めっきシード層上に電界めっき法によって導電層を形成する工程とを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部と、を含む半導体装置であって、
    前記電極パッドは前記再配線層との接続部を有する第１領域と、前記第１領域以外の第２領域とからなり、
    前記半導体基板上に設けられて前記電極パッドの前記第１領域を露出させる開口部を有し、且つ前記電極パッドの前記第２領域を覆う絶縁膜を有し、
    前記再配線層は、前記開口部から露出した前記電極パッドの前記第１領域に接続され、且つ前記電極パッドの前記第２領域の上方を覆うように前記絶縁膜上に延在していることを特徴とする半導体装置。
  5. 表面に少なくとも１つの電極パッドが形成された半導体基板と、前記電極パッドに接続された再配線層と、前記半導体基板を封止する封止部と、を含む半導体装置であって、
    前記電極パッドは前記再配線層との接続部を有する第１領域と、プローブの当接によって形成された突起部を有する第２領域とからなり、
    前記半導体基板上に設けられて前記電極パッドの前記第１領域を露出させる開口部を有し、少なくとも前記前記突起部の下方部分を覆う絶縁膜を有し、
    前記再配線層は、前記開口部から露出した前記電極パッドの前記第１領域に接続され、且つ前記絶縁膜の表面から突出した前記突起部の上方部分を覆うように前記絶縁膜上に延在していることを特徴とする半導体装置。
  6. 前記封止部の表面に設けられて前記再配線層に接続された少なくとも１つの外部接続端子を更に有し、
    前記電極パッドの前記第１領域は前記第２領域よりも前記外部接続端子から近い位置に配置されており、
    前記再配線層は、前記電極パッドとの接続部を挟んで前記外部端子側に向けて伸張している第１伸張部と、前記電極パッドの前記第２領域側に向けて伸張している第２伸張部とを有していることを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記再配線層は、前記第２伸張部の端部と前記電極パッドの前記第２領域側の端部との前記第２伸張部の伸張方向における距離が２５μｍよりも小となる位置で終端していることを特徴とする請求項６に記載の半導体装置。
JP2008211962A 2008-08-20 2008-08-20 半導体装置および半導体装置の製造方法 Active JP5801989B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008211962A JP5801989B2 (ja) 2008-08-20 2008-08-20 半導体装置および半導体装置の製造方法
US12/461,089 US8242610B2 (en) 2008-08-20 2009-07-31 Semiconductor device and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008211962A JP5801989B2 (ja) 2008-08-20 2008-08-20 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015138339A Division JP6305375B2 (ja) 2015-07-10 2015-07-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010050224A true JP2010050224A (ja) 2010-03-04
JP5801989B2 JP5801989B2 (ja) 2015-10-28

Family

ID=41695587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008211962A Active JP5801989B2 (ja) 2008-08-20 2008-08-20 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8242610B2 (ja)
JP (1) JP5801989B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238627A (ja) * 2011-05-10 2012-12-06 Lapis Semiconductor Co Ltd 半導体装置の製造方法及び半導体装置
JP2015213190A (ja) * 2015-07-10 2015-11-26 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
KR101142339B1 (ko) * 2010-06-17 2012-05-17 에스케이하이닉스 주식회사 반도체 칩
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US11251157B2 (en) * 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US10886245B2 (en) 2019-05-30 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure, 3DIC structure and method of fabricating the same
US10879138B1 (en) * 2019-06-14 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure including interconnection to probe pad with probe mark and method of manufacturing the same
KR20210041363A (ko) 2019-10-07 2021-04-15 삼성전자주식회사 다이 대 웨이퍼 접합 구조 및 이를 이용한 반도체 패키지
JP7286574B2 (ja) * 2020-03-16 2023-06-05 株式会社東芝 半導体装置及び半導体パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295444A (ja) * 1988-02-09 1989-11-29 Fujitsu Ltd 半導体装置の製造方法
JP2005317685A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006310532A (ja) * 2005-04-28 2006-11-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008235539A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
JP3918754B2 (ja) 2003-03-27 2007-05-23 ミツミ電機株式会社 表面実装型半導体パッケージの製造方法
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP3973624B2 (ja) * 2003-12-24 2007-09-12 富士通株式会社 高周波デバイス
JP4264823B2 (ja) * 2004-03-08 2009-05-20 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4493442B2 (ja) * 2004-08-24 2010-06-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び当該製造方法に使用される製造装置
JP2006294902A (ja) * 2005-04-12 2006-10-26 Matsushita Electric Ind Co Ltd 差動増幅回路及び無線通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295444A (ja) * 1988-02-09 1989-11-29 Fujitsu Ltd 半導体装置の製造方法
JP2005317685A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006310532A (ja) * 2005-04-28 2006-11-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008235539A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238627A (ja) * 2011-05-10 2012-12-06 Lapis Semiconductor Co Ltd 半導体装置の製造方法及び半導体装置
JP2015213190A (ja) * 2015-07-10 2015-11-26 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US8242610B2 (en) 2012-08-14
JP5801989B2 (ja) 2015-10-28
US20100044859A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5801989B2 (ja) 半導体装置および半導体装置の製造方法
US5977641A (en) Semiconductor device and method for manufacturing the same
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
JP6329059B2 (ja) 半導体装置の製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
US8304905B2 (en) Semiconductor device
JP2009246218A (ja) 半導体装置の製造方法および半導体装置
US20080185671A1 (en) Sensor semiconductor package and fabrication
KR20100076913A (ko) 반도체 디바이스 제조 방법
US20060289991A1 (en) Semiconductor device and manufacturing method of the same
JP4061506B2 (ja) 半導体装置の製造方法
KR100802267B1 (ko) Bga형 반도체 장치 및 그 제조 방법
JP4446793B2 (ja) 半導体装置およびその製造方法
TWI588954B (zh) 晶片封裝體及其製造方法
JPH11204678A (ja) 半導体装置及びその製造方法
JP6305375B2 (ja) 半導体装置および半導体装置の製造方法
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP5168965B2 (ja) 半導体装置及び半導体装置の製造方法
US20020185743A1 (en) Wafer level chip-scale package and a method for manufacturing
JP2009231402A (ja) 半導体装置及び半導体装置の製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
CN113410198A (zh) 半导体装置以及半导体封装
JP4188752B2 (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140702

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150828

R150 Certificate of patent or registration of utility model

Ref document number: 5801989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150