KR20190065748A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20190065748A
KR20190065748A KR1020170165225A KR20170165225A KR20190065748A KR 20190065748 A KR20190065748 A KR 20190065748A KR 1020170165225 A KR1020170165225 A KR 1020170165225A KR 20170165225 A KR20170165225 A KR 20170165225A KR 20190065748 A KR20190065748 A KR 20190065748A
Authority
KR
South Korea
Prior art keywords
metal
insulating layer
layer
melting point
metal pad
Prior art date
Application number
KR1020170165225A
Other languages
English (en)
Inventor
박진오
민태홍
김주호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170165225A priority Critical patent/KR20190065748A/ko
Priority to JP2018139493A priority patent/JP2019102790A/ja
Priority to TW107125944A priority patent/TWI778105B/zh
Publication of KR20190065748A publication Critical patent/KR20190065748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 하면에 금속패드가 매립된 절연층; 상기 절연층을 관통하여 상기 금속패드의 상부에 형성되는 금속비아; 및 상기 금속비아 상부에 형성되고, 상기 금속비아의 용융점보다 낮은 용융점을 가지는 저융점금속층을 포함하고, 상기 금속패드의 하면은 상기 절연층의 하면보다 함몰된다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
LTE 서비스가 본격적으로 시행됨에 따라 AP, 듀플렉스, RF 스위치 등이 모듈화된 복합통신모듈이 개발 되고 있다. 또한 IoT 기술 발전에 따라, 복합통신모듈은 센서와도 결합되고 있다. 복합통신모듈에 사용되는 기판은 코어리스(coreless)형태일 수 있고, 코어리스 기판의 경우 캐리어를 이용한 순차 적층 방식을 통해 다층 기판으로 제작될 수 있고, 단일 기판을 개별로 제작한 후 일괄로 압착하는 방식으로도 제작될 수 있다.
대한민국 등록특허공보 10-0734234 (공고일: 2007.07.02)
본 발명은 층간 접합력이 우수한 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 하면에 금속패드가 매립된 절연층; 상기 절연층을 관통하여 상기 금속패드의 상부에 형성되는 금속비아; 및 상기 금속비아 상부에 형성되고, 상기 금속비아의 용융점보다 낮은 용융점을 가지는 저융점금속층을 포함하고, 상기 금속패드의 하면은 상기 절연층의 하면보다 함몰되는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 하면에 제1 금속패드가 매립된 제1 절연층; 상기 제1 절연층을 관통하여 상기 제1 금속패드 상부에 형성되는 금속범프; 및 상기 제1 절연층 상에 적층되고, 하면에 제2 금속패드가 매립된 제2 절연층을 포함하고, 상기 제2 금속패드의 하면은 상기 제2 절연층의 하면보다 함몰되고, 상기 금속범프의 상면은 상기 제2 금속패드의 하면과 접촉되는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 제1 금속패드가 내부에 매립된 제1 절연층; 상기 제1 절연층을 관통하여 상기 제1 금속패드 상부에 형성되는 금속범프; 및 상기 제1 절연층 상에 적층되고, 내부에 제2 금속패드가 매립된 제2 절연층을 포함하고, 상기 금속범프는 상기 제2 절연층을 관통하여, 상기 금속범프의 상면은 상기 제2 금속패드의 하면과 접촉되는 인쇄회로기판이 제공된다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면, 도 2는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면, 도 3 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면이다.
도 9를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 절연층(100), 금속패드(110), 금속범프(120)를 포함한다. 이러한 단일의 인쇄회로기판이 일괄적층되어 도 1 또는 도 2에 도시된 다층의 인쇄회로기판으로 제조될 수 있다.
절연층(100)은 수지와 같은 절연물질로 조성되는 자재로, 판상이다. 절연층(100)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 소재일 수 있으며, 구체적으로 에폭시 수지 또는 폴리이미드 등일 수 있다. 여기서, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
절연층(100)은 보강재를 함유할 수 있고, 보강재는 유리 섬유(glass cloth), 실리카 등의 무기필러(filler) 등일 수 있다. 절연층(100)은 유리 섬유가 함유된 프리프레그(Prepreg; PPG) 또는 무기필러가 함유된 빌드업 필름(build up film)일 수 있다. 이러한 빌드업 필름으로는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
이 밖에도, 절연층(100)은 유전상수(Dk) 및 유전정접(Df)이 낮은 재료, 예를 들어, LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 등으로 이루어질 수 있다.
한편, 절연층(100)은 PID(photoimageable dielectric)와 같은 감광성 재료로 이루어질 수 있다.
금속패드(110)는 절연층(100)의 하면에 매립되며, 후술하게 될 회로(130)와 연결되는 단자이다. 여기서, '하면에 매립된다'는 것은 금속패드(110)의 하면이 절연층(100)의 하면으로 노출되도록 절연층(100)에 삽입된 형태로 형성된다는 것을 의미한다. 즉, 금속패드(110)는 절연층(100) 내에 삽입되지만, 금속패드(110)의 하면은 노출된다는 것이다.
금속패드(110)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.
금속패드(110)의 하면은 절연층(100)의 하면보다 함몰된다. 즉, 금속패드(110)의 하면이 절연층(100)의 하면에 비하여 절연층(100) 내부 측으로 들어가며, 금속패드(110) 하면과 절연층(100) 하면 간에 단차가 형성되고, 금속패드(110)의 하면과 절연층(100)으로 둘러싸이는 소정의 공간이 마련된다. 이러한 공간은 함몰 공간 또는 리세스(recess)라고 불릴 수 있다.
금속패드(110)의 하면은 조도(Ra)가 거의 없는 저조도 또는 무조도 상태일 수 있다. 예를 들어, 금속패드(110) 하면의 조도(Ra)는 0.1보다 작을 수 있다.
회로(130)는 금속패드(110)와 물리적, 전기적으로 연결되며, 전기신호를 전달하도록 설계된 디자인대로 패턴화되어 있고, 회로(130)가 전기신호를 전달하는 선로가 되고, 금속패드(110)는 선로의 단자가 되며, 금속패드(110)의 폭(면적)은 회로(130)의 폭(면적)보다 크게 형성될 수 있다.
회로(130) 역시 절연층(100)의 하면에 매립되고, 회로(130) 하면은 절연층(100) 하면보다 함몰되어, 회로(130) 하면에 함몰 공간 또는 리세스(recess)(111)가 마련된다.
회로(130) 역시 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.
금속범프(120)는 절연층(100)을 관통하고, 금속패드(110) 상부에 형성된다. 금속범프(120)는 금속패드(110) 상부에 위치하도록 절연층(100)에 형성된 개구부가 금속물질로 충전됨으로써 형성될 수 있다. 금속범프(120)는 원기둥, 다각기둥 등의 기둥 형상으로 형성될 수 있다. 금속범프(120)의 하면은 금속패드(110) 상면에 접촉되고 금속범프(120)의 상단은 절연층(100)의 상면보다 돌출될 수 있다.
금속범프(120)는 이층으로 형성될 수 있다. 즉, 금속범프(120)는 금속비아(121)와 저융점금속층(122)으로 이루어질 수 있다. 금속비아(121)의 용융점은 저융점금속층(122)의 용융점보다 높다.
금속비아(121)는 (저융점금속층(122)에 비하여) 상대적으로 고융점을 가지는 금속으로 이루어지고, 예를 들어, 구리(Cu)로 형성될 수 있다. 금속비아(121)는 금속범프(120)의 대부분을 차지할 수 있다. 금속비아(121)는 도금 등의 방식으로 형성될 수 있다.
저융점금속층(122)은 금속비아(121)의 상부에 형성되고, 상대적으로 저융점을 가지는 금속으로 이루어지며, 예를 들어, 주석(Sn)으로 형성될 수 있다. 저융점금속층(122)은 도금 등의 방식으로 형성될 수 있다.
금속비아(121)는 금속범프(120)의 대부분을 차지하고, 저융점금속층(122)은 금속비아(121)의 상부에 상대적으로 적은 체적으로 형성될 수 있다. 이 경우, 저융점금속층(122)은 저융점금속층(122)의 두께는 금속비아(121)의 두께보다 작을 수 있다.
한편, 저융점금속층(122)은 절연층(100)의 상면보다 돌출될 수 있다. 금속비아(121)의 상면은 절연층(100)의 상면과 일치하거나, 절연층(100)의 상면보다 아래에 위치할 수 있으나, 이러한 형태로 제한될 필요는 없다.
금속범프(120)의 상면 특히 저융점금속층(122)의 상면은 조도(Ra)가 거의 없는 저조도 또는 무조도 상태일 수 있다. 예를 들어, 저융점금속층(122)의 상면의 조도(Ra)는 0.1보다 작을 수 있다.
도 9에 도시된 바와 같이, 일괄적층 되기 전의 단일의 인쇄회로기판에서는, 저융점금속층(122)의 횡단면적과 금속비아(121)의 횡단면적은 실질적으로 동일할 수 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 상하로 적층된 복수의 절연층(100, 200, 300, …)을 포함하며, 이하, 상기 복수의 절연층 중 서로 인접하는 두 개의 절연층(100, 200)에 대해 설명한다. 이하에서 설명하는 특징은, 복수의 절연층으로 이루어진 인쇄회로기판에 있어서, 복수의 절연층 전체에 적용되거나, 복수의 절연층 중 일부에 적용될 수 있다.
본 발명의 실시예에 따른 인쇄회로기판은, 제1 절연층(100), 제1 금속패드(110), 금속범프(120), 제2 절연층(200), 제2 금속패드(210)를 포함한다.
제1 절연층(100)과 제2 절연층(200)은 수지와 같은 절연물질로 조성되는 자재로, 판상이다. 제1 절연층(100)과 제2 절연층(200)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 소재일 수 있으며, 구체적으로 에폭시 수지 또는 폴리이미드 등일 수 있다. 여기서, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
제1 절연층(100)과 제2 절연층(200)은 보강재를 함유할 수 있고, 보강재는 유리 섬유(glass cloth), 실리카 등의 무기필러(filler) 등일 수 있다.
이 밖에도, 제1 절연층(100)과 제2 절연층(200)은 유전상수(Dk) 및 유전정접(Df)이 낮은 재료, 예를 들어, LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 등으로 이루어질 수 있다.
한편, 제1 절연층(100)과 제2 절연층(200)은 PID(photoimageable dielectric)와 같은 감광성 재료로 이루어질 수 있다.
제1 절연층(100)과 제2 절연층(200)은 서로 동일하거나 서로 다른 종류로 이루어질 수 있다.
제1 절연층(100)의 하면에는 제1 금속패드(110)가 매립되고, 제2 절연층(200)의 하면에는 제2 금속패드(210)가 매립된다.
제1 금속패드(110)의 하면은 제1 절연층(100)의 하면보다 함몰된다. 즉, 제1 금속패드(110)의 하면이 제1 절연층(100)의 하면에 비하여 제1 절연층(100) 내부 측으로 들어가며, 제1 금속패드(110) 하면과 제1 절연층(100) 하면 간에 단차가 형성되고, 제1 금속패드(110)의 하면과 제1 절연층(100)으로 둘러싸이는 함몰 공간 또는 리세스(111)가 마련된다.
제2 금속패드(210)의 하면은 제2 절연층(200)의 하면보다 함몰된다. 즉, 제2 금속패드(210)의 하면이 제2 절연층(200)의 하면에 비하여 제2 절연층(200) 내부 측으로 들어가며, 제2 금속패드(210) 하면과 제2 절연층(200) 하면 간에 단차가 형성되고, 제2 금속패드(210)의 하면과 제2 절연층(200)으로 둘러싸이는 함몰 공간 또는 리세스(211)가 마련된다.
제1 금속패드(110)와 제2 금속패드(210)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.
제1 금속패드(110) 및 제2 금속패드(210)의 하면은 조도(Ra)가 거의 없는 저조도 또는 무조도 상태일 수 있다. 예를 들어, 제1 금속패드(110) 및 제2 금속패드(210) 하면의 조도(Ra)는 0.1보다 작을 수 있다.
금속범프(120)는 제1 절연층(100)을 관통하여, 제1 금속패드(110) 상부에 형성된다. 금속범프(120)는 제1 금속패드(110) 상부에 위치하도록 제1 절연층(100)에 형성된 개구부가 금속물질로 충전됨으로써 형성될 수 있다. 금속범프(120)는 원기둥, 다각기둥 등의 기둥 형상으로 형성될 수 있다.
금속범프(120)는 이층으로 형성될 수 있다. 즉, 금속범프(120)는 금속비아(121)와 저융점금속층(122)으로 이루어질 수 있다. 금속비아(121)의 용융점은 저융점금속층(122)의 용융점보다 높다.
금속비아(121)는 (저융점금속층(122)에 비하여) 상대적으로 고융점을 가지는 금속으로 이루어지고, 예를 들어, 구리(Cu)로 형성될 수 있다. 금속비아(121)는 금속범프(120)의 대부분을 차지할 수 있다. 금속비아(121)는 도금 등의 방식으로 형성될 수 있다.
저융점금속층(122)은 금속비아(121)의 상부에 형성되고, 상대적으로 저융점을 가지는 금속으로 이루어지며, 예를 들어, 주석(Sn)으로 형성될 수 있다. 저융점금속층(122)은 도금 등의 방식으로 형성될 수 있다.
금속비아(121)는 금속범프(120)의 대부분을 차지하고, 저융점금속층(122)은 금속비아(121)의 상부에 상대적으로 적은 체적으로 형성될 수 있다. 이 경우, 저융점금속층(122)은 저융점금속층(122)의 두께는 금속비아(121)의 두께보다 작을 수 있다.
금속범프(120)의 상면은 제2 금속패드(210)의 하면과 접촉되며, 제2 금속패드(210)의 하면이 제2 절연층(200) 하면보다 함몰되어 있으므로, 금속범프(120)의 상면이 제2 절연층(200)의 하면보다 상측에 위치한다. 이 경우, 금속범프(120)의 상면은 제2 금속패드(210) 하면에 접촉되며, 특히, 저융점금속층(122)의 상면이 제2 금속패드(210)의 하면에 접촉된다.
금속범프(120)와 제2 금속패드(210)가 접촉되는 면적은, 제2 금속패드(210)의 하면의 면적보다 작다. 특히, 저융점금속층(122)과 제2 금속패드(210)가 접촉되는 면적은 제2 금속패드(210)의 하면의 면적보다 작다. 이 경우, 제2 금속패드(210)의 하면 중 저융점금속층(122)과 접촉하지 않는 영역은 제1 절연층(100)과 접촉된다. 이는, 단일의 기판이 일괄적층되는 경우, 하측에 위치하는 제1 절연층(100)이 함몰 공간 또는 리세스(211)로 유동한 결과일 수 있다.
한편, 저융점금속층(122)은 일괄적층 시 유동하여 옆으로 퍼질 수 있고, 일괄적층 전의 면적보다 일괄적층 후의 면적이 커진다. 즉, 도 9에 도시된 바와 같이, 일괄적층 되기 전의 단일의 인쇄회로기판에서는, 저융점금속층(122)의 횡단면적과 금속비아(121)의 횡단면적은 실질적으로 동일하더라도, 일괄적층 후에는 저융점금속층(122)의 횡단면적은 금속비아(121)의 횡단면적보다 클 수 있다.
이 경우에도, 저융점금속층(122)은 제2 금속패드(210)의 하면 전체를 커버하지 않고, 제2 금속패드(210)의 하면 일부만을 커버하고, 제2 금속패드(210) 하면의 나머지는 제1 절연층(100)로 커버될 수 있다.
제2 금속패드(210)와 저융점금속층(122)이 서로 가접된 상태로 고온의 환경에서 가압되는 일괄적층이 수행되면 제2 금속패드(210)와 저융점금속층(122) 간에 IMC(intermetallic compound, 금속간화합물)화가 이루어져, 제2 금속패드(210)와 저융점금속층(122) 사이에 Cu3Sn 또는 Cu6Sn 등의 층이 형성될 수 있다. 특히, 저융점금속층(122)의 용융점보다 높은 온도에서 가압 일괄 적층되면, 저융점금속층(122)은 용융되고, 금속비아(121)는 용융되지 않은 상태에서 제2 금속패드(210)와 저융점금속층(122) 간에 IMC화가 이루어지며, 저융점금속층(122)의 용융점보다 낮은 온도에서도 고압의 환경을 적절하게 제공해주는 경우, 저융점금속층(122)은 용융되고 금속비아(121)는 용융되지 않은 상태에서 제2 금속패드(210)와 저융점금속층(122) 간에 IMC화가 이루어질 수 있다. 후자의 경우, 보이드가 발생하지 않을 수 있다.
또한, 금속범프(120)의 상면 특히 저융점금속층(122)의 상면은 조도(Ra)가 거의 없는 저조도 또는 무조도 상태일 수 있다. 예를 들어, 저융점금속층(122)의 상면의 조도(Ra)는 0.1보다 작을 수 있다. 제2 금속패드(210)의 하면과 저융점금속층(122)의 상면의 조도가 작은 경우, 제2 금속패드(210)와 저융점금속층(122) 접합 시 정밀한 IMC가 형성되고 보이드(void) 발생이 저감될 수 있다. 결과적으로 층간 접합력 및 접합 신뢰성이 향상될 수 있다.
이와 같은 금속범프(220)는 제2 절연층(200) 내에 제2 금속패드(210) 상부에도 형성되고, 제2 절연층(200) 상에 적층된 제3 절연층(300)의 제3 금속패드(310)와 결합될 수 있다. 즉, 금속범프와 금속패드 간의 유기적 결합 관계가 복수의 절연층에 걸쳐 반복적으로 형성될 수 있다.
한편, 최상층에 위치한 절연층 상에는 회로패턴층(P)이 형성될 수 있다. 회로패턴층(P) 표면의 일부에는 금, 니켈과 같은 금속으로 이루어진 표면처리층이 형성될 수 있다. 또한, 도면에는 도시되지 않았으나, 최상층 및 최하층에 위치한 절연층에는 솔더 레지스트가 도포될 수 있다.
도 2를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 상하로 적층된 복수의 절연층(100, 200, 300, …)을 포함하며, 이하, 상기 복수의 절연층 중 서로 인접하는 두 개의 절연층(100, 200)에 대해 설명한다. 이하에서 설명하는 특징은, 복수의 절연층으로 이루어진 인쇄회로기판에 있어서, 복수의 절연층 전체에 적용되거나, 복수의 절연층 중 일부에 적용될 수 있다.
본 발명의 실시예에 따른 인쇄회로기판은, 제1 절연층(100), 제1 금속패드(110), 금속범프(120), 제2 절연층(200), 제2 금속패드(210)를 포함한다.
제1 절연층(100)과 제2 절연층(200)은 수지와 같은 절연물질로 조성되는 자재로, 판상이다. 제1 절연층(100)과 제2 절연층(200)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 소재일 수 있으며, 구체적으로 에폭시 수지 또는 폴리이미드 등일 수 있다. 여기서, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
제1 절연층(100)과 제2 절연층(200)은 보강재를 함유할 수 있고, 보강재는 유리 섬유(glass cloth), 실리카 등의 무기필러(filler) 등일 수 있다.
이 밖에도, 제1 절연층(100)과 제2 절연층(200)은 유전상수(Dk) 및 유전정접(Df)이 낮은 재료, 예를 들어, LCP(Liquid Crystal Polymer), PTFE(Polytetrafluoroethylene), PPE(Polyphenylene Ether), COP(Cyclo Olefin Polymer), PFA(Perfluoroalkoxy) 등으로 이루어질 수 있다.
한편, 제1 절연층(100)과 제2 절연층(200)은 PID(photoimageable dielectric)와 같은 감광성 재료로 이루어질 수 있다.
제1 절연층(100)과 제2 절연층(200)은 서로 동일하거나 서로 다른 종류로 이루어질 수 있다.
제1 절연층(100)의 내부에는 제1 금속패드(110)가 매립되고, 제2 절연층(200)의 내부에는 제2 금속패드(210)가 매립된다.
여기서, 절연층(100)의 '내부'에 금속패드(110)가 매립되기 때문에, 금속패드(110)의 상하면이 절연층(100)의 상하면을 통해 노출되지 않는다. 이전 실시예(도 1 참고)에서는 절연층(100)의 '하면'에 금속패드(110)가 매립되기 때문에, 금속패드(110)의 하면이 절연층(100)의 하면을 통해 노출되었으나, 본 실시예에서는 금속패드(110)의 상하면이 절연층(100) 내부에 위치하기 때문에 노출되지 않는다.
제1 금속패드(110)와 제2 금속패드(210)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.
제1 금속패드(110) 및 제2 금속패드(210)의 하면은 조도(Ra)가 거의 없는 저조도 또는 무조도 상태일 수 있다. 예를 들어, 제1 금속패드(110) 및 제2 금속패드(210) 하면의 조도(Ra)는 0.1보다 작을 수 있다.
금속범프(120)는 제1 절연층(100)을 관통하여, 제1 금속패드(110) 상부에 형성된다. 금속범프(120)는 제1 금속패드(110) 상부에 위치하도록 제1 절연층(100)에 형성된 개구부가 금속물질로 충전됨으로써 형성될 수 있다. 금속범프(120)는 원기둥, 다각기둥 등의 기둥 형상으로 형성될 수 있다.
금속범프(120)의 하면은 제1 금속패드(110) 상면에 접촉되고 금속범프(120)의 상단은 제1 절연층(100)의 상면보다 돌출될 수 있다.
금속범프(120)의 상단은 제2 절연층(200)을 관통하여 금속범프(120)의 상면이 제2 금속패드(210) 하면에 접촉된다.
금속범프(120)는 이층으로 형성될 수 있다. 즉, 금속범프(120)는 금속비아(121)와 저융점금속층(122)으로 이루어질 수 있다. 금속비아(121)의 용융점은 저융점금속층(122)의 용융점보다 높다.
금속비아(121)는 (저융점금속층(122)에 비하여) 상대적으로 고융점을 가지는 금속으로 이루어지고, 예를 들어, 구리(Cu)로 형성될 수 있다. 금속비아(121)는 금속범프(120)의 대부분을 차지할 수 있다. 금속비아(121)는 도금 등의 방식으로 형성될 수 있다.
저융점금속층(122)은 금속비아(121)의 상부에 형성되고, 상대적으로 저융점을 가지는 금속으로 이루어지며, 예를 들어, 주석(Sn)으로 형성될 수 있다. 저융점금속층(122)은 도금 등의 방식으로 형성될 수 있다.
금속비아(121)는 금속범프(120)의 대부분을 차지하고, 저융점금속층(122)은 금속비아(121)의 상부에 상대적으로 적은 체적으로 형성될 수 있다. 이 경우, 저융점금속층(122)은 저융점금속층(122)의 두께는 금속비아(121)의 두께보다 작을 수 있다.
금속범프(120)와 제2 금속패드(210)가 접촉되는 면적은, 제2 금속패드(210)의 하면의 면적보다 작다. 특히, 저융점금속층(122)과 제2 금속패드(210)가 접촉되는 면적은 제2 금속패드(210)의 하면의 면적보다 작다. 이 경우, 제2 금속패드(210)의 하면 중 저융점금속층(122)과 접촉하지 않는 영역은 제2 절연층(200)과 접촉된다. 이는, 단일의 기판이 일괄적층되는 경우, 하측에 위치하는 제2 절연층(200)이 함몰 공간 또는 리세스로 유동한 결과일 수 있다.
한편, 저융점금속층(122)은 일괄적층 시 유동하여 옆으로 퍼질 수 있고, 일괄적층 전의 면적보다 일괄적층 후의 면적이 커진다. 즉, 도 9에 도시된 바와 같이, 일괄적층 되기 전의 단일의 인쇄회로기판에서는, 저융점금속층(122)의 횡단면적과 금속비아(121)의 횡단면적은 실질적으로 동일하더라도, 일괄적층 후에는 저융점금속층(122)의 횡단면적은 금속비아(121)의 횡단면적보다 클 수 있다.
이 경우에도, 저융점금속층(122)은 제2 금속패드(210)의 하면 전체를 커버하지 않고, 제2 금속패드(210)의 하면 일부만을 커버하고, 제2 금속패드(210) 하면의 나머지는 제2 절연층(200)로 커버될 수 있다.
제2 금속패드(210)와 저융점금속층(122)이 서로 가접된 상태로 고온의 환경에서 가압되는 일괄적층이 수행되면 제2 금속패드(210)와 저융점금속층(122) 간에 IMC(intermetallic compound, 금속간화합물)화가 이루어져, 제2 금속패드(210)와 저융점금속층(122) 사이에 Cu3Sn 또는 Cu6Sn 등의 층이 형성될 수 있다. 특히, 저융점금속층(122)의 용융점보다 높은 온도에서 가압 일괄 적층되면, 저융점금속층(122)은 용융되고, 금속비아(121)는 용융되지 않은 상태에서 제2 금속패드(210)와 저융점금속층(122) 간에 IMC화가 이루어지며, 저융점금속층(122)의 용융점보다 낮은 온도에서도 고압의 환경을 적절하게 제공해주는 경우, 저융점금속층(122)은 용융되고 금속비아(121)는 용융되지 않은 상태에서 제2 금속패드(210)와 저융점금속층(122) 간에 IMC화가 이루어질 수 있다. 후자의 경우, 보이드가 발생하지 않을 수 있다.
또한, 금속범프(120)의 상면 특히 저융점금속층(122)의 상면은 조도(Ra)가 거의 없는 저조도 또는 무조도 상태일 수 있다. 예를 들어, 저융점금속층(122)의 상면의 조도(Ra)는 0.1보다 작을 수 있다. 제2 금속패드(210)의 하면과 저융점금속층(122)의 상면의 조도가 작은 경우, 제2 금속패드(210)와 저융점금속층(122) 접합 시 정밀한 IMC가 형성되고 보이드(void) 발생이 저감될 수 있다. 결과적으로 층간 접합력 및 접합 신뢰성이 향상될 수 있다.
이와 같은 금속범프(220)는 제2 절연층(200) 내에 제2 금속패드(210) 상부에도 형성되고, 제2 절연층(200) 상에 적층된 제3 절연층(300)의 제3 금속패드(310)와 결합될 수 있다. 즉, 금속범프와 금속패드 간의 유기적 결합 관계가 복수의 절연층에 걸쳐 반복적으로 형성될 수 있다.
한편, 최상층에 위치한 절연층(100) 상에는 회로패턴층(P)이 형성될 수 있다. 회로패턴층(P) 표면의 일부에는 금, 니켈과 같은 금속으로 이루어진 표면처리층이 형성될 수 있다. 또한, 도면에는 도시되지 않았으나, 최상층 및 최하층에 위치한 절연층(100)에는 솔더 레지스트가 도포될 수 있다.
이상의 인쇄회로기판에 대해, 도 3 내지 도 10을 참조하여 제조 방법과 함께 다시 설명하기로 한다.
도 3을 참조하면, 캐리어(C)가 준비되고, 캐리어(C)는 캐리어부재(C1)와 캐리어금속박(C2)으로 이루어진다. 캐리어금속박(C2)은 시드금속층을 포함한다.
도 4를 참조하면, 캐리어(C) 상에 회로(130)와 금속패드(110)가 형성된다. 회로(130)와 금속패드(110)는 캐리어(C)의 시드금속층(C2) 상에 형성되며, 전해도금 방식으로 형성될 수 있다. 회로(130)와 금속패드(110)는 시드금속층(C2)과 동일한 금속으로 형성될 수 있다.
도 5를 참조하면, 절연층(100)이 형성되고, 절연층(100)에 개구부(100')가 형성된다. 절연층(100)이 감광성인 경우, 개구부(100')는 포토리소그래피 공정으로 형성될 수 있으나, 이러한 방법으로 제한되는 것은 아니다.
도 6을 참조하면, 개구부(100') 내에 금속비아(121)가 형성된다. 금속비아(121)는 도금 방식으로 형성될 수 있다.
도 7을 참조하면, 금속비아(121) 상에 저융점금속층(122)이 형성되어 금속범프(120)가 마련된다. 저융점금속층(122)은 도금 방식으로 형성될 수 있고, 절연층(100)보다 돌출된다.
도 8을 참조하면, 절연층(100)이 캐리어(C)로부터 분리되며, 캐리어(C) 중 시드금속층(C2)은 절연층(100)에 잔류하게 된다.
도 9를 참조하면, 시드금속층(C2)이 제거되며, 시드금속층(C2)은 에칭 등의 방법으로 제거될 수 있다. 특히, 시드금속층(C2)과 회로(130) 및 금속패드(110)가 동일한 금속으로 형성된 경우, 시드금속층(C2)이 에칭으로 제거됨에 따라, 회로(130)와 금속패드(110)의 하면도 일부 제거될 수 있고, 결과적으로 회로(130)와 금속패드(110) 하면에 함몰 공간 또는 리세스(111)가 마련된다. 일련의 과정으로 형성되는 단층의 인쇄회로기판은 복수로 마련될 수 있다.
도 10을 참조하면, 복수의 단층의 인쇄회로기판이 가접되고 고온의 환경에서 가압되는 일괄적층 방식을 통해 다층의 인쇄회로기판이 형성될 수 있다. 여기서, 인접하는 두 절연층(100, 200) 중 아래에 위치하는 절연층(100)이 함몰 공간 또는 리세스(211)로 유동하게 되면, 도 1을 참조하여 설명한 다층의 인쇄회로기판이 되고, 인접하는 두 절연층(100, 200) 중 위에 위치하는 절연층(200)이 함몰 공간 또는 리세스(211)로 유동하게 되면, 도 2를 참조하여 설명한 다층의 인쇄회로기판이 된다.
한편, 도 10에 도시된 바와 같이, 최상층에 위치한 절연층 상에는 별도의 회로패턴층(P)이 가접되고 함께 일괄적층될 수 있다. 이 경우, 회로패턴층(P)을 포함하는 금속층이 가접된 후 회로패턴층(P) 외의 불필요한 금속층 부분을 제거하는 방식이 사용될 수 있다.
또한, 일괄적층 시 제공되는 고온의 환경은, 금속범프(120) 중 저융점금속층(122)의 용융점보다 높은 온도는 물론 낮은 온도일 수 있다. 특히, 저융점금속층(122)의 용융점보다 낮은 온도에서 적절한 고압의 환경을 제공하는 경우, 저융점금속층(122)과 금속패드(110) 간에 IMC가 충분히 형성되고, 나아가 IMC 내부의 보이드(void)가 발생하지 않을 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 제1 절연층
110: 제1 금속패드
111: 함몰공간
120: 금속범프
121: 금속비아
122: 저융점금속층
130: 회로
200: 제2 절연층
210: 제2 금속패드
211: 함몰공간
220: 금속범프
221: 금속비아
222: 저융점금속층
230: 회로
P: 회로층
C1: 캐리어부재
C2: 캐리어금속박

Claims (19)

  1. 하면에 금속패드가 매립된 절연층;
    상기 절연층을 관통하여 상기 금속패드의 상부에 형성되는 금속비아; 및
    상기 금속비아 상부에 형성되고, 상기 금속비아의 용융점보다 낮은 용융점을 가지는 저융점금속층을 포함하고,
    상기 금속패드의 하면은 상기 절연층의 하면보다 함몰된 인쇄회로기판.
  2. 제1항에 있어서,
    상기 저융점금속층은 상기 절연층의 상면보다 돌출된 인쇄회로기판.
  3. 제1항에 있어서,
    상기 절연층의 하면에는 상기 금속패드와 연결되는 회로가 매립되고,
    상기 회로의 하면은 상기 절연층의 하면보다 함몰된 인쇄회로기판.
  4. 제1항에 있어서,
    상기 절연층은 감광성인 인쇄회로기판.
  5. 제1항에 있어서,
    상기 금속패드의 하면 및 상기 저융점금속층의 상면의 조도(Ra)는 0.1 미만인 인쇄회로기판.
  6. 하면에 제1 금속패드가 매립된 제1 절연층;
    상기 제1 절연층을 관통하여 상기 제1 금속패드 상부에 형성되는 금속범프; 및
    상기 제1 절연층 상에 적층되고, 하면에 제2 금속패드가 매립된 제2 절연층을 포함하고,
    상기 제2 금속패드의 하면은 상기 제2 절연층의 하면보다 함몰되고,
    상기 금속범프의 상면은 상기 제2 금속패드의 하면과 접촉되는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 금속범프와 상기 제2 금속패드가 접촉되는 면적은 상기 제2 금속패드의 하면 면적보다 작고,
    상기 제2 금속패드의 하면 중 상기 금속범프와 접촉하지 않는 영역은 상기 제1 절연층과 접촉되는 인쇄회로기판.
  8. 제6항에 있어서,
    상기 금속범프는
    상기 제1 금속패드 상에 형성되는 금속비아; 및
    상기 금속비아 상에 형성되는 저융점금속층을 포함하고,
    상기 저융점금속층은 상기 제2 금속패드의 하면과 접촉되는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 저융점금속층의 두께는 상기 금속비아의 두께보다 작은 인쇄회로기판.
  10. 제8항에 있어서,
    상기 저융점금속층의 횡단면적은 상기 금속비아의 횡단면적보다 큰 인쇄회로기판.
  11. 제6항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 감광성인 인쇄회로기판.
  12. 제6항에 있어서,
    상기 제2 금속패드의 하면 및 상기 금속범프의 상면의 조도(Ra)는 0.1 미만인 인쇄회로기판.
  13. 제1 금속패드가 내부에 매립된 제1 절연층;
    상기 제1 절연층을 관통하여 상기 제1 금속패드 상부에 형성되는 금속범프; 및
    상기 제1 절연층 상에 적층되고, 내부에 제2 금속패드가 매립된 제2 절연층을 포함하고,
    상기 금속범프는 상기 제2 절연층을 관통하여, 상기 금속범프의 상면은 상기 제2 금속패드의 하면과 접촉되는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 금속범프와 상기 제2 금속패드가 접촉되는 면적은 상기 제2 금속패드의 하면 면적보다 작은 인쇄회로기판.
  15. 제13항에 있어서,
    상기 금속범프는
    상기 제1 금속패드 상에 형성되는 금속비아; 및
    상기 금속비아 상에 형성되는 저융점금속층을 포함하고,
    상기 저융점금속층은 상기 제2 금속패드의 하면과 접촉되는 인쇄회로기판.
  16. 제15항에 있어서,
    상기 저융점금속층의 두께는 상기 금속비아의 두께보다 작은 인쇄회로기판.
  17. 제15항에 있어서,
    상기 저융점금속층의 횡단면적은 상기 금속비아의 횡단면적보다 큰 인쇄회로기판.
  18. 제13항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 감광성인 인쇄회로기판.
  19. 제13항에 있어서,
    상기 제2 금속패드의 하면 및 상기 금속범프의 상면의 조도(Ra)는 0.1 미만인 인쇄회로기판.
KR1020170165225A 2017-12-04 2017-12-04 인쇄회로기판 KR20190065748A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170165225A KR20190065748A (ko) 2017-12-04 2017-12-04 인쇄회로기판
JP2018139493A JP2019102790A (ja) 2017-12-04 2018-07-25 プリント回路基板
TW107125944A TWI778105B (zh) 2017-12-04 2018-07-26 印刷電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170165225A KR20190065748A (ko) 2017-12-04 2017-12-04 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20190065748A true KR20190065748A (ko) 2019-06-12

Family

ID=66845789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165225A KR20190065748A (ko) 2017-12-04 2017-12-04 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP2019102790A (ko)
KR (1) KR20190065748A (ko)
TW (1) TWI778105B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112449512A (zh) * 2019-08-30 2021-03-05 嘉联益电子(昆山)有限公司 多层软性电路板及其制造方法
TWI705747B (zh) * 2019-08-30 2020-09-21 嘉聯益科技股份有限公司 多層軟性電路板及其製造方法
TWI740767B (zh) * 2021-01-07 2021-09-21 欣興電子股份有限公司 線路板及其製作方法
JP2023136298A (ja) * 2022-03-16 2023-09-29 Ｆｉｃｔ株式会社 多層基板、多層基板の製造方法及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734234B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR100886720B1 (ko) * 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
TWI464929B (zh) * 2011-03-16 2014-12-11 Lextar Electronics Corp 提昇散熱效率之光源模組及其嵌入式封裝結構
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734234B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2019102790A (ja) 2019-06-24
TW201927088A (zh) 2019-07-01
TWI778105B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
JP4204989B2 (ja) 半導体装置及びその製造方法
KR20190065748A (ko) 인쇄회로기판
US9706639B2 (en) Circuit board and method of manufacturing the same
US8737085B2 (en) Wiring board with a built-in component and method for manufacturing the same
US20020179334A1 (en) Solid via layer to layer interconnect
US20120080221A1 (en) Printed wiring board with built-in component and its manufacturing method
US20110258850A1 (en) Wiring substrate and method of manufacturing the same
US20080264677A1 (en) Circuit board structure having embedded capacitor and fabrication method thereof
US9578749B2 (en) Element embedded printed circuit board and method of manufacturing the same
TWI806865B (zh) 印刷電路板
JP7358715B2 (ja) プリント回路基板
CN108934122B (zh) 内置电子部件的印刷电路板
JP5786331B2 (ja) 部品内蔵配線板
US20160219710A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR20190052458A (ko) 인쇄회로기판
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR102483613B1 (ko) 인쇄회로기판
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
KR20170048869A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20190072331A (ko) 인쇄회로기판 및 그 제조 방법
KR20170059286A (ko) 인쇄회로기판
US20130081863A1 (en) Substrate with built-in electronic component and method for manufacturing the same
EP2184777B1 (en) Interconnect structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal