TWI352562B - Carrier member for transmitting circuits, coreless - Google Patents

Carrier member for transmitting circuits, coreless Download PDF

Info

Publication number
TWI352562B
TWI352562B TW096150792A TW96150792A TWI352562B TW I352562 B TWI352562 B TW I352562B TW 096150792 A TW096150792 A TW 096150792A TW 96150792 A TW96150792 A TW 96150792A TW I352562 B TWI352562 B TW I352562B
Authority
TW
Taiwan
Prior art keywords
layer
carrier
circuit
printed circuit
circuit board
Prior art date
Application number
TW096150792A
Other languages
English (en)
Other versions
TW200843578A (en
Inventor
Myung Sam Kang
Byoung Youl Min
Je Gwang Yoo
Jung Hyun Park
Chang Sup Ryu
Jin Yong Ahn
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW200843578A publication Critical patent/TW200843578A/zh
Application granted granted Critical
Publication of TWI352562B publication Critical patent/TWI352562B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

1352562
10 15 九、發明說明: 相關申請之參考資料 本申5月案主張於2〇07年4月胸申請,名為「傳輪電路 用之載體元件,使用此載體元件之無核芯印刷電路板;^ 製作方法」之韓时請案⑻勘德讀號作為優先權了 將其整體合併入本申請案作為參考。 【發明所屬之技術領域】 本發明係關於-種傳輸電路之載體元件、一種使用該 載體元件之無核芯印刷電路、以及該載體元件和該無: 芯印刷電路板之製作方法。本發明尤指—種傳輸電路之載 體元件,其為嵌置有電路圖案的無核芯印刷電路板中之一 元件,且藉由僅在電路圖案較低端形成突塊,其可用於提 供高密度和高可靠度的印刷電路板,以及一種使用此載體 元件之無核芯印刷電路板、和該載體元件及該無核芯印刷 電路板之製作方法。 【先前技術】 目前使用具有高密度技術的封裝基板,舉例包括覆晶 球栅陣列封裝(Flip Chip Ball Grid Array, FCBGA)基板,大 2〇 部份使用在中央處理單元(CPUS)和晶片組(〇1丨?8613)上。隨 著可攜帶式的應用增加,CPUs和晶片組安裝在封裝基板的 需求也相對地増加。 為了滿足需求’使用在可攜帶式應用上的封裝基板必 需有高於習知的密度結構,然對於降低基板尺寸和厚度的 則會發生技術上的問題。 關於上述事實,其下,參考圖5八至51),其係描述傳統 增層印刷電路板使用半加成技術(semi_additive process)的 方法。 首先’使用傳統核芯電路層形成製作法,例如改良式 半加成技術(MSAP)、減成法(Subtractive process)、或者相 似的方法,在第一樹脂絕緣層501 (舉例如有注入玻璃纖維 的FR-4樹脂基板)的雙表面上形成内層電路5〇2,並利用電 鍍通孔503電性連接。接著,為了形成外層電路,内層電路 502和電鍍通孔503以第二樹脂絕緣層5〇4 (例如注入玻璃纖 維的ABF樹脂基板)層疊,在第二樹脂絕緣層5〇4中形成盲孔 505。而後使用無電電鍍銅製程,在樹脂絕緣層5〇4上形成 銅晶種層506 (如圖5 A所示)。接著,除了形成有含盲孔5〇5 的外層電路之位置以外’在銅晶種層506上預定位置塗上一 層乾膜507 (如圖5B所示),後續以乾膜507作為電鍍阻劑, 並以電鍍銅製程形成圖案化的電鍍銅層5〇8 (如圖5€所 示)。而後,從銅晶種層506上移除乾膜507,並利用快速触 刻(flash etching)製程,將銅晶種層506不需要的部份移除, 因此,完成外層電路(如圖5D所示)。 圖6為使用上述傳統方法製作的印刷電路板,其線路結 構圖。 如圖6所示’在樹脂絕緣層601和603上分成形成電路圖 案602和604 ’且利用電鍍製程可同時完成電路6〇4和盲孔 605。在這個例子中,電路圖案6〇2和6〇4一般為粗糙的表 面,以增加電路圖案602及604和絕緣層601及603之間的黏 著力。然而,如圖6右圖所示,當樹脂絕緣層611被快速蝕 刻以移除其上的銅晶種層612時,將減少電路穩定度(例如 產生短路電路),不只因為電鍍層613和銅晶種層612某種程 度上的蝕刻,導致負面影響電路尺寸(D1),而且也因為電 路較低的部份被過度蝕刻,以致於電路的面積減少(D2)。 【發明内容】 據此,為了解決上述在先前技術發生的問題而不斷地 持續研究。於是,使用傳輸電路之載體元件製作傳輸電路, 藉由將電路圖案轉移至樹脂絕緣層,並嵌埋電路圖案於樹 脂絕緣層中,以致其電路圖案只有在其外部上端突起,'而 可製作高密度和高可靠度的無核芯印刷電路板。本發明係 根據此論點並已完成。 ' 在第一個態樣中’本發明提供一種傳輸電路之載體元 件’其可被用於傳輸電路圖案’並且只有在其預定部份有 突塊,將電路轉移至樹脂絕緣層,並嵌置電路至其中而沒 有損壞電路。 在第二個態樣中’本發明提供一種製作傳輪電路用的 載體元件之方法。 1352562 在第三個態樣中,本發明提供一種具有電路圖案嵌置 在樹脂絕緣層中的無核芯印刷電路板。 在第四個態樣中’本發明提供一種使用該傳輸電路之 載體元件製作無核芯印刷電路板的方法。
10 15 根據本發明的第一個實施例,一種製作傳輸電路之載 體元件的方法,其可包括:提供雙面載體結構,此雙面載 體結構含有熱膠黏劑(在熱處理時不具黏著力)、黏著在熱膠 黏劑兩側的載體層、以及形成在個別的載體層上之阻障 層,其中阻障層係為除了銅晶種層以外的金屬晶種層;塗 佈電鍍阻劑在個別的阻障層上,除了其電路構成部份之 卜每個電路包括或不包括島塊(land);在被電鍵阻劑曝 露的電路構成部份上,㈣電仙製㈣成電路圖案;粗 縫化電路圖案受曝露的表面以在其上形成突塊;以及藉由 移除電錄阻劑、而後熱處理雙面載體結構,使傳輸電^用 之一對載體元件自熱膠黏劑分開。 在製作載體元件的方法中 聚合物所組成。 每一個載體層可由金屬或 雙面載體結構可在1〇〇〜15(rc的温度下進行熱處理。 同時,在電路圖案的寬度之誤差範圍可為±10%。 第成部份中,形成在每一組載體元件的 %第m其可被盲孔形成部份所八隔,而形成在盆楚-撕躺-仏, 坏刀 ^" 一 70牛的第二層島塊,其可被完 整地形成以致於其面向第—層島塊。 & 20 1352562 件,1據本發明的第二個實施例,-種傳輸電路之載體元 -可包括‘載體層’·阻障層’其形成在載體層上,且 瑜^銅晶種層之外的金屬晶種層;以及包括或未包括島 袁路圖案,其中突塊不會形成在每一個電路圖案的底 ^表面和側邊表面,而只形成在其上表面。 _ 根據本發明的第三個實施例 玫把ΛΑ+、, 征取丨卜册似心叩刷電
.10 /,其可包括:(A)提供一組載體元件,每—個載 體凡件包括載體層、轉層(其為除了銅 „形成在載體層上)、以及包括島塊的電路圖:屬 J大塊不會形成在每—個電路圖案的底部表面和側邊表 :舯而只形成在其上表面;(B)提供樹脂絕緣層;(c)使該組 :體元件相互面對,致使每一個载體元件面向樹脂絕緣 ^,而後嵌置電路圖案至樹脂絕緣層中;⑼移除载體層以 曝露阻障層;⑻形成制電連接用之盲孔,以曝露接觸至 :孔之島塊表面;(F)在每一阻障層及盲孔表面形成銅晶種 層;⑼利用電鍵製程填滿盲孔部刻包括銅晶種層的表 面層以曝露阻障層;以及卿刻包括阻障層的表面層 露電路圖案。 ’步驟(C)至(I)可由 無注入加固材料之 在製作無核芯印刷電路板的方法中 薄板型式製程(sheet type process)實施。 樹脂絕緣層可由注入加固材料或者 熱固樹脂所形成。 每-個載體層可經由剝除製程或者㈣製程以移除。 每-個銅晶種層可經由無電電_製程所形成。 20 1352562 同時,第一層島塊係形成在一組載體元件的第一載體 凡件上,且其可藉由盲孔構成部份來分隔,而形成在其第 一載體7L件上的第二層島塊,可完整地被形成,以致使其 面向第一層島塊。 在此例子中,可藉由移除對應於盲孔構成部份之阻障 層以曝露樹脂層,而後處理樹脂絕緣層以曝露接觸盲孔島 塊的表面的方式來形成盲孔。 製作無核芯印刷電路板的方法,更可包括在無核芯印 刷電路板的.單面或雙面…或多次的形成外部電路層。其 中形成外。p電路層:提供傳輸電路用之第二载體元 件’其包含第二載體層、形成在載體層上之第二阻障層、 、或不包括島塊之第二電路圖案纟中這些突塊不會形 成在第一電路圖案的底部表面或側邊表面,但僅形成在其 15 上表面’層豐第二樹脂層在無核芯印刷電路板的—側或錐 側;使第二載體元件的第_ ^ 丨卞叼乐一電路圖案面對第二樹脂絕緣 層’而後嵌置第二電路圖荦 二載體層以曝露第二阻^ 層中;移除第 第—阻障層,形成層間電連接用的第二盲 I1第:第二盲孔的第二島塊表面;在第二阻障層 填充第-¾•面上’形成第二銅晶種層;利用電鍍製程 二阻障孔;蝕刻含第二銅晶種層的表面層,以曝露第 B,以及蝕刻含第二阻障層的表面層,以曝露第一 電路圓案。 a喂鉻第一 根據本發明的第個 板,其包括… 一種無核芯印刷電路 /、 · *知絕緣層;包括島塊的電路圖案,其嵌置 20 1352562 你相iM曰.¾緣層的雙面,雷技 亡 電路圖案的母一個表面都被曝露出 目孔其形成以連接每一層的島塊,以達到層間 的電連接,其中,突塊不會形成在曝露的側邊表面上’也 不0被甘人置在包括島塊的電路圖案表面,但僅會形成在其 5底部表面’而且在層結構中電路圖案及盲孔係彼此不相同。 <、在此,包括島塊的每一個電路圖案,可由電鍍銅層所 /成而-肓孔可由形成在其内部表面上的無電電鍍銅箔晶 種層、以及在無電電鑛銅羯晶種層上受填滿的電鑛層所形 成。 1〇 μ無核芯印刷電路板可更包括:置於無核芯印刷電路板 的單側或雙側之第二樹脂絕緣層;包括第二島塊的第二電 路圖案其係插入在第二樹脂絕緣層,第二電路圖案的每 一個,面都被曝露出來;以及第二盲孔,其係被形成以致 連接每一層的第二島塊,達到層間的電連接,其中,突塊 15 不會形成在第二電路圖案(包括或不包括島塊)之曝露及插 入表面的侧邊表面,而僅形成在其底部表面,且在層結構 中第二電路圖案和第二盲孔係彼此不相同。 【實施方式】 以下’參考後附的圖式將詳細福述本發明較佳實施例。 現應參考本發明的圖式中,再各不同的圖示中,從頭 至尾使用相同的參考編號以標示相同或相似元件。 圖1為本發明實施例之無核芯印刷電路板的結構剖視 圖0 11 1352562 根據本發明,在每一個電路圖案(包括島塊103和105) 之曝露表面和嵌置的側邊表面(I)上不會形成突塊,其係被 曝露且嵌置在樹脂絕緣層1 〇 1中’更確切地說,突塊僅形成 在其被嵌置的底部表面《突塊可能具由針狀或錨狀,但不 5 僅限定於此。 每一個電路圖案102和104 (包括島塊1〇3和1〇5)的厚度 (B或B’)沒有特別地限制,只要電傳導不會發生問題,且 在電路圖案102和104之間的絕緣距離(C)也沒有特別的限 制’只要其長度足夠避免兩者之間的電路遷移發生。 10 同時’每一個電路圖案102和104的結構是不同於盲孔 106 ° 包括島塊103和105的每一個電路圖案1〇2和1〇4,可由 電鍍銅層所形成,而盲孔106可包括形成在其表面上之無電 極銅箔晶種層l〇6a,和形成在無電極銅箔晶種層1〇6a中之 15 電鍍層106b。 每一個島塊103和105的尺寸(F或F,)大約等於盲孔尺寸 (G)和兩倍的扎環(annuiar ring)尺寸(H)的總合。例如,為了 應用島塊103和105在高密度的薄基板,盲孔尺寸(G)可能設 定在40〜65//m的範圍,和孔環尺寸可能設定在 20 範圍。在此例子中’每一個島塊103和105的尺寸(F或F,)為 (40〜65/zm)+( 10〜30//m)x2与60〜125/zm,但其不僅限定於 此。 13 1352562 同時,在樹脂絕緣層ιοί的表面,和包括島塊1〇3和1〇5 的每一個電路圖案101和104曝露的表面之間,具有一階距 (K和 κ’)。 根據本發明的實施例,無核芯印刷電路板的總厚度(A) 5 最大值為60 //瓜〇 根據本發明的實施例,圖2A和2B為多層無核芯印刷電 路板的結構剖視圖。 • 根據本發明的多層無核芯印刷電路板,外層被建在内 層之上,且該外層在其内層的任一側皆具有相同的結構。 10特別在高多層結構,以此建立外層以便維持對稱結構。 首先,參考圖2A,將描述六層無核芯印刷電路板。六 層無核芯印刷電路板包括:樹脂絕緣層201,其係形成在如 圖1所示的無核芯印刷電路板1 〇 1的雙面,作為第一外層; 含島塊203的第二電路圖案2〇2,其表面被曝露,且其嵌置 μ在個別的第二樹脂絕緣層201中;以及盲孔2〇6,其係連接 島塊203以達成層間電連接。並且,六層無核这印刷電路板 更包括:第三樹脂絕緣層211,其係形成在第一外層各側, 如同第二外層;含島塊213的第三電路圖案212,其表面被 暴露,且其嵌置在各個第三樹脂絕緣層211中;以及盲孔 20 216,其連接島塊213以達成層間電連接。 在每一個第一外層中,不會有突塊形成在第二電路圖 案2〇2 (含島塊203)的曝露表面和嵌置的側邊表面,其係被 曝露和嵌置在每第二樹脂絕緣層2〇1中,更明確而言,僅形 成在其嵌置的底部表面。同時,每一個第二電路圖案2〇2的 1352562 結構也不同於盲孔206 二外層。 第外層的此特徵相同地應用在第
10 圖1中的無核芯印刷電路板的結構料,如材料、電路 大致上相同於被應用在多層無核芯印刷電 印刷電路=Γ本發明中’雖然已經描述雙面六層無核芯' 板,但如果有需要,也可以製作出不同的多層無 玄〜印刷電路板,和單面多層無核芯印刷電路板。 圖2Β所示為四層無核芯印刷電路板,在其最上層不包 括島塊203。如材料、電路圖案以及盲孔之結構科,四層 無核芯印刷電路板是相於圖2Α所示的六層無核芯印刷電^ 板,但除了其最上層沒有島塊之外。 15
同時,根據本發明的實施例,被用於製作無核芯印刷 電路板的傳輸電路用載體元件,其包括:載體層、形成在 載體層之上的阻障層、以及包含或未包含島塊的電路圖 案。在此例子中,沒有突塊形成在電路圊案202的曝露側邊 表面或底部表面,明確地說,突塊僅形成在其曝露的上表 面。 以下為製作傳輸電路之載體元件的方法,將依據本發 明的貫施例並參考圖3入至3Ε加以描述。 首先,提供雙面載體結構30〇,其包括熱膠黏劑3〇1、 載體層302a和302b黏附在熱膠黏劑301的雙面、和阻障層 303a和303b形成在載體層3〇2a和3〇2b之上。(如圖3A所示) 熱膠黏劑301是一種在熱處理時不會有黏著力的材 料。一般本領域所通知的所有熱膠黏劑皆可使用,只要其 15 在至溫下維持高黏著力的熱膠黏劑301,但是在熱處理過程 中會喪失其黏著力即可。因此,容易使其自其黏附的物件 上刀開。熱膠黏劑301舉例可包括:包含丙烯酸樹脂和泡沫 劑的熱添加物,在其熱處理溫度為1〇〇〜15(rc或相似的條件 下’不會有黏著力,但例子不僅限於此。 載體層302a和302b是由一般技術上所知的材料所形 成,如金屬、聚合物、以及特別的可剝式聚合物,但不僅 限於此。 阻P早層3〇3a和303b是由一般技術上所知的材料所形 成,如鎳、鉻或其合金,而不是銅,但也不僅限於此。另 外,阻障層303a和303b的厚度和形成相同物件的方法沒有 特另j限制例如,阻障層303a和303b能經由電鑛或無電電 錄形成3〜5 的厚度,但本發明不僅限於此。 接著,除了電路構成部份3〇5、3〇6、3〇7和3〇8 (電路包 括或未包括島塊)以外,在雙面載體結構3〇〇的阻障層川h 和303b上塗佈電鍍阻劑3〇4a和3〇仆(如圖3B所示電鍍阻 劑304a和3G4b是由-般技術上所知的材料所形成,但沒有 限制。例如,僅有電路構成部份可經由—般曝光和使用乾 膜為電鍍阻劑的蝕刻製程使其曝露。 在此例子中,當面向第-島塊的第二層島塊則完整的 形成時,選擇電路構成部份305、3〇6、3〇7和则,致使在 傳輸電路用之載體元件上已圖案化的第—層島塊312被盲 孔形成的部份所分隔。 1352562 然後,受電鑛阻劑304a和304b曝露的電路構成部份 305、306、307和308,執行電鍍銅製程形成電路圖案3〇9、 310、311和312(如圖3C所示)。在此情形下,由於利用阻障 層303a和303b,電鍍銅能夠直接形成而不用形成額 • 5 種層。 接著,將電路圖案曝露的表面粗糙化,因此,在其上 心成大·塊313(如圖3D所示)。在習知技術裡,沒有限制使用 鲁 任何方法使電路圖案的粗链表面導通和改善在樹脂絕緣層 和電路層之間黏著力的方法,且突塊可具有針狀或錨狀, 10 但不僅限於此。 然後,電鍍抗蝕層304a和304b利用剝除製程被移除, 於是雙面載體結構300經由1〇〇〜150。(:的溫度做熱處理,因 此,獲得一組傳輸電路之載體元件C1*C2 ,其從熱膠黏劑 301被分開。在傳輸電路之載體元件cl*C2t,包括島塊31〇 15和312的電路圖案309和311的結構詳述和圖i所示相同。 以下,為使用傳輸電路之載體元件的製作無核芯印刷 • 電路板的方法,將依據本發明的實施例加並參考圖4A至4G 以描述。 首先’一組傳輸電路之載體元件4〇如和4〇〇1),其包括: 20 載體層401d〇4〇lb、形成在載體層401a*4〇lb上的阻障層 402a和402b、以及含島塊4〇4&和4〇41)的電路圖案4〇3&和 . 4〇3b分別的形成在阻障層402a和402b之上。在此例子中, 第一層島塊404a形成在一組載體元件4〇〇&和4〇〇b第一載體 元件400a上,其被圖案化成兩個間隔,其間具有的盲孔4〇6 (S ) 17 1352562 插置其中,以致於盲孔406的雙側表面連接第一島塊404a内 側表面。同時,第二層島塊404b形成在一組載體元件400a 和400b的第二載體元件400b之上,其完整地形成在第一層 島塊404a的相對邊,以致於其内部上端連接盲孔406的底 5 端。在此例子中,沒有突塊(R)形成在内部較低端和包括島 塊404a和404b的電路圖案403a和403b的曝露側表面,然而 突塊僅形成在其外部上端。 而後,樹脂絕緣層404被放置在載體元件400a和400b之 間。一組載體元件400a和400b的電路圖案403a和403b和島 10 塊404a和404b相互面對,且嵌置樹脂絕緣層405(圖4A)。在 此例子中,一組載體400a和400b被層疊在樹脂絕緣層405上 以使其相互面對,之後固化樹脂絕緣層405,使得一組載體 元件400a和400b的電路圖案403 a和403b和島塊404a和404b 被嵌置入樹脂絕緣層405。 15 接著,從載體元件400a和400b上分別移除載體層401a 和401b,因此曝露出阻障層402a和402b(如圖4B所示)。當 載體層401 a和401b由可剝式聚合物形成時,可利用剝除製 程將其移除,而當其由金屬化材料形成時,則可利用蝕刻 製程將其移除,但是本發明不僅限於此。 20 然後,形成層間電連接用的盲孔406,以曝露島塊404a 和404b連接盲孔406的表面(如圖4C所示)。在此例子中,一 般使用C02雷射形成盲孔406。更好地是,透過移除盲孔形 成部份的阻障層402a,以曝露出樹脂絕緣層405,而後處理 18 1352562 樹脂絕緣層405 ’以曝露連接盲孔形成部份的島塊4〇鈍和 404b表面來形成盲孔406。 接著’在盲孔406的内側和各別的阻障層402a和402b上 • 形成銅晶種層4〇7a和407b (如圖4D所示)。銅晶種層407a和 5 407b可利用無電電鍍銅製程形成,但是非僅限於上述實施 例。習知的無電電鍍銅製程,一般的表面預處理(如去污處 理)是為了移除雜質。 然後’使用電鍍填滿盲孔(如圖4E所示)。填滿盲孔的 電鍍方法並不特別限於此,但是較佳為藉由適當地調整電 10 鍍液的成份和選擇適合的電鍍方法,將電鍍層僅形成在盲 孔而不形成在基板表面,如同反向脈沖電鍵。 接著,使用快速蝕刻方法蝕刻包括銅晶種層4〇73和 407b的表面層,因此曝露出阻障層4〇2^〇4〇2b(如圖4f所 示)。於是使用金屬蝕刻方法蝕刻包括阻障層4〇23和4〇几的 15表面層,因此曝露出電路圖案4〇3a、403b、404a和404b(如 圖4G所示)。在此例子中,根據本發明中,相較於使用傳统 •=刻方法触刻銅晶種層,當除了銅以外的金屬所組成的阻 障層被蝕刻和移除時,可減少對銅電路的損害。同時,因 在蝕刻阻障層402a和402的製程中一般電路圖案的表面受 ,2〇到輕微的蝕刻,所以樹脂絕緣層405和電路圖案的表面之間 會有一階距產生。 ’ 依據本發明所述,因為在製造無核芯印刷電路板的同 時’可將無核芯印刷電路板的強度維持在預定的水準,所 以無核芯印刷電路板的製程可在一直線下執行,將此直線 1352562 設计為與操作滾機(operation roll)有少許的接觸面積,此亦 即薄板型式製程(sheet type process)。 在本發明中,僅說明具有核芯結構的印刷電路板。然 而,多層印刷電路板也能藉由使用其他載體元件(如圖3八至 3 E的製作方法),在無核芯印刷電路板的單或雙侧重複數次 層疊第二樹脂層的步驟,並嵌置且傳輸第二電路圖案至第 二樹脂絕緣層,以及形成盲孔使層間連接來製成。在此例 子中’如果需要的話’盲孔島塊必需不形成在最外層。 ίο 15 20 如上所述,根據本發明,因印刷電路板具有電路嵌置 在絕緣層的結構,所以可以實現無核芯且具精細線路之薄 印刷電路板。再者’在本發明的印刷電路板,因為僅使嵌 置在絕緣射f路㈣的下端粗糙化,以增加電路和絶緣 層之間的黏著力’所以將電路的損害達到最小化和增加電 路的可靠度。 層中另:==:P刷電路板中,因電路層嵌置於絕緣 了I作出南密度薄印刷電路板。 如上所述,根據本發明的無核芯印刷電路板 最小化在移除晶種層時所盡 有益於 突塊僅形成在嵌置絕续思 者由於 刷電路板有益於最小化電 匕…、核心印 度。 €路知時增力π電路的可靠 至2外杜在本發明巾,藉由㈣載體元件,並傳輪電技 至載體凡件,且嵌置電路至絕緣層來形成電路,=電路 由精細電路且無核芯的薄形印刷電路板。再者J霄現具 可,在本發明 20 1352562 中’因為生產線上印刷電路板的強度能維持在預定的水 準’且可利用薄板型式製程製作印刷電路板,所以不需要 額外的裝置驅動薄形印刷電路板。 此外,因根據本發明的無核芯印刷電路板之表面較傳 5 統印刷電路板更為平坦,因此有利於ICs輕易的架置在其之 上。 如上所述’雖然本發明較佳實施例已經詳細描述,但 傳輸電路用之載體元件、使用此載體元件製作之無核芯印 刷電路板、以及此載體元件和此無核芯印刷電度板的制法 10 並不限定於實施例中,而熟習本領域技藝者將瞭解在不悖 離本發明隨後揭示之申請專利範圍的精神及範疇下,各種 修飾、添加及置換皆可。 上述實施例僅係為了方便說明而舉例而已,本發明所 主張之權利範圍自應以申請專利範圍所述為準,而非僅限 15 於上述實施例。 【圖式簡單說明】 從以下依各圖式所做的詳細說明,可以更清楚地瞭解 上述及其他目的之本發明的特徵與優點。 20圖1係本發明一實施例之無核芯印刷電路板之結構剖視圖。 圖2 A和圖2 B係本發明一實施例之多層無核芯印刷電路板 之結構剖視圖。 圖3A至圖3E係說明本發明—實施例中製作傳輸電路用載體 元件之製程剖視圖。 21 1352562 圖4A至圖4G係說明本發明-實施例中製作無㈣印刷電 路板之製程剖視圖。 圖5A至圖5D係習知製作印刷電路板之剖視圖。 圖6係說明使用習知製作印刷電路板製程之印刷電路板形 5 狀剖視圖。 【主要元件符號說明】 無核芯印刷電路板100 樹脂絕緣層 101,201,211,405,501,504,601,603,61 1 電路圖案 102,104,202,212, 309,3 10,3 1 1,3 12,403a,403b,602,604 島塊 103,105,203,213,404a,404b 盲孔 106,206,216,406,505,605 無電極鋼箔晶種層l〇6a 電鍍層106b,408 雙面載體結構300 熱膠黏劑3 01 '載體層 302a,302b,401a,401b 阻障層 303a,303b,402a,402b 電鏟阻劑304a,304b 電路構成部份305,306,307,308 突塊313 載體元件40〇a,400b 銅晶種層 407a,407b,506,612 22 1352562 内層電路502 孔洞503 乾膜507 電鍍銅層 508,613

Claims (1)

1352562 十、申請專利範圍: 1. 一種製作傳輸電路之載體元件之方法,包括·· - 提供一雙面载體結構,該雙面載體結構包含一在熱處 .理時不具黏著力之熱膠黏劑、一黏著在熱膠黏劑兩側的載 5 體層、以及一形成在個別的載體層上之阻障層,其中該阻 P早層係為除了銅晶種層以外的金屬晶種層; 塗佈電鍍阻劑在個別的該阻障層上,除了其複數個電 • 路構成部份之外,每一個電路包括或不包括-島塊(land); 开/成複數個電路圖案在被該電鑛阻劑曝露的該些電路 10 構成部份上,其係經由電錄銅製程; 粗糙化該些電路圖案受曝露的表面,以在其上形成複 數個突塊;以及 使傳輸電路用之一對載體元件自熱膠黏劑分開,其係 藉由移除該電鑛阻劑,而後以熱處理該雙面載體結構。 2.如申請專利範圍第1項所述之傳輸電路之載體元件 鲁 之方法,其令,該些載體層中每一個係由一金屬或一聚合 物所組成。 3·如申請專利範圍第1項所述之傳輸電路之載體元件 方法,其中,該雙面载體結構係在丨〇〇〜丨5〇。匸的溫度之間 20 進行熱處理。 4·如申請專利範圍第1項所述之傳輸電路之載體元件 之方去,其中,該些電路圖案的寬度誤差係在±10%的範圍。 5 ·如申請專利範圍第丨項所述之傳輸電路之載體元件 之方法,其中’在該些電路構成部份之每一個中,一形成 (S ) 24 1352562 組載體元件的該第-載體元件上的第-層島塊 可破盲孔形成部份所分隔,而一形成在其第二載體元件I 島塊。 ,、了被-整地形成以致於其面向該第一層 5 15 20 6. —種載體元件,包括: 一載體層; Τ阻㈣,其形成在該載制上,且其 層之外的金屬晶種層;以及 扪日日禋 多數個電路圖案’其包括或未包括-島塊; 如=複數個突塊不形成在每一個電路圖案的底部表面 和側邊表面,而只形成在其上表面。 7·如申請專利範圍第6項所述之載體元件 載體層是由一金屬或一聚合物所組成。 ^ 8. 如申請專利範圍第6項所述之載體元件 些電路圖案的寬度誤差在。的範圍。 、1 2 3 9. -種製作無核芯印刷電路板的方法,包括· ㈧提供-組載體元件,每—個載體元件包括一載體 成在載體層上之阻障層,其為除了銅晶種層之外 25 (S) 1 的電路圖帛’其中複數個 2 形成在母一個電路圖案的底部表面和側邊表面,而 只形成在其上表面; ’而 3 (B) 提供一樹脂絕緣層; (C) 使該組載體元件相互面對,致使每— 向該樹脂絕、㈣,而後嵌置電路圖案至樹脂絕緣層中 1352562 (D) 移除該載體層以曝露該阻障層; (E) 形成一層間電連接用之盲孔,以曝露接觸至該盲孔 之島塊表面; — (F) 在母一阻障層及該盲孔表面形成一銅晶種層; 5 (G)利用電鍍製程填滿該盲孔; (H) 姓刻包括銅晶種層的表面層以曝露該些阻障層;以 及 3 (I) 触刻包括阻障層的表面層以曝露該些電路圖案。 10. 如申請專利範圍第9項所述之製作無核芯印刷電路 10 板之方法,其中,該些步驟(C)至(I)經由薄板型式製程實施。 11. 如申請專利範圍第9項所述之製作無核芯印刷電路 板之方法,其中,該些載體層中每一個係由一金屬或一聚 合物所組成。 12. 如申請專利範圍第9項所述之製作無核芯印刷電路 15板之方法,其中,該些電路圖案的寬度誤差在±10%的範圍。 13. 如申請專利範圍第9項所述之製作無核芯印刷電路 板之方法,其中,該樹脂絕緣層由一注入加固材料或者無 注入加固材料之熱固樹脂所形成。 14. 如申請專利範圍第9項所述之製作無核芯印刷電路 20板之方法,其中,該些載體層之每一個係利用剝除製程或 蝕刻製程移除。 15. 如申請專利範圍第9項所述之製作無核芯印刷電路 板之方法’其中’該些銅晶種層中每一個係利用無電電錄 鋼製程所形成。 26 1352562 ψ- 16·如巾請專利範圍第"所述之製作無核芯印刷電路 ::法’其’’第一層島塊係形成在該組載體元件的該 載體元件上,且其藉由一盲孔構成部份來分隔,而形 第二載體元件上的第二層島塊,可完整地被形成致 使八面向該第一層島塊。 17·如巾請專利範㈣9項所述之製作無核騎刷電路 其',該盲孔係藉由移除對應於盲孔構成部份 曰以曝露樹脂層’而後處理樹脂絕緣層以曝露接觸 盲孔島塊的表面的方式來形成。 ίο 15 20 18·、如_請專利範圍第9項所述之製作無核芯印刷電 之方法,更包括在該無核芯印刷電路板的單面或雙面 上 或多次的形成複數個外部電路層, 其中,該形成外部電路層的方式包括: 提供-傳輸電路用之第二載體元件,其包含―第二載 =、-形成在載體層上之第二阻障層、—包括或不包括 二f路圖案’其中複數個突塊不會形成在該第二 電路圖案的底部表面或侧邊表面,但僅形成在其上表面; 層疊-第二樹脂層在該無核芯印刷電路板的 側; 又 絕缝/第一載體凡件的該第二電路圖案面對該第二樹脂 、、曰而後A置該第—電路圖案至該第二樹脂絕緣層中; 移除該第二載體層以曝露該第二阻障層; 形成層間電連接用的—第二盲孔,轉露接觸該第二 盲孔的該第二島塊表面; 27
TW096150792A 2007-04-30 2007-12-28 Carrier member for transmitting circuits, coreless TWI352562B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042002A KR100905566B1 (ko) 2007-04-30 2007-04-30 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법

Publications (2)

Publication Number Publication Date
TW200843578A TW200843578A (en) 2008-11-01
TWI352562B true TWI352562B (en) 2011-11-11

Family

ID=39885649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150792A TWI352562B (en) 2007-04-30 2007-12-28 Carrier member for transmitting circuits, coreless

Country Status (4)

Country Link
US (2) US20080264684A1 (zh)
JP (3) JP4646968B2 (zh)
KR (1) KR100905566B1 (zh)
TW (1) TWI352562B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
KR101013992B1 (ko) 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
KR101095211B1 (ko) 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
US8872329B1 (en) * 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101119308B1 (ko) * 2009-02-03 2012-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
KR101136394B1 (ko) * 2009-11-11 2012-04-18 엘지이노텍 주식회사 인쇄회로기판의 제조방법
KR101158494B1 (ko) * 2009-11-25 2012-06-21 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101203965B1 (ko) 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101086828B1 (ko) 2009-11-30 2011-11-25 엘지이노텍 주식회사 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
US9496152B2 (en) * 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
JP5392167B2 (ja) * 2010-04-02 2014-01-22 富士通株式会社 電子部品とその製造方法
KR101179716B1 (ko) 2010-10-28 2012-09-04 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
KR101216864B1 (ko) 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
KR101231382B1 (ko) * 2011-08-03 2013-02-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
US20130118794A1 (en) * 2011-11-15 2013-05-16 Bo-Yu Tseng Package Substrate Structure
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US9768102B2 (en) 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
CN103717010A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种增强无核封装基板种子层附着力的处理方法
US8975665B2 (en) 2012-10-10 2015-03-10 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
KR20140060767A (ko) * 2012-11-12 2014-05-21 삼성전기주식회사 회로 기판 및 그 제조 방법
JP6291738B2 (ja) * 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
KR102107037B1 (ko) 2014-02-21 2020-05-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
JP6696996B2 (ja) * 2015-11-10 2020-05-20 株式会社村田製作所 樹脂多層基板およびその製造方法
JP2018171902A (ja) * 2017-03-31 2018-11-08 Jx金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2018171899A (ja) * 2017-03-31 2018-11-08 Jx金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6856444B2 (ja) 2017-05-12 2021-04-07 新光電気工業株式会社 配線基板、配線基板の製造方法
KR102321438B1 (ko) 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판
KR20190065748A (ko) * 2017-12-04 2019-06-12 삼성전기주식회사 인쇄회로기판
WO2019177319A1 (ko) * 2018-03-14 2019-09-19 주식회사 엘지화학 매립형 투명 전극 기판 및 이의 제조방법
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
US20240153859A1 (en) * 2021-03-22 2024-05-09 Panasonic Intellectual Property Management Co., Ltd. Wiring body, mounting substrate, method for manufacturing wiring body, and method for manufacturing mounting substrate
US11791320B2 (en) * 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
JPH03196597A (ja) * 1989-12-25 1991-08-28 Matsushita Electric Works Ltd 印刷配線板の製造方法
JPH06177277A (ja) * 1992-12-08 1994-06-24 Toppan Printing Co Ltd 半導体装置の製造方法
JPH06232516A (ja) * 1993-02-04 1994-08-19 Ngk Insulators Ltd セラミックス配線基板およびその製造方法
JPH1032371A (ja) * 1996-05-17 1998-02-03 Furukawa Electric Co Ltd:The 複合回路基板およびその製造方法
EP0976787A4 (en) * 1997-04-16 2000-05-24 Chisso Corp POLYOLEFIN RESIN COMPOSITION
JP3431556B2 (ja) * 1999-12-07 2003-07-28 松下電器産業株式会社 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
JP2001251060A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
JP2003158371A (ja) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2003273510A (ja) * 2002-03-12 2003-09-26 Hitachi Kokusai Electric Inc プリント基板の製造方法
JP4413522B2 (ja) * 2002-04-25 2010-02-10 パナソニック株式会社 配線転写シートとその製造方法、および配線基板とその製造方法
JP2004179540A (ja) * 2002-11-28 2004-06-24 Fujikura Ltd 無接着剤フレキシブル金属積層体の製造方法
JP2004256788A (ja) * 2002-11-29 2004-09-16 Sekisui Chem Co Ltd 加熱消滅性材料
JP4193479B2 (ja) * 2002-12-04 2008-12-10 ソニー株式会社 素子実装基板の製造方法
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Tdk株式会社 電子部品の製造方法
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP2004319976A (ja) * 2003-03-28 2004-11-11 Matsushita Electric Ind Co Ltd 転写シート及びそれを用いた配線基板とその製造方法
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP4488187B2 (ja) * 2003-06-27 2010-06-23 Tdk株式会社 ビアホールを有する基板の製造方法
EP1633175A4 (en) * 2003-09-29 2009-11-11 Ibiden Co Ltd INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Tdk株式会社 多層基板及びその製造方法
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法

Also Published As

Publication number Publication date
KR100905566B1 (ko) 2009-07-02
US20080264684A1 (en) 2008-10-30
US20120073865A1 (en) 2012-03-29
KR20080096985A (ko) 2008-11-04
JP4646968B2 (ja) 2011-03-09
JP2008277737A (ja) 2008-11-13
TW200843578A (en) 2008-11-01
JP2010263237A (ja) 2010-11-18
JP2013062546A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI352562B (en) Carrier member for transmitting circuits, coreless
EP0851724B1 (en) Printed circuit board and electric components
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
TW201125458A (en) Multilayer printed wiring board and method for manufacturing same
TW201242469A (en) Method of manufacturing multilayer wiring substrate
JP4848451B2 (ja) プリント基板の製造方法
TW201206293A (en) Multilayer wiring substrate, and method of manufacturing the same
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
TW201101955A (en) Multilayer printed wiring board
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
JP2007059822A (ja) ヒンジ基板及びその製造方法
JP2010258468A (ja) 半導体パッケージ基板の製造方法
TW201206294A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
TW201136466A (en) Multilayer wiring substrate
JP2009177153A (ja) 配線基板及びその製造方法
TW201225775A (en) Method of manufacturing multilayer wiring substrate
JP2004253761A (ja) 両面フレキシブルプリント回路基板の製造方法
TW201927102A (zh) 軟硬複合印刷電路板及其製造方法
JP2004079773A (ja) 多層プリント配線板及びその製造方法
JP4508140B2 (ja) 部品内蔵モジュール
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
BR112019023494A2 (pt) substrato de montagem de componente eletrônico e método de fabricação do mesmo
JP4160813B2 (ja) 多層回路基板の製造法
JPH1117300A (ja) 配線基板、回路部品実装体、電子部品パッケージ、配線基板の製造方法及び、電子部品のパッケージの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees