JP2004079773A - 多層プリント配線板及びその製造方法 - Google Patents

多層プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2004079773A
JP2004079773A JP2002237866A JP2002237866A JP2004079773A JP 2004079773 A JP2004079773 A JP 2004079773A JP 2002237866 A JP2002237866 A JP 2002237866A JP 2002237866 A JP2002237866 A JP 2002237866A JP 2004079773 A JP2004079773 A JP 2004079773A
Authority
JP
Japan
Prior art keywords
via hole
printed wiring
multilayer printed
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002237866A
Other languages
English (en)
Inventor
Masashi Miyazaki
宮崎 政志
Mitsuhiro Takayama
高山 光広
Tatsuro Saruwatari
猿渡 達郎
Narutoshi Murota
室田 考俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2002237866A priority Critical patent/JP2004079773A/ja
Priority to EP03788053A priority patent/EP1545176A4/en
Priority to PCT/JP2003/010049 priority patent/WO2004017689A1/ja
Priority to AU2003254848A priority patent/AU2003254848A1/en
Priority to US10/525,037 priority patent/US7278205B2/en
Priority to CN03823880.2A priority patent/CN1689382A/zh
Publication of JP2004079773A publication Critical patent/JP2004079773A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板を提供する。
【解決手段】多層プリント配線板は、複数の絶縁層からなる積層体を主構造体とし、前記絶縁層の各々に自層又は隣接層の導体回路間を電気的に接続するためのバイアホール(柱状導体31a)を具備し、前記バイアホールは、導電性を有する金属箔31をパターニングして形成される。バイアホールの高さH(バイアホール形成層の厚さ方向の寸法)は、もっぱら元の材料である金属箔31の厚みDによって決定されるため、導電性ペーストや電解めっきの充填を行うことなくバイアホールを形成でき、端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板を製造できる。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント配線板及びその製造方法に関し、詳しくは、インターステシャル・バイア・ホール(Interstitial Via Hole:以下「IVH」と略記する)構造を有する多層プリント配線板及びその製造方法に関する。
【0002】
【従来の技術】
“スルーホール構造”の多層プリント配線板、すなわち、銅張積層板とプリプレグとを交互に積み重ねて一体化した積層体の厚さ方向に形成された多数の孔(スルーホール)を介して、積層体の表面導体回路と裏面導体回路との間、及び/又は、それらの回路の一方又は双方と積層体内部の内層導体回路との間を電気的に接続する構造の多層プリント配線板の欠点は、スルーホールを形成するための領域を確保しなければならず、部品実装の高密度化を阻害する点にある。
【0003】
そこで、高密度化に適したIVH構造の多層プリント配線板、とりわけ、全層IVH構造の多層プリント配線板が注目されている。全層IVH構造の多層プリント配線板は、積層体を構成する各絶縁層ごとに、導体回路間を電気的に接続するためのバイアホールを設けている。つまり、このタイプの多層プリント配線板は、内層導体回路相互間あるいは内層導体回路と表面/裏面導体回路間が、配線板を貫通しないバイアホール(ベリードバイアホールまたはブラインドバイアホールともいう)によって電気的に接続されており、且つ、層間の電気的接続経路を柔軟にレイアウトできるようになっている。このため、IVH構造の多層プリント配線板は、スルーホールを形成するための領域を確保する必要がなく、また、層間の電気的接続経路を自由に設計できるので、部品の高密度実装に好適であり、電子機器の小型化や信号伝搬の高速化を容易に実現することができる。
【0004】
図10は、従来のIVH構造多層プリント配線板の製造工程図である(たとえば、特開2000−101248号公報または特開2000−183528号公報参照)。この工程では、(a)まず、アラミド不織布にエポキシ樹脂を含有させたプリプレグ1に所要数のバイアホール用孔1aを穿設し、各々のバイアホール用孔1aに導電性ペースト又は電解めっき2を充填する。(b)次に、プリプレグ1の両面に銅箔3、4を重ねて加熱プレスする。これにより、プリプレグ1のエポキシ樹脂と、バイアホール用孔1aに充填した導電性ペースト又は電解めっき2が接触し、全体が一体化されると共に、プリプレグ1の両面の銅箔3、4の間が導電性ペースト又は電解めっき2を介して電気的に接続される。(c)そして、銅箔3、4を所望形状にパターニングすることにより、両面の導電回路5、6(パターニング後の銅箔3、4)の間を電気的に接続するバイアホール7、8(硬化後の導電性ペースト又は電解めっき2)を有する硬質の両面基板9が得られる。
【0005】
このようにして作られた両面基板9をコア層として多層化する場合、たとえば、4層のプリント配線板とする場合は、(d)両面基板9の両面に、導電性ペースト又は電解めっき10を充填したプリプレグ11を位置合わせしながら順次に積層する。(e)そして、その積層体12と、上下に配設した銅箔13とを加熱プレスし、銅箔13を所望形状にパターニングして、4層基板14を得る。また、さらに多層化(6層、8層・・・・)する場合は、上記の工程を繰り返す。
【0006】
【発明が解決しようとする課題】
しかしながら、上記の従来技術のように、バイアホール用孔1aの充填材に導電性ペースト又は電解めっき2を使用した場合、各々のバイアホール用孔1aで、導電性ペースト又は電解めっき2の充填量にバラツキを生じることがある。このため、たとえば、図11(a)に示すように、充填量過多の場合は、プリプレグ15に形成されたバイアホール16の露出面に盛り上がり部17を生じたり、又は、同図(b)に示すように、充填量不足の場合は、バイアホール16の露出面に窪み部18を生じたりすることがあり、結局、隣接層を積層して加熱プレスした際に、その盛り上がり部17や窪み部18の影響で隣接層の厚み(絶縁膜厚)が不本意に変化するという問題点がある。もちろん、充填量を精密に制御すればこのような不都合を生じないが、充填量の精密制御は、一方で、製造工程における管理工数の増大を招き、製造コストのアップにつながるから、好ましい対策とはいえない。
【0007】
したがって、本発明の目的は、導電性ペーストや電解めっきの充填を行うことなくバイアホールを形成することができ、もって、端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、上記目的を達成するために、以下の特徴的事項を有する。すなわち、複数の絶縁層からなる積層体を主構造体とし、前記絶縁層の各々に自層又は隣接層の導体回路間を電気的に接続するためのバイアホールを具備するIVH構造の多層プリント配線板において、前記バイアホールは、導電性を有する金属箔をパターニングして形成されたものであることを特徴とするものである。
【0009】
ここで、「バイアホール」とは、IVH構造の多層プリント配線板の主構造体である積層体の各層に形成され、自層の表裏面の導体回路間、又は、隣接する一方の層の導体回路と他方の層の導体回路との間の電気的な接続を行うものである。一般にバイアホールは、絶縁層に形成された孔(ホール)の内部に電気的導電材料(導電ペーストや電解めっきなど)を“充填”し、それを“硬化”させることによって作られる電気的な導電経路のことと解されているが、この解釈は、本発明のバイアホールには当てはまらない。本発明のバイアホールは、導電性を有する金属箔をパターニングして形成されたものであり、“充填”や“硬化”の過程を必要としないからである。
【0010】
本発明では、導電性を有する金属箔をパターニングしてバイアホールを形成するので、バイアホールの高さ(バイアホール形成層の厚さ方向の寸法)は、もっぱら元の材料である金属箔の厚みによって決定される。したがって、導電性ペーストや電解めっきの充填を行うことなくバイアホールを形成することができ、端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板を製造することができる。
【0011】
又、本発明の好ましい態様は、前記絶縁層は樹脂材料で形成されており、且つ、前記バイアホールは少なくとも該樹脂材料に接する面が粗化処理されていることを特徴とするものである。
この態様では、バイアホールの樹脂材料に接する面が粗化処理(微細な凹凸を形成する処理)されているので、当該面の接触面積を拡大し、樹脂材料との接合を堅固なものにして、剥離等の不都合を回避し、信頼性の向上を図ることができる。
又、本発明の他の好ましい態様は、前記バイアホールは少なくとも隣接層の導体回路に接する面が低温拡散金属によって被膜処理されていることを特徴とするものである。
この態様では、バイアホールの所定面(隣接層の導体回路に接する面)が低温拡散金属によって被膜処理されているので、加熱プレスの際に当該面の軟化を促し、バイアホールと隣接層の導体回路との接合を堅固なものにして、剥離等の不都合を回避し、信頼性の向上を図ることができる。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1及び図2は、本発明の思想を適用して製作された多層プリント配線板の断面構造図及びその積層状態図である。図1において、多層プリント配線板20は、n層(特に限定しないが、便宜的にn=5とする)構造の積層体21(表層の導体層も含む)を主構造体としており、積層体21の各層は、両面に導電回路を有する両面基板22と、その両面基板22同士を接合するための接合基板23とからなっている。すなわち、図示の構造例においては、下位層から上位層に向かって、両面基板22、接合基板23、両面基板22、接合基板23、両面基板22の順に交互に積み重ね、加熱プレス処理を経て一体化した積層体21を得ている(図2参照)。
【0013】
以下、説明の都合上、最下位層の両面基板22を「第1両面基板22」と呼ぶことにし、同様に、その上の接合基板23を「第1接合基板23」、中間層の両面基板22を「第2両面基板22」、その上の接合基板23を「第2接合基板23」、最上位層の両面基板22を「第3両面基板22」と呼ぶことにする。
【0014】
第1〜第3両面基板22の表裏面には、所望形状にパターニングされた下面側導体回路24と上面側導体回路25がそれぞれ形成されている。なお、両面基板22と接合基板23とが接している場合、その接触面に位置する導体回路24、25は、隣接する接合基板23の内部に埋め込まれている。これは、接合基板23の主材料に、熱硬化型などの柔軟性を有する絶縁材料、たとえば、エポキシ系樹脂、シアネートエステル系樹脂、ポリフェニレンエーテル系樹脂、ベンゾシクロブテン系樹脂、ポリイミド系樹脂等が用いられているからであり、上記の順番に積み重ねた後、加熱プレスする際に接触面に位置する導体回路24、25が隣接する接合基板23の内部に入り込む(埋め込まれる)からである。さらに、接合基板23は、熱硬化型絶縁材料に限定されるものではなく、その接触面に位置する導体回路24、25が隣接する接合基板23の内部に埋め込まれれば、熱可塑型絶縁材料を用いることができる。
【0015】
第1〜第3両面基板22の内部と第1及び第2接合基板23の内部には、それぞれ所望数のバイアホール26が設けられている。各々のバイアホール26は、その層に隣接する一方の層の導体回路24、25と他方の層の導体回路24、25との間の電気的な接続を行うものである。たとえば、第2両面基板22の右端に形成されたバイアホール26(波線円形内を参照)は、その上位層に位置する第2接合基板23の下面側導体回路25の一つと、その下位層に位置する第1接合基板23の上面側導体回路24の一つとの間の電気的接続を担っている。
【0016】
ここで、一般に「バイアホール」とは、従来より、積層体の各層に形成された孔(ホール)の内部に、導電性ペーストや電解めっきを“充填”し、加熱処理等によって“硬化”させた電気的接続経路と解されているが、本実施の形態におけるバイアホール26は、以下の説明からも明らかになるように、“充填”や“硬化”の過程を必要としない点で、上記従来の解釈によるバイアホールと相違する。
【0017】
以下、この点を明確にすべく、さらに詳しく説明する。
<両面基板22の製造工程>
図3及び図4は、両面基板22(第1両面基板22〜第3両面基板22)の製造工程図である。
【0018】
図3(a)の工程:まず、剥離可能なシート状の支持体30を用意し、その支持体30の一面(図では上面)に、良導電性の金属箔(たとえば、銅箔)31を張り合わせる。支持体30には、たとえば、積水化学工業の回路形成転写シートを用いることができる。
【0019】
ここで、両面基板22に形成するバイアホール26の設計高をHとした場合、金属箔31の厚さDは、このHと相等しい値を持つ。すなわち、D=Hである。したがって、たとえば、H=18μmのバイアホールを作りたい場合は、D=18μmの金属箔31を支持体30に張り合わせればよい。
【0020】
図3(b)の工程:次に、金属箔31の全面を感光性レジスト32で被膜する。
図3(c)の工程:次に、バイアホールの形成パターンに従って露光・現像し、感光性レジスト32の余分な部分を取り除き、バイアホール形成用のエッチングレジスト32aを形成する。
【0021】
図3(d)、(e)の工程:次に、金属箔31を選択的にエッチング(エッチングレジスト32aによって保護されていない部分をエッチング)した後、不要になったエッチングレジスト32aを除去する。これにより、図3(e)に示すように、金属箔31が所望形状にパターニングされ、支持体30の上に複数の柱状の金属導体片(以下「柱状導体」という)31aが残される。これらの柱状導体31aは、元々は金属箔31から作られたものであるから、当然ながら電気的な良導電性を有し、且つ、金属箔31の厚さDと等しい高さHを有している。
【0022】
図4(a)、(b)の工程:次に、支持体30の一面(柱状導体31aを有する側の面)に、軟化状態のシート状絶縁樹脂(樹脂材料)33を加圧して張り合わせる。これにより、図4(b)に示すように、シート状絶縁樹脂33の内部に、支持体30の一面に形成された柱状導体31aが入り込み(埋め込まれ)、シート状絶縁樹脂33に柱状導体31aが“転写”された状態になる。
【0023】
図4(c)の工程:次に、上記の転写によって不要になった支持体30を剥離する。
図4(d)の工程:次に、シート状絶縁樹脂33の両面に、導体回路用金属箔34、35(好ましくは銅箔等の良導電性金属箔)を張り合わせ、加熱プレスして一体化する。
【0024】
図4(e)の工程:最後に、導体回路用金属箔34、35のそれぞれを、所定の導体回路パターンに従ってパターニングし、所望の上面側導体回路34aと下面側導体回路35aとを形成することにより、一つの両面基板22を得ることができる。
【0025】
そして、この両面基板22を、図1の第1両面基板22〜第3両面基板22に用いた場合は、上面側導体回路34aと下面側導体回路35aがそれぞれ、図1の第1両面基板22〜第3両面基板22の上面側導体回路25と下面側導体回路24になり、また、シート状絶縁樹脂33に転写された柱状導体31aが、図1の第1両面基板22〜第3両面基板22のバイアホール26になる。
【0026】
以上の説明からも明らかなように、本実施の形態における第1両面基板22〜第3両面基板22のバイアホール26は、シート状絶縁樹脂33に転写された柱状導体31aそのものであり、この柱状導体31aは、金属箔31からパターニングされたものであるから、電気的な良導電性を有し、且つ、柱状導体31aの高さHは金属箔31の厚さDと相等しい。
【0027】
したがって、本実施の形態のバイアホール26は、“充填”や“硬化”の工程を必要としないから、たとえば、充填量の過不足に伴うバイアホールの高さ不揃い等の不良形状がなく、従来技術のバイアホール(図11のバイアホール16参照)の欠点を解消できるという格別な効果を有している。
【0028】
なお、この製造工程では、図4(d)の工程段階で、シート状絶縁樹脂33の両面にそれぞれ導体回路用金属箔34、35を張り合わせているが、これに限定されない。たとえば、図4(a)〜(d)の工程を次のように変形してもよい。
【0029】
図5は、図4(a)〜(d)の工程に置き換わる両面基板22(第1両面基板22〜第3両面基板22)の製造工程図である。
図5(a)、(b)の工程:まず、支持体30の一面(柱状導体31aを有する側の面)に樹脂付金属箔36(あらかじめ導体回路用金属箔34を張り付けた軟化状態のシート状絶縁樹脂33)の樹脂面側を加圧して張り合わせる。これにより、図5(b)に示すように、シート状絶縁樹脂33の内部に、支持体30の一面に形成された柱状導体31aが入り込み(埋め込まれ)、シート状絶縁樹脂33に柱状導体31aが“転写”された状態になる。
【0030】
図5(c)の工程:次に、上記の転写によって不要になった支持体30を剥離した後、シート状絶縁樹脂33の下面に導体回路用金属箔35を張り合わせ、加熱プレスして一体化する。
【0031】
このようにしても、シート状絶縁樹脂33の両面に導体回路用金属箔34、35を張り付けた構造の両面基板22を得ることができる。
【0032】
<接合基板23の製造工程>
次に、接合基板23の製造工程について説明する。この製造工程も基本的には両面基板22と同様であり、そのポイントとするところは、やはり“充填”や“硬化”の過程を必要とせずにバイアホールを作ることができる点にある。
【0033】
図6は、接合基板23(第1接合基板23、第2接合基板23)の製造工程図である。
図6(a)の工程:まず、前記の支持体30と同様の剥離可能なシート状の支持体60を用意し、その支持体60の一面(図では上面)に、良導電性の金属箔(たとえば、銅箔)61を張り合わせる。両面基板22の時と同様に、接合基板23に形成するバイアホール26の設計高をHとした場合、金属箔61の厚さDは、このHと相等しい値を持つ。すなわち、D=Hである。したがって、たとえば、H=18μmのバイアホールを作りたい場合は、D=18μmの金属箔61を支持体60に張り合わせればよい。
【0034】
図6(b)の工程:次に、金属箔61の表面にバイアホール形成用のエッチングレジスト62を形成する。
【0035】
図6(c)、(d)の工程:次に、金属箔61を選択的にエッチング(エッチングレジスト62によって保護されていない部分をエッチング)した後、不要になったエッチングレジスト62を除去する。これにより、図6(d)に示すように、金属箔61の一部がパターニングされ、支持体60の上に、複数の柱状の金属導体片(以下「柱状導体」という)61aが残される。これらの柱状導体61aは、元々は金属箔61から作られたものであるから、当然ながら電気的な良導電性を有し、且つ、金属箔61の厚さDと等しい高さHを有している。
【0036】
図6(e)、(f)の工程:次に、支持体60の一面(柱状導体61aを有する側の面)に、軟化状態のシート状絶縁樹脂(樹脂材料)63を加圧して張り合わせる。これにより、図6(f)に示すように、シート状絶縁樹脂63の内部に、支持体60の一面に形成された柱状導体61aが入り込み(埋め込まれ)、シート状絶縁樹脂63に柱状導体61aが“転写”された状態になる。
図6(g)の工程:最後に、上記の転写によって不要になった支持体60を剥離して、一つの接合基板23を得る。
【0037】
そして、この接合基板23を、図1の第1接合基板23や第2接合基板23に用いた場合は、シート状絶縁樹脂63に転写された柱状導体61aが、図1の第1接合基板23や第2接合基板23のそれぞれのバイアホール26になる。
【0038】
以上の説明からも明らかなように、本実施の形態における第1接合基板23や第2接合基板23のバイアホール26も、シート状絶縁樹脂63に転写された柱状導体61aそのものであり、この柱状導体61aは、金属箔61からパターニングされたものであるから、電気的な良導電性を有し、且つ、柱状導体61aの高さHは、金属箔61の厚さDと相等しい。
【0039】
したがって、第1接合基板23や第2接合基板23のバイアホール26も、 “充填”や“硬化”の工程を必要としないから、たとえば、充填量の過不足に伴うバイアホールの高さ不揃い等の不良形状がなく、従来技術のバイアホール(図11のバイアホール16参照)の欠点を解消できるという格別な効果を有している。
【0040】
本発明は、以上の実施の形態に限定されない。発明の思想の範囲において、様々な変形態様を含むことはもちろんである。
図7は、その変形態様の一例を示す要部工程図である。(a)は図6(a)のA部拡大図、(b)は図6(d)のB部拡大図、(c)は図6(e)のC部拡大図である。(a)において、この変形態様では、支持体60の一面に良導電性の金属箔61を張り合わせる際に、支持体60と金属箔61の間に、低温拡散金属(たとえば、錫など)からなる中間層64を介在させる。そして、(b)に示すように、金属箔61を選択的にエッチング(図6(c)の工程)して柱状導体61aを形成する際に、この中間層64も同時にエッチングして、柱状導体61aの底面を被膜する底面被膜部64aを形成する。次に、柱状導体61aの非被膜面(側面と上面)を、中間層64と同一の金属材料(錫などの低温拡散金属)65で被膜する。そして、(c)に示すように、シート状絶縁樹脂63に柱状導体61aを“転写”する(図6(e)の工程)ことにより、周囲を低温拡散金属(64a、65)で覆った柱状導体61aをシート状絶縁樹脂63に埋め込むことができる。
【0041】
このようにすると、バイアホール26として機能する柱状導体61aの少なくとも両端面(接合基板23の表裏側の面)が低温拡散金属(64a、65)で被膜されるので、その接合基板23に隣接する両面基板22の導体回路(下面側導体回路24や上面側導体回路25)と、接合基板23のバイアホール26との接合性を高めることができるというメリットが得られる。
【0042】
図8は、その変形態様の他の一例を示す要部工程図であり、(a)は図6(d)のB部拡大図、(b)は図6(e)のC部拡大図である。(a)において、この変形態様では、金属箔61を選択的にエッチング(図6(c)の工程)して柱状導体61aを形成した後、この柱状導体61aの表面(図では上面と側面であるが、少なくとも側面)に微細な凹凸61bを形成するという“粗化処理”を施すことをポイントとする。
【0043】
これによれば、(b)に示すように、柱状導体61aをシート状絶縁樹脂63に埋め込んだ際に、柱状導体61aの側面の凹凸61bを介してシート状絶縁樹脂63と柱状導体61aが接触する(図中の符号Dで示す部分を参照)から、その凹凸61bによって両者の実質的な接触面積を拡大し、シート状絶縁樹脂63と柱状導体61aとの接合強度を堅固なものとして、剥離等の不都合を回避し、信頼性の向上を図ることができる。
【0044】
なお、図9は、粗化処理を施す前(a)と粗化処理を施した後(b)を比較するための柱状導体61aの表面写真を示す図である。これらの写真は、SEM(走査型電子顕微鏡)によって撮影したものである。撮影条件はいずれも、15KV(印加電圧)、×5000(倍率)である。両者を見比べると、(a)は、ほぼ無視できる程度の微小で滑らかなうねりしか観察されないのに対して、(b)では、ほぼ等間隔で繰り返される微細な凹凸で表面が埋め尽くされており、明らかに(b)の方に表面粗化の痕跡が認められる。
【0045】
なお、この変形態様では、接合基板23の柱状導体61aを粗化処理する例を説明したが、これに限定されない。両面基板22の柱状導体31aを粗化処理してもよい。さらに、他の変形態様としては、支持体60の一面に良導電性の金属箔61を張り合わせる際に、支持体60と金属箔61の間に、低温拡散金属(たとえば、錫など)からなる中間層64を介在させる。そして、(b)に示すように、金属箔61を選択的にエッチング(図6(c)の工程)して柱状導体61aを形成する際に、この中間層64も同時にエッチングして、柱状導体61aの底面を被膜する底面被膜部64aを形成する。そして、柱状導体61aを形成した後、この柱状導体61aの表面に微細な凹凸61bを形成するという“粗化処理”を施す。次に、柱状導体61aの非被膜面(側面と上面)を、中間層64と同一の金属材料(錫などの低温拡散金属)65で被膜する。そして、(c)に示すように、シート状絶縁樹脂63に柱状導体61aを“転写”する(図6(e)の工程)ことにより、周囲を低温拡散金属(64a、65)で覆った柱状導体61aをシート状絶縁樹脂63に埋め込むことができる。
【0046】
また、他の変形態様としては、たとえば、必要に応じ、図4(d)におけるシード層の形成前に過マンガン酸またはレーザによる柱状導体31aの表裏面のクリーニングを行ってもよく、あるいは、接合基板23を製作する際、柱状導体61aをシート状絶縁樹脂63に転写した後に柱状導体61aの表面をレーザ等によりクリーニングしてもよい。
【0047】
【発明の効果】
本発明によれば、導電性を有する金属箔をパターニングしてバイアホールを形成するので、バイアホールの高さ(バイアホール形成層の厚さ方向の寸法)は、もっぱら元の材料である金属箔の厚みによって決定される。したがって、導電性ペーストや電解めっきの充填を行うことなくバイアホールを形成することができ、端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板を製造することができる。
又、本発明の好ましい態様によれば、バイアホールの樹脂材料に接する面が粗化処理(微細な凹凸を形成する処理)されているので、当該面の接触面積を拡大し、樹脂材料との接合を堅固なものにして、剥離等の不都合を回避し、信頼性の向上を図ることができる。
又、本発明の他の好ましい態様によれば、バイアホールの所定面(隣接層の導体回路に接する面)が低温拡散金属によって被膜処理されているので、加熱プレスの際に当該面の軟化を促し、バイアホールと隣接層の導体回路との接合を堅固なものにして、剥離等の不都合を回避し、信頼性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の思想を適用して製作した多層プリント配線板の断面構造図である。
【図2】本発明の思想を適用して製作した多層プリント配線板の積層状態図である。
【図3】両面基板22(第1両面基板22〜第3両面基板22)の製造工程図(その1)である。
【図4】両面基板22(第1両面基板22〜第3両面基板22)の製造工程図(その2)である。
【図5】図4(a)〜(d)の工程に置き換わる両面基板22(第1両面基板22〜第3両面基板22)の製造工程図である。
【図6】接合基板23(第1接合基板23、第2接合基板23)の製造工程図である。
【図7】本発明の思想を適用して製作した多層プリント配線板の変形態様の一例を示す要部工程図である。
【図8】本発明の思想を適用して製作した多層プリント配線板の変形態様の他の一例を示す要部工程図である。
【図9】粗化処理を施す前(a)と粗化処理を施した後(b)を比較するための柱状導体61aの表面写真を示す図である。
【図10】従来のIVH構造多層プリント配線板の製造工程図である。
【図11】従来技術の問題点を示す図である。
【符号の説明】
20 多層プリント配線板
21 積層体
22 両面基板(絶縁層)
23 接合基板(絶縁層)
24 下面側導体回路(導体回路)
25 上面側導体回路(導体回路)
26 バイアホール
30 支持体
31 金属箔
31a 柱状導体(金属導体片)
33 シート状絶縁樹脂(樹脂材料)
60 支持体
61 金属箔
61a 柱状導体(金属導体片)
63 シート状絶縁樹脂(樹脂材料)
64b 底面被膜部(低温拡散金属)
65 金属材料(低温拡散金属)

Claims (6)

  1. 複数の絶縁層からなる積層体を主構造体とし、前記絶縁層の各々に自層又は隣接層の導体回路間を電気的に接続するためのバイアホールを具備するIVH構造の多層プリント配線板において、
    前記バイアホールは、導電性を有する金属箔をパターニングして形成されたものであることを特徴とする多層プリント配線板。
  2. 前記絶縁層は樹脂材料で形成されており、且つ、前記バイアホールは少なくとも該樹脂材料に接する面が粗化処理されていることを特徴とする請求項1記載の多層プリント配線板。
  3. 前記バイアホールは少なくとも隣接層の導体回路に接する面が低温拡散金属によって被膜処理されていることを特徴とする請求項1記載の多層プリント配線板。
  4. IVH構造の多層プリント配線板を構成する積層体の各層を製造する際に、
    導電性を有する金属箔をシート状の支持体の片面に剥離可能に張り付けて支持させる第1工程と、
    前記第1工程後にその金属箔をパターニングしてバイアホール用の金属導体片を形成する第2工程と、
    前記第2工程後に前記金属導体片をシート状の絶縁樹脂に転写する第3工程と、
    前記第3工程後に前記支持体を剥離する第4工程と
    を行うことを特徴とする多層プリント配線板の製造方法。
  5. 前記金属導体片の少なくとも前記絶縁樹脂に接する面を粗化処理する第5の工程を含むことを特徴とする請求項4記載の多層プリント配線板の製造方法。
  6. 前記金属導体片を低温拡散金属によって被膜処理する第6の工程を含むことを特徴とする請求項4記載の多層プリント配線板の製造方法。
JP2002237866A 2002-08-19 2002-08-19 多層プリント配線板及びその製造方法 Pending JP2004079773A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002237866A JP2004079773A (ja) 2002-08-19 2002-08-19 多層プリント配線板及びその製造方法
EP03788053A EP1545176A4 (en) 2002-08-19 2003-08-07 MULTILAYER PCB AND MANUFACTURING METHOD THEREFOR
PCT/JP2003/010049 WO2004017689A1 (ja) 2002-08-19 2003-08-07 多層プリント配線板及びその製造方法
AU2003254848A AU2003254848A1 (en) 2002-08-19 2003-08-07 Multilayer printed wiring board and production method therefor
US10/525,037 US7278205B2 (en) 2002-08-19 2003-08-07 Multilayer printed wiring board and production method therefor
CN03823880.2A CN1689382A (zh) 2002-08-19 2003-08-07 多层印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002237866A JP2004079773A (ja) 2002-08-19 2002-08-19 多層プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004079773A true JP2004079773A (ja) 2004-03-11

Family

ID=31884446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002237866A Pending JP2004079773A (ja) 2002-08-19 2002-08-19 多層プリント配線板及びその製造方法

Country Status (6)

Country Link
US (1) US7278205B2 (ja)
EP (1) EP1545176A4 (ja)
JP (1) JP2004079773A (ja)
CN (1) CN1689382A (ja)
AU (1) AU2003254848A1 (ja)
WO (1) WO2004017689A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124197A1 (en) * 2003-12-04 2005-06-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20160343593A1 (en) * 2006-05-10 2016-11-24 Amkor Technology, Inc. Semiconductor package including premold and method of manufacturing the same
CN101472404B (zh) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
KR101473267B1 (ko) * 2009-04-02 2014-12-16 가부시키가이샤 무라타 세이사쿠쇼 회로 기판
US8161637B2 (en) 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
CN103068172B (zh) * 2012-12-26 2015-04-22 华映视讯(吴江)有限公司 本压印刷线路板支撑装置
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
JP6450620B2 (ja) * 2015-03-26 2019-01-09 東京応化工業株式会社 基板剥離装置および基板剥離方法
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
US11384262B2 (en) 2017-09-29 2022-07-12 Printpack Illinois, Inc. Packaging material with matte and glossy appearance, and cold seal adhesive
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405227A (en) * 1966-09-16 1968-10-08 Control Data Corp Multilayer universal printed circuit board
US3488429A (en) * 1969-02-24 1970-01-06 Gerald Boucher Multilayer printed circuits
JPH04112596A (ja) * 1990-08-31 1992-04-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JPH07106761A (ja) * 1993-10-08 1995-04-21 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JPH07142863A (ja) * 1993-11-12 1995-06-02 Matsushita Electric Ind Co Ltd 多層プリント配線板及びその製造方法
JP3474913B2 (ja) * 1994-03-14 2003-12-08 株式会社東芝 プリント配線板の製造方法
JP3513827B2 (ja) * 1996-07-01 2004-03-31 日立化成工業株式会社 多層プリント配線板用塑性流動シート及びそれを用いた多層プリント配線板の製造方法
JPH1187923A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd 多層配線板の製造法
JPH1187921A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd 多層配線板の製造法
JPH1187922A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd 多層配線板の製造法
JP3988227B2 (ja) * 1997-12-01 2007-10-10 日立化成工業株式会社 半導体チップ搭載用基板の製造法および半導体装置
JPH11204943A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 電子回路基板およびその製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2001326459A (ja) 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
JP3981227B2 (ja) 1999-12-28 2007-09-26 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 多層配線基板とその製造方法
JP2001111189A (ja) 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP3636290B2 (ja) 2000-03-27 2005-04-06 株式会社東芝 プリント配線基板、及びその製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP2002050870A (ja) * 2000-08-01 2002-02-15 Hitachi Chem Co Ltd 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法
JP3769587B2 (ja) 2000-11-01 2006-04-26 株式会社ノース 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置
JP2002190672A (ja) * 2000-12-19 2002-07-05 Hitachi Metals Ltd ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法

Also Published As

Publication number Publication date
AU2003254848A1 (en) 2004-03-03
EP1545176A4 (en) 2009-03-04
US7278205B2 (en) 2007-10-09
CN1689382A (zh) 2005-10-26
WO2004017689A1 (ja) 2004-02-26
EP1545176A1 (en) 2005-06-22
US20060016620A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2004079773A (ja) 多層プリント配線板及びその製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP2004228165A (ja) 多層配線板およびその製造方法
JP2000058986A (ja) 配線基板およびその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JP3155565B2 (ja) プリント配線板の製造方法
JP2001237550A (ja) 多層プリント配線板およびその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP5483921B2 (ja) プリント基板の製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2004214393A (ja) 多層配線基板の製造方法
JP3895017B2 (ja) プリント配線板の製造における埋込型表面バイアホールの形成方法
JP3049972B2 (ja) 多層配線板
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP3829660B2 (ja) プリント基板の実装構造およびプリント基板実装構造の製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2002141637A (ja) プリント配線板及びその製造方法
JP3943055B2 (ja) 多層型配線板の製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080417