JP5392167B2 - 電子部品とその製造方法 - Google Patents
電子部品とその製造方法 Download PDFInfo
- Publication number
- JP5392167B2 JP5392167B2 JP2010086484A JP2010086484A JP5392167B2 JP 5392167 B2 JP5392167 B2 JP 5392167B2 JP 2010086484 A JP2010086484 A JP 2010086484A JP 2010086484 A JP2010086484 A JP 2010086484A JP 5392167 B2 JP5392167 B2 JP 5392167B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resin layer
- pattern
- conductor pattern
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
図1〜図10は、本実施形態に係る電子部品の製造途中の断面図である。
第1実施形態では、図7(b)に示したように、各電極4a、26を接続する前に、予め回路基板30に熱硬化性樹脂32を塗布した。
本実施形態では、第1実施形態で説明したマスター型1(図1(a)参照)の製造方法について説明する。
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
前記第2の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする付記1に記載の電子部品の製造方法。
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第1の導体パターンとの間に低融点金属が介在した状態で、前記熱硬化性樹脂に前記第1の導体パターンを埋め込む工程と、
前記低融点金属を加熱して溶融することにより、該低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする付記2に記載の電子部品の製造方法。
低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続する工程と、
前記電極と前記第1の導体パターンとを接続した後、該第1の導体パターンと前記回路基板との間の隙間に樹脂を充填する工程とを有することを特徴とする付記2に記載の電子部品の製造方法。
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする付記1に記載の電子部品の製造方法。
前記第2の導体パターンは、前記接地層と協働してマイクロスリップラインとして機能することを特徴とする付記1に記載の電子部品の製造方法。
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第1の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンと、
を有することを特徴とする電子部品。
前記第2の導体パターンと電気的に接続された半導体素子とを更に有することを特徴とする付記9に記載の電子部品。
Claims (5)
- 導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。 - 回路基板の電極に前記第1の導体パターンを電気的に接続する工程を更に有し、
前記第2の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする請求項1に記載の電子部品の製造方法。 - 前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第1の導体パターンとの間にはんだ及び錫のいずれかが介在した状態で、前記熱硬化性樹脂に前記第1の導体パターンを埋め込む工程と、
前記はんだ及び錫のいずれかを加熱して溶融することにより、該はんだ及び錫のいずれかを介して前記電極と前記第1の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする請求項2に記載の電子部品の製造方法。 - 前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする請求項1に記載の電子部品の製造方法。 - 樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第1の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンと、
を有することを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086484A JP5392167B2 (ja) | 2010-04-02 | 2010-04-02 | 電子部品とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086484A JP5392167B2 (ja) | 2010-04-02 | 2010-04-02 | 電子部品とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011222566A JP2011222566A (ja) | 2011-11-04 |
JP5392167B2 true JP5392167B2 (ja) | 2014-01-22 |
Family
ID=45039202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010086484A Expired - Fee Related JP5392167B2 (ja) | 2010-04-02 | 2010-04-02 | 電子部品とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5392167B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047898A (ja) * | 2002-07-15 | 2004-02-12 | Sumitomo Bakelite Co Ltd | プリント配線板の製造方法及び多層プリント配線板の製造方法 |
JP3915765B2 (ja) * | 2003-10-03 | 2007-05-16 | 松下電器産業株式会社 | 接合方法 |
KR100811768B1 (ko) * | 2007-04-23 | 2008-03-07 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR100905566B1 (ko) * | 2007-04-30 | 2009-07-02 | 삼성전기주식회사 | 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법 |
-
2010
- 2010-04-02 JP JP2010086484A patent/JP5392167B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011222566A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981712B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5310743B2 (ja) | 電子部品の製造方法 | |
JP5025644B2 (ja) | 回路基板構造および回路基板構造の製造方法 | |
JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
US9698094B2 (en) | Wiring board and electronic component device | |
JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
CN107770947A (zh) | 印刷布线板和印刷布线板的制造方法 | |
TW201347627A (zh) | 具有內建加強層之凹穴基板及其製造方法 | |
JP2008300819A (ja) | プリント基板およびその製造方法 | |
JP5225451B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5372112B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5392167B2 (ja) | 電子部品とその製造方法 | |
JP2012104521A (ja) | 回路基板の製造方法 | |
JP2017063102A (ja) | プリント配線板およびその製造方法 | |
JP2010278379A (ja) | 配線基板およびその製造方法 | |
JP4837696B2 (ja) | 配線基板の製造方法及び半導体装置の製造方法 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
JP3891766B2 (ja) | 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板 | |
JP2017011251A (ja) | 配線基板およびその製造方法 | |
JP2006173234A (ja) | 半導体装置およびその製造方法 | |
CN110349934A (zh) | 线路板、封装结构及其制造方法 | |
TWI420996B (zh) | 印刷電路板及其製造方法 | |
JP2017069445A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |