TWI531286B - 多層電路板及其製作方法 - Google Patents

多層電路板及其製作方法 Download PDF

Info

Publication number
TWI531286B
TWI531286B TW102129413A TW102129413A TWI531286B TW I531286 B TWI531286 B TW I531286B TW 102129413 A TW102129413 A TW 102129413A TW 102129413 A TW102129413 A TW 102129413A TW I531286 B TWI531286 B TW I531286B
Authority
TW
Taiwan
Prior art keywords
conductive
copper foil
substrates
layer
circuit board
Prior art date
Application number
TW102129413A
Other languages
English (en)
Other versions
TW201515537A (zh
Inventor
覃海波
鄭兆孟
徐茂峰
黃黎明
Original Assignee
臻鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 臻鼎科技股份有限公司 filed Critical 臻鼎科技股份有限公司
Publication of TW201515537A publication Critical patent/TW201515537A/zh
Application granted granted Critical
Publication of TWI531286B publication Critical patent/TWI531286B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層電路板及其製作方法
本發明涉及電路板製作技術,尤其涉及一種電路板及其製作方法。
隨著電子產品往小型化、高速化方向的發展,電路板也從單面電路板、雙面電路板往多層電路板方向發展。多層電路板是指具有多層導電線路的電路板,其具有較多的佈線面積、較高互連密度,因而得到廣泛的應用,參見文獻Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res,Lab.,High density multilayer printed circuit board for HITAC M-880,IEEE Trans.on Components,Packaging,and Manufacturing Technology,1992,15(4):418-425。
具有細化導電線路的印刷電路板製作通常採用如下方法:提供絕緣基板;在絕緣基板的表面形成導電層;在導電層的表面形成光致抗蝕劑層;對所述光致抗蝕劑層進行曝光及顯影;對所述導電層進行蝕刻,得到導電線路;以及將所述光致抗蝕劑層去除。在上述的製作方法中,需要採用光致抗蝕劑及整片的導電層,並且,在曝光、顯影及蝕刻等處理過程中,需要對應的化學試劑及需要大量的水資源以進行清洗。從而,現有技術中的製作方法對環 境具有較嚴重的污染,並且,電路板的生產成本較高。
因此,有必要提供一種能夠減少對環境產生污染的電路板製作方法及制得的電路板。
一種電路板的製作方法,包括步驟:提供導電性高分子單體及可溶性金屬鹽溶液;將所述導電性高分子單體及可溶性金屬鹽溶液均勻混合得到前驅體;提供基板;將所述前驅體塗布於在基板的表面形成導電線路圖案;採用紫外光照射所述導電線路圖案以使其硬化,使得所述導電性高分子單體聚合得到導電性高分子,所述金屬鹽的金屬離子被還原為金屬單質,得到導電線路薄膜;以及在所述導電線路薄膜表面形成電鍍金屬層,所述電鍍金屬層與導電線路薄膜通過構成導電線路。
本技術方案提供的電路板及其製作方法,將導電性高分子的單體及包括金屬離子的前驅物塗布基板的表面,並採用紫外光照射後硬化成為導電線路薄膜。所述導電線路薄膜包括導電性高分子材料及金屬單質,具有良好的導電性,能夠作為後續直接在其表面形成電鍍金屬層。因此,本技術方案提供的電路板的製作方法,在製作導電線路時,不需要進行曝光、顯影及蝕刻等處理,從而避免使用大量的化學試劑及需要大量的水資源。從而,本技術方案提供的電路板製作方法能夠減少對環境產生的污染,並降低電路板的生產成本。進一步地,本技術方案中導電線路薄膜形成僅需採用紫外光照射,而不需要高溫烘烤處理,從而可以避免高溫烘烤時造成基板中的絕緣層的損壞。
110‧‧‧絕緣基材
120‧‧‧保護層
111‧‧‧通孔
130‧‧‧導電膏
140‧‧‧導電性高分子膜層
131‧‧‧第一端面
132‧‧‧第二端面
10‧‧‧第一基板
11‧‧‧第一表面
12‧‧‧第二表面
151‧‧‧第一銅箔
152‧‧‧第二銅箔
161‧‧‧第一導電線路層
162‧‧‧第二導電線路層
20‧‧‧第二基板
171‧‧‧第三銅箔
172‧‧‧第四銅箔
30‧‧‧多層基板
181‧‧‧第三導電線路層
182‧‧‧第四導電線路層
100‧‧‧多層電路板
191‧‧‧第一防焊層
1911‧‧‧第一開口
192‧‧‧第二防焊層
1921‧‧‧第二開口
1811‧‧‧第一電性連接墊
1821‧‧‧第二電性連接墊
圖1是本技術方案實施例提供的絕緣基材並在絕緣基材的相對兩個表面形成保護層後的剖面示意圖。
圖2是圖1的絕緣基材及保護層內形成通孔後的剖面示意圖。
圖3是圖2的導電孔內形成導電膏後的剖面示意圖。
圖4是圖3的導電膏的相對兩個端面形成導電性高分子膜層後的剖面示意圖。
圖5是圖4的保護膜被去除得到第一基板後的剖面示意圖。
圖6是圖5的第一基板的相對兩個表面壓合第一銅箔和第二銅箔後的剖面示意圖。
圖7是圖6的第一銅箔製作形成第一導電線路層,並將第二銅箔製作形成第二導電線路層後得到第二基板的剖面示意圖。
圖8是壓合第三銅箔、第一基板、第二基板及第四銅箔得到多層基板的剖面示意圖。
圖9是本技術方案製作的多層電路板的剖面示意圖。
圖10是圖9的多層電路板的相對兩側形成防焊層後的剖面示意圖。
下面將結合附圖及實施例對本技術方案提供的電路板及其製作方法作進一步的詳細說明。
本技術方案實施例提供的多層電路板的製作方法包括以下步驟:
第一步,請參閱圖1,提供多個絕緣基材110,並在每個絕緣基材 110的相對兩個表面形成保護層120。
所述絕緣基材110可以為環氧樹脂玻纖布層壓板。所述保護層可以為可剝離的對苯二甲酸乙二酯(PET)膜,也可以為其他可剝離膜。
第二步,請參閱圖2,在每個絕緣基材110內形成多個通孔111。
所述多個通孔111可以採用鐳射燒蝕形成,多個通孔111的分佈方式可以根據欲製作的電路板的設計進行設定。本實施例中,通孔111也貫穿絕緣基材110相對兩側的保護層120。
第三步,請參閱圖3,在每個絕緣基材110的通孔111內填充導電膏130。
所述導電膏130可以為導電銅膏。所述導電膏130完全填充所述通孔111。所述導電膏130可以通過塞孔的方式形成於每個通孔111內。每個通孔111內的導電膏130具有相對的第一端面131和第二端面132。
第四步,請參閱圖4,在每個通孔111內的導電膏130的第一端面131和第二端面132分別形成導電性高分子膜層140。
所述導電性高分子膜層140可以通過印刷的方式形成於每個通孔111內的導電膏130的第一端面131和第二端面132。所述導電性高分子膜層140可以通過印刷包括導電性高分子的油墨或者導電性高分子的溶液形成。所述導電性高分子可以為聚苯胺、聚吡咯或聚噻吩。或者為苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。如聚乙撐二氧噻吩或者聚2,5-二甲氧苯胺等。
第五步,請參閱圖5,去除每個絕緣基材110兩相對表面的保護層120,得到第一基板10。
本實施例中,以製作四層電路板為例來進行說明多層電路板的製作方法,所以,本技術方案僅需製作三個第一基板10。當製作更多層的電路板時,可以根據需要製作更多層的第一基板10。第一基板10具有相對的第一表面11和第二表面12。
第六步,請參閱圖6,在其中一個第一基板10的第一表面11壓合第一銅箔151,在第二表面12壓合第二銅箔152。
本實施例中,採用熱壓合的方式將第一銅箔151和第二銅箔152壓合於第一基板10。在壓合過程中,導電膏130和絕緣基材110軟化,從而使得凸出於絕緣基材110的導電性高分子膜層140和導電膏130均埋入於通孔111內。導電性高分子膜層140的一表面與導電膏130相接觸,另一相對表面與銅箔相接觸。由於導電膏130為金屬粉末與有機載體調整而形成的膏體,導電性高分子膜層140也為有機材料,因此導電性高分子膜層140與導電膏130之間的結合力較強。由於導電性高分子膜層140中的導電性高分子中含有-NH2端基或者-SH端基,由於範德華力的作用,導電性高分子膜層140內的-NH2端基或者-SH端基對銅箔內的銅具有較強的吸附力,從而使得導電性高分子膜層140與導電膏130之間的結合力增強。
第七步,請參閱圖7,將所述第一銅箔151製作形成第一導電線路層161,將第二銅箔152製作形成第二導電線路層162,得到第二基板20。
本實施例中,可以通過影像轉移工藝及蝕刻工藝,選擇性去除部分第一銅箔151,得到第一導電線路層161,選擇性去除部分第二銅箔152,得到第二導電線路層162,從而得到第二基板20。
第八步,請參閱圖8,提供第三銅箔171和口第四銅箔172,並將兩個第一基板10和一個第二基板20設置於第三銅箔171和第四銅箔172之間,第二基板20位於兩個第一基板10之間,並壓合兩個第一基板10、一個第二基板20、第三銅箔171和第四銅箔172,得到多層基板30。
由於第一基板10的導電膏130的兩端也形成有導電性高分子膜層140,這樣,第一基板10的導電性高分子膜層140與導電膏130及第三銅箔171或者第四銅箔172之間的結合力也較強。
第九步,請參閱圖9,將第三銅箔171製作形成第三導電線路層181,將第四銅箔172製作形成第四導電線路層182,從而得到多層電路板100。
本實施例中,可以通過影像轉移工藝及蝕刻工藝,選擇性去除部分第三銅箔171,得到第三導電線路層181,選擇性去除部分第四銅箔172,得到第四導電線路層182。
請參閱圖10,本技術方案提供的多層電路板的製作方法,還可以包括形成防焊層的步驟。即在第三導電線路層181的表面及從第三導電線路層181露出的絕緣基材110的表面形成第一防焊層191,所述第一防焊層191內形成有多個第一開口1911,部分第三導電線路層181從所述第一開口1911露出,形成第一電性連接墊1811。在第四導電線路層182的表面及從第四導電線路層182露出 的絕緣基材110的表面形成第二防焊層192,所述第二防焊層192內形成有多個第二開口1921,部分第四導電線路層182從所述第二開口1921露出,形成第二電性連接墊1821。
可以理解的是,本技術方案提供的多層電路板製作方法用於製作更多層的電路板時,可以提供更多個的絕緣基材110,從而製作得到更多的第一基板10和第二基板20,通過堆疊第一基板10和第二基板20,使得相鄰的絕緣基材之間僅有一個導電線路層,經過壓合和外層導電線路的製作,即可得到更多層的電路板。
當製作2N層電路板時,N為大於或者等於2的自然數,可以製作出N個第一基板10及N-1個第二基板20,在壓合時,將N個第一基板10及N-1個第二基板20設置於兩個銅箔之間,相鄰的兩個第一基板10之間設置一個第二基板20,並且每個所述銅箔與第一基板10相鄰,經過壓合之後,再將位於外側的兩個銅箔製作形成導電線路,即可得到2N層電路板。
當製作2N+1層電路板時,N為大於或者等於2的自然數可以製作出N個第一基板10及N個第二基板20,在壓合時,將N個第一基板10及N個第二基板20交替設置,並在最外側的第一基板10一側設置銅箔,經過壓合之後,再將位於外側的銅箔製作形成導電線路,即可得到2N+1層電路板。
請參閱圖,本技術方案提供一種多層電路板,其包括三層絕緣基材110、第一導電線路層161、第二導電線路層162、第三導電線路層181和第四導電線路層182。每層絕緣基材110設置於相鄰的兩層導電線路層(第一導電線路層161、第二導電線路層162、第三導電線路層181和第四導電線路層182)之間。每層絕緣基材 110內形成有通孔111,每個通孔111內填充有導電膏130,每個通孔111內的導電膏130與相鄰的導電線路層之間形成有導電性高分子膜層140。所述導電性高分子膜層140內包括有導電性高分子,所述導電性高分子可以為聚苯胺、聚吡咯或聚噻吩,或者為苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物,如聚乙撐二氧噻吩或者聚2,5-二甲氧苯胺等。
本技術方案提供的多層電路板及其製作方法,在每個絕緣基材的通孔內的導電膏的兩端分別形成有導電性高分子膜層,由於與絕緣基材相鄰的導電線路層與導電膏之間形成有導電性高分子膜層,其與導電膏及導電線路層之間的結合力均較強。相比於現有技術中導電膏直接與導電線路層相接觸,能夠提高電路板的信賴性。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,舉凡熟悉本案技藝之人士,於爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
110‧‧‧絕緣基材
130‧‧‧導電膏
140‧‧‧導電性高分子膜層
161‧‧‧第一導電線路層
162‧‧‧第二導電線路層
181‧‧‧第三導電線路層
182‧‧‧第四導電線路層
100‧‧‧多層電路板

Claims (6)

  1. 一種多層電路板的製作方法,包括步驟:提供2N-1個絕緣基材,N為大於或者等於2的自然數;在每個絕緣基材內形成多個通孔;在每個絕緣基材的通孔內填充導電膏;在每個導電膏從通孔露出的相對兩端分別形成導電性高分子膜層,得到2N-1第一基板;在其中N-1個第一基板的相對兩個表面分別壓合第一銅箔和第二銅箔,使得導電性高分子膜與第一銅箔和第二銅箔相接觸;將第一銅箔製作形成第一導電線路層,將第二銅箔製作形成第二導電線路層,得到N-1個第二基板;提供一個第三銅箔和第四銅箔,將N-1個第二基板及另外的N個第一基板壓合於第三銅箔和第四銅箔之間,並使得相鄰的兩個第一基板之間之後一個第二基板,相鄰的第二基板之間只有一個基板;以及將第三銅箔製作形成第三導電線路層,將第四銅箔製作形成第四導電線路層,從而得到2N層電路板。
  2. 一種多層電路板的製作方法,包括步驟:提供2N個絕緣基材,N為大於或者等於2的自然數;在每個絕緣基材內形成多個通孔;在每個絕緣基材的通孔內填充導電膏;在每個導電膏從通孔露出的相對兩端分別形成導電性高分子膜層,得到2N第一基板;在其中N個第一基板的相對兩個表面分別壓合第一銅箔和第二銅箔,使得 導電性高分子膜與第一銅箔和第二銅箔相接觸;將第一銅箔製作形成第一導電線路層,將第二銅箔製作形成第二導電線路層,得到N個第二基板;提供一個第三銅箔,將N個第二基板及另外的N個第一基板壓合於第三銅箔和另一個第二基板之間,並使得相鄰的兩個第一基板之間之後一個第二基板,相鄰的第二基板之間只有一個基板;以及將第三銅箔製作形成第三導電線路層,從而得到2N+1層電路板。
  3. 如申請專利範圍第2項所述的多層電路板的製作方法,其中,所述導電性高分子膜層通過在導電膏的相對兩端印刷含有導電性高分子的油墨或者導電性高分子的溶液形成。
  4. 如申請專利範圍第3項所述的多層電路板的製作方法,其中,所述導電性高分子為聚苯胺、聚吡咯、聚噻吩、苯胺衍生物的聚合物、吡咯衍生物的聚合物或者噻吩衍生物的聚合物。
  5. 如申請專利範圍第3項所述的多層電路板的製作方法,其中,在每個絕緣基材內形成多個通孔之前,還包括在絕緣基材的相對兩表面分別形成保護層,並在在每個導電膏從通孔露出的相對兩端分別形成導電性高分子膜層之後,將所述保護層從絕緣基材的表面去除。
  6. 如申請專利範圍第3項所述的多層電路板的製作方法,其中,所述導電膏為導電銅膏。
TW102129413A 2013-08-09 2013-08-16 多層電路板及其製作方法 TWI531286B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310345680.6A CN104349592B (zh) 2013-08-09 2013-08-09 多层电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201515537A TW201515537A (zh) 2015-04-16
TWI531286B true TWI531286B (zh) 2016-04-21

Family

ID=52504095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129413A TWI531286B (zh) 2013-08-09 2013-08-16 多層電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN104349592B (zh)
TW (1) TWI531286B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811182B2 (en) 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
CN110366329A (zh) * 2018-04-10 2019-10-22 电连技术股份有限公司 一种多层基板的制造方法及多层基板
CN215453373U (zh) 2018-12-13 2022-01-07 株式会社村田制作所 树脂多层基板以及电子设备
CN114126190A (zh) * 2020-08-28 2022-03-01 欣兴电子股份有限公司 电路板结构及其制作方法
CN114938584B (zh) * 2022-06-17 2023-06-20 广东依顿电子科技股份有限公司 一种通过碳油塞孔导通线路板各层的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンNecサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
TWI396269B (zh) * 2007-10-17 2013-05-11 Unimicron Technology Corp 電路板之製法
CN102942840B (zh) * 2012-11-05 2017-04-12 大连理工大学 一种具有强粘附性的导电高分子聚苯胺/三氧化二锰复合涂层及其制法

Also Published As

Publication number Publication date
CN104349592A (zh) 2015-02-11
CN104349592B (zh) 2017-08-25
TW201515537A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
TWI531286B (zh) 多層電路板及其製作方法
KR20110060325A (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
TWI414224B (zh) 雙面線路板之製作方法
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
TWI414217B (zh) 嵌入式多層電路板及其製作方法
TW201515536A (zh) 電路板及其製作方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
CN104254213A (zh) 多层电路板及其制作方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
TWI538572B (zh) 電路板及其製作方法
TWI531285B (zh) 電路板及其製作方法
US10462911B2 (en) High-current transmitting method utilizing printed circuit board
TWI676404B (zh) 鏤空柔性電路板及製作方法
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR101148679B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
KR101022965B1 (ko) 다층 인쇄회로기판 및 그 제조방법
WO2013111995A1 (ko) 다층 인쇄 회로 기판 및 이의 제조 방법
KR100990567B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
TWI469705B (zh) 軟硬結合電路板及其製作方法
TWI420990B (zh) 電路板製作方法
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
CN107666776B (zh) 一种双面柔性线路板及其制备方法
KR100990613B1 (ko) 인쇄회로기판 및 그 제조방법