JP4934069B2 - 光電気混載基板の製造方法 - Google Patents

光電気混載基板の製造方法 Download PDF

Info

Publication number
JP4934069B2
JP4934069B2 JP2008013874A JP2008013874A JP4934069B2 JP 4934069 B2 JP4934069 B2 JP 4934069B2 JP 2008013874 A JP2008013874 A JP 2008013874A JP 2008013874 A JP2008013874 A JP 2008013874A JP 4934069 B2 JP4934069 B2 JP 4934069B2
Authority
JP
Japan
Prior art keywords
layer
core
opto
thin film
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008013874A
Other languages
English (en)
Other versions
JP2009175430A (ja
Inventor
貴巳 疋田
和範 宗
俊樹 内藤
恭也 大薮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2008013874A priority Critical patent/JP4934069B2/ja
Priority to EP09000891A priority patent/EP2083296B1/en
Priority to KR1020090005403A priority patent/KR101449765B1/ko
Priority to US12/358,528 priority patent/US7747123B2/en
Priority to CN2009100011861A priority patent/CN101493547B/zh
Publication of JP2009175430A publication Critical patent/JP2009175430A/ja
Application granted granted Critical
Publication of JP4934069B2 publication Critical patent/JP4934069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Description

本発明は、光導波路と電気配線とが混載している光電気混載基板の製造方法に関するものである。
最近、光を媒体とした情報通信が普及している。そこで、情報通信用電子機器等に用いる基板として、光導波路と電気配線とを混載させた光電気混載基板（例えば、特許文献１参照）が採用されている。
この光電気混載基板は、通常、電気配線（導線）が所定パターンに形成された電気配線基板と、光の通路であるコア（光配線）が所定パターンに形成された光導波路とが積層された構造になっている。その一例を図３に示す。この図３に示す光電気混載基板Ｂは、電気配線基板α上に、光導波路βが形成された２層の積層構造になっている。上記電気配線基板αでは、複数の電気配線９６が絶縁層９５に埋設され、その状態で別の絶縁層９４で支受された状態になっている。上記光導波路βでは、複数のコア９３がオーバークラッド層９８に埋設され、その状態でアンダークラッド層９２に支受された状態になっている。
しかしながら、上記従来の光電気混載基板Ｂでは、電気配線基板αを作製した後に、光導波路βの作製が行われており、しかも、それぞれの作製には、多くの工程が必要であるため、光電気混載基板Ｂの製造には、長時間を要する。例えば、電気配線基板αにおける電気配線９６のパターン形成には、露光および現像等によりレジストをパターン形成した後に、そのレジスト以外の部分をめっきし、その後、上記レジストを除去する等の多くの工程を経る必要がある。また、光導波路βにおけるコア９３のパターン形成にも、露光および現像等の多くの工程が必要である。
また、上記従来の光電気混載基板Ｂでは、電気配線基板α上に光導波路βが積層された２層構造になっているため、薄形化に不利であり、最近の薄形化の要請に対応することができない。
本発明は、このような事情に鑑みなされたもので、光電気混載基板を製造する際の工程を減らすことができ、さらに、製造される光電気混載基板の薄形化を図ることができる光電気混載基板の製造方法の提供をその目的とする。
上記の目的を達成するため、本発明は、アンダークラッド層上にコア用樹脂層を形成するコア用樹脂層形成工程と、そのコア用樹脂層上にレジスト層を形成するレジスト層形成工程と、パターン加工により上記レジスト層をコア用樹脂層と共に所定のパターンに形成し、上記コア用樹脂層をコア化するパターン加工工程と、パターン形成されたレジスト層とコアとを有するアンダークラッド層上に金属薄膜を、レジスト層およびコアを被覆した状態で形成する金属薄膜形成工程と、上記金属薄膜で被覆されているレジスト層を金属薄膜と共に除去するレジスト層除去工程と、パターン形成され突出状態になっているコアの側面の金属薄膜および、コアとコアとの間のアンダークラッド層上の金属薄膜に対して電解めっきを施すことにより、上記コアとそれに隣接するコアとの間の溝部をめっき層で埋め、そのめっき層を電気配線とする電解めっき工程と、上記コアおよび上記電気配線を被覆した状態でオーバークラッド層を形成するオーバークラッド層形成工程とを備えている光電気混載基板の製造方法を要旨とする。
また、上記光電気混載基板の製造方法によって得られた光電気混載基板は、アンダークラッド層上に所定パターンに突出形成された複数のコアと、この突出形成されたコアの側面とそのコア形成部分を除くアンダークラッド層の表面部分とに沿って形成された金属薄膜と、そのコアとそれに隣接するコアとの間の溝部に埋められた電解めっき層からなる電気配線と、上記コアおよび上記電気配線を被覆した状態で形成されたオーバークラッド層とを備えている。
本発明の光電気混載基板の製造方法では、複数のコア（光配線）を所定のパターンに突出形成した後、その隣接するコアとコアとの間の溝部を、電解めっきによるめっき層で埋め、そのめっき層を電気配線（導線）とする。すなわち、本発明では、光導波路等の構成要素であるコアとコアとの間の溝部を利用して電気配線をつくるため、電気配線のパターンを新たに形成する必要がなく、その分、光電気混載基板を製造する際の工程を減らすことができる。その結果、光電気混載基板の製造時間の短縮化が可能となり、生産効率の向上が可能となる。また、上記のように、電気配線のパターンは、コアのパターンを利用して形成されるため、コアと電気配線との位置決め精度を自動的に高くすることができる。さらに、上記電気配線は、光導波路のコアとコアとの間の溝部を利用して形成されるため、製造される光電気混載基板は、いわば１層構造のものとなり、従来の２層構造のものと比較して、かなり薄くすることができるようになる。
また、アンダークラッド層が、金属製基台の上に形成される場合には、その金属製基台上に光電気混載基板を製造した後、上記金属製基台のみをエッチングにより除去することにより、光電気混載基板のみを簡単に得ることができる。
特に、金属製基台が、ステンレス製基台である場合には、そのステンレス製基台が耐食性および寸法安定性に優れるため、その上での光電気混載基板の製造を安定した状態で行うことができる。
そして、上記光電気混載基板は、上記のように、隣接するコアとコアとの間の溝部を利用して、電気配線が形成されているため、いわば１層構造のものとなる。したがって、上記コアと電気配線とが同じ高さ位置に形成されている。このため、上記光電気混載基板は、従来の２層構造のものと比較して、かなりの薄形化が可能になる。
つぎに、本発明の実施の形態を図面にもとづいて詳しく説明する。
図１（ａ）〜（ｄ）ないし図２（ａ）〜（ｃ）は、本発明の光電気混載基板の製造方法の一実施の形態を示している。この実施の形態では、まず、ステンレス板等からなる基台１の上面の全面に、絶縁性材料からなるアンダークラッド層２を形成する〔図１（ａ）参照〕。ついで、そのアンダークラッド層２上に、絶縁性材料からなるコア用樹脂層３ａを形成し、その後、そのコア用樹脂層３ａ上に、レジスト層４を形成する〔図１（ｂ）参照〕。つぎに、上記レジスト層４をコア用樹脂層３ａと共に所定のパターンに形成する〔図１（ｃ）参照〕。この所定パターンに形成され突出状態になっているコア用樹脂層３ａ部分がコア（光配線）３となる。ついで、スパッタリングまたは無電解めっき等により、上記パターン形成されたレジスト層４とコア３とを有するアンダークラッド層２上に金属薄膜５を、レジスト層４およびコア３を被覆した状態で形成する〔図１（ｄ）参照〕。その後、エッチングにより、上記レジスト層４を除去する〔図２（ａ）参照〕。このとき、レジスト層４の表面に形成されていた金属薄膜５も上記レジスト層４と共に除去される。残存する金属薄膜５は、アンダークラッド層２の表面とコア３の両側面３２とに形成された状態となる。そして、この残存する金属薄膜５に対して電解めっきを施すことにより、上記コア３とそれに隣接するコア３との間の溝部６を、電解めっき層７ａで埋める〔図２（ｂ）参照〕。この状態において、上記隣接するコア３とコア３との間の溝部６内にある電解めっき層７ａが電気配線（導線）７となる。そして、上記コア３および上記電気配線７を被覆した状態で絶縁性材料からなるオーバークラッド層８を形成する〔図２（ｃ）参照〕。このようにして、コア（光配線）３と電気配線（導線）７とが交互に配置された、いわば１層構造の光電気混載基板Ａが得られる。この光電気混載基板Ａは、基台１上に形成されているため、ステンレス板等からなる基台１を酸等で処理し除去して製品化されるか、もしくは基台１とともに製品化される。
この光電気混載基板Ａでは、アンダークラッド層２と、コア３と、オーバークラッド層８とで光導波路が形成され、コア３とコア３との間の溝部６内に電気配線７が形成されている。そして、この電気配線７は、アンダークラッド層２，コア３，オーバークラッド層８の絶縁性を利用して形成されているため、信頼性が高い。また、コア３の両側面３２には、金属薄膜５が形成され、それを光の反射面として作用させることができるため、光の伝播がより確実になる。
以上についてより詳しく説明すると、上記アンダークラッド層２が形成される基台１〔図１（ａ）参照〕は、平板状であり、先に述べたステンレス板等の金属板が用いられるが、それに限らず、ガラス，石英，シリコン，合成樹脂等からなるものも用いることができる。また、基台１の厚みは、例えば、２０μｍ（フィルム状の基台１）〜５ｍｍ（板状の基台１）の範囲内に設定される。
上記アンダークラッド層２の形成〔図１（ａ）参照〕は、例えば、つぎのようにして行われる。すなわち、まず、上記基台１上に、従来公知の感光性樹脂（絶縁性に富む樹脂）が溶媒に溶解しているワニスを塗布した後、加熱処理により乾燥させることにより、感光性樹脂層を形成する。ついで、その感光性樹脂層を照射線により露光した後、加熱処理を行い、光反応を完結させる。これにより、上記感光性樹脂層をアンダークラッド層２に形成する。アンダークラッド層２（感光性樹脂層）の厚みは、通常、１０〜１０００μｍの範囲内に設定される。
上記アンダークラッド層２の形成において、上記ワニスの塗布は、例えば、スピンコート法，ディッピング法，キャスティング法，インジェクション法，インクジェット法等により行われる。その後の加熱処理による乾燥は、５０〜１２０℃×１０〜３０分間で行われる。そして、上記露光用の照射線としては、例えば、可視光，紫外線，赤外線，Ｘ線，α線，β線，γ線等が用いられる。好適には、紫外線が用いられる。紫外線を用いると、大きなエネルギーを照射して、大きな硬化速度を得ることができ、しかも、照射装置も小型かつ安価であり、生産コストの低減化を図ることができるからである。紫外線の光源としては、例えば、低圧水銀灯，高圧水銀灯，超高圧水銀灯等があげられ、紫外線の照射量は、通常、１０〜１００００ｍＪ／ｃｍ2 、好ましくは、５０〜３０００ｍＪ／ｃｍ2 である。その後の加熱処理は、８０〜２５０℃、好ましくは、１００〜２００℃にて、１０秒〜２時間、好ましくは、５分〜１時間の範囲内で行われる。
その後工程である、コア用樹脂層３ａの形成〔図１（ｂ）参照〕は、例えば、アンダークラッド層２の形成工程における感光性樹脂層と同様にして感光性樹脂層が形成されることにより行われる。コア用樹脂層３ａ（コア３）の形成材料は、上記アンダークラッド層２および後記のオーバークラッド層８〔図２（ｃ）参照〕の形成材料よりも屈折率が大きい材料が用いられる。この屈折率の調整は、例えば、上記アンダークラッド層２，コア３，オーバークラッド層８の各形成材料の種類の選択や組成比率を調整して行うことができる。コア用樹脂層３ａの厚みは、通常、１０〜１００μｍの範囲内に設定される。
その後形成される上記レジスト層４〔図１（ｂ）参照〕の形成材料としては、この実施の形態では、感光性のフォトレジストが用いられる。そして、上記レジスト層４の形成は、コア用樹脂層３ａ上に、上記フォトレジストを塗布した後、加熱処理により乾燥させることにより行われる。上記フォトレジストの塗布は、例えば、スピンコート法，ディッピング法，キャスティング法，インジェクション法，インクジェット法等により行われる。または、ドライフィルムレジストを貼り合わせてもよい。上記レジスト層４の厚みは、通常、１０〜３０μｍの範囲内に設定される。
その後工程である、上記コア用樹脂層３ａとレジスト層４とのパターン形成〔図１（ｃ）参照〕は、例えば、つぎのようにして行われる。すなわち、まず、コア３のパターンに対応する開口パターンが形成されている露光マスクを介して、上記アンダークラッド層２の形成工程と同様にして、上記レジスト層４を照射線により露光するとともに、そのレジスト層４を透過して上記コア用樹脂層３ａを照射線により露光した後、加熱処理を行う。つぎに、現像液を用いて現像を行い、未露光部分を溶解させて除去する。これにより、アンダークラッド層２上に残存したコア用樹脂層３ａをコア３のパターンに形成するとともに、その上にレジスト層４を残存させる。その後、加熱処理により、その残存したコア用樹脂層３ａ中の現像液およびレジスト層４中の現像液を除去する。これにより、上記残存したコア用樹脂層３ａ部分をコア３に形成する。コア３の幅は、通常、８〜５０μｍの範囲内に設定される。
上記コア３等のパターン形成において、上記現像は、例えば、浸漬法，スプレー法，パドル法等が用いられる。また、現像液としては、例えば、有機系の溶媒，アルカリ系水溶液を含有する有機系の溶媒等が用いられる。このような現像液および現像条件は、コア用樹脂層３ａ，レジスト層４の感光性樹脂組成物の組成によって、適宜選択される。上記現像後の加熱処理は、通常、８０〜１２０℃×１０〜３０分間の範囲内で行われる。
その後形成される上記金属薄膜５〔図１（ｄ）参照〕は、後の電解めっき〔図２（ｂ）参照〕を行う際に陰極として使用される金属層である。上記金属薄膜５の金属材料としては、クロム，銅等があげられる。上記金属薄膜５の厚みは、通常、６００〜２６００Åの範囲内に設定される。
その後工程である、エッチングによる上記レジスト層４の除去〔図２（ａ）参照〕は、隣接するコア３とコア３との間の溝部６にのみ金属薄膜５を残すために行われる。レジスト層４表面の金属薄膜５が残った状態では、後の電解めっき〔図２（ｂ）参照〕により、そのレジスト層４表面の金属薄膜５にめっき層７ａが形成され、隣接するコア３とコア３との間の溝部６内にあるめっき層７ａ（電気配線７）が短絡するからである。上記エッチングは、全体〔図１（ｄ）のもの〕を、エッチング液に浸漬し、レジスト層４の端面（露呈している面）からエッチング液をレジスト層４内に浸透させ、レジスト層４を除去することにより行われる。上記エッチングの際、除去されるレジスト層４の表面の金属薄膜５は、レジスト層４の除去により、レジスト層４の支持がなくなることから、レジスト層４の除去と同時に除去される。上記エッチング液としては、水酸化ナトリウム水溶液等があげられる。
上記エッチング後に行われる電解めっき〔図２（ｂ）参照〕は、めっき浴中において、上記金属薄膜５を陰極にし、上記めっき浴に電圧を印加することにより行われる。それにより、上記金属薄膜５の表面に、電解めっきによるめっき層７ａが形成される。上記電解めっきにより形成されるめっき層７ａの金属材料としては、銅，ニッケル，金，錫等があげられる。上記電解めっきとしては、ビアフィルめっきが好ましい。隣接するコア３とコア３との間の溝部６〔図２（ａ）参照〕内にめっき層７ａを埋めるのに適しているからである。なお、上記溝部６内のめっき層７ａは、溝部６を完全に埋めていない状態でもよいし、溝部６の上端面から盛り上がった状態でもよい。
上記電解めっき後に行われるオーバークラッド層８の形成〔図２（ｃ）参照〕は、上記アンダークラッド層２の形成と同様にして行われる。すなわち、上記コア３および上記電気配線７を被覆するよう、感光性樹脂層を形成した後、露光および加熱処理を行い、上記感光性樹脂層をオーバークラッド層８に形成する。オーバークラッド層８（感光性樹脂層）の厚みは、通常、１０〜１０００μｍの範囲内に設定される。
このようにして、基台１上に、光電気混載基板Ａが製造される〔図２（ｃ）参照〕。この光電気混載基板Ａは、先に述べたように、基台１上に設置されたままの状態で使用してもよいし、基台１を剥離またはエッチング等により除去して使用してもよい。
上記光電気混載基板Ａにおいては、複数のコア３と、それらコア３を上下から挟持するアンダークラッド層２とオーバークラッド層８とにより、光導波路が構成されており、その光導波路内の隣接するコア３とコア３との間に、電気配線７が形成されている。すなわち、上記光電気混載基板Ａは、光導波路内に、コア（光配線）３と同一面上で（同じ層に）、電気配線（導線）７が形成された構成となっている。このため、上記光電気混載基板Ａは、従来の２層構造の光電気混載基板Ｂ（図３参照）と比較して、かなり薄くなっている。さらに、コア３の両側面３２には、先に述べたように、金属薄膜５が形成されているため、その金属薄膜５を、コア３内を伝播する光の反射面として作用させることができ、光の伝播をより確実なものにすることができる。また、各電気配線７の周囲に配置されているアンダークラッド層２，コア３およびオーバークラッド層８は、上記光導波路を構成する絶縁体であるため、電気配線７が短絡することはない。
なお、上記実施の形態では、コア３およびレジスト層４のパターン形成を、露光および現像等により行ったが、そのパターン形成は、それ以外の方法で行ってもよく、例えば、回転刃等を用いた切削等により行ってもよい。この場合、コア３およびレジスト層４の形成材料は、感光性のものに限定されず、熱硬化性樹脂等でもよい。
また、上記実施の形態では、レジスト層４およびその表面の金属薄膜５の除去を、エッチング液を用いたエッチングにより行ったが、その除去は、それ以外の方法で行ってもよく、例えば、研磨等の物理的方法で行ってもよい。
また、上記実施の形態では、アンダークラッド層２，オーバークラッド層８の形成に おいて、材料として感光性樹脂を用い、その形成を露光等により行ったが、それ以外であってもよい。例えば、アンダークラッド層２，オーバークラッド層８の材料としてポリイミド樹脂，エポキシ樹脂等の熱硬化性樹脂を用い、その熱硬化性樹脂が溶媒に溶解しているワニスを塗布等した後、加熱処理（通常、３００〜４００℃×６０〜１８０分間）により硬化させる等してアンダークラッド層２，オーバークラッド層８を形成してもよい。また、アンダークラッド層２，オーバークラッド層８として樹脂フィルムを用いてもよい。
つぎに、実施例について説明する。但し、本発明は、実施例に限定されるわけではない。
〔アンダークラッド層およびオーバークラッド層の形成材料〕
下記の一般式（１）で示されるビスフェノキシエタノールフルオレンジグリシジルエーテル（成分Ａ）３５重量部、脂環式エポキシである３，４−エポキシシクロヘキセニルメチル−３’，４’−エポキシヘキセンカルボキシレート（ダイセル化学社製、セロキサイド２０２１Ｐ）（成分Ｂ）４０重量部、シクロヘキセンオキシド骨格を有する脂環式エポキシ樹脂（ダイセル化学社製、セロキサイド２０８１）（成分Ｃ）２５重量部、４，４’−ビス〔ジ（βヒドロキシエトキシ）フェニルスルフィニオ〕フェニルスルフィド−ビス−ヘキサフルオロアンチモネートの５０％プロピオンカーボネート溶液（成分Ｄ）１重量部とを混合することにより、アンダークラッド層およびオーバークラッド層の形成材料を調製した。
Figure 0004934069
〔コアの形成材料〕
上記成分Ａ：７０重量部、１，３，３−トリス｛４−〔２−（３−オキセタニル）〕ブトキシフェニル｝ブタン：３０重量部、上記成分Ｄ：１重量部を乳酸エチル２８重量部に溶解することにより、コアの形成材料を調製した。
〔光電気混載基板の製造〕
ステンレス製基台（厚み２０μｍ）の表面に、上記アンダークラッド層の形成材料をスピンコート法により塗布した後、１００℃×１５分間の加熱処理により乾燥させた。ついで、所望の開口パターンが形成されたフォトマスク（露光マスク）を介して、２０００ｍＪ／ｃｍ2 の紫外線照射による露光を行った。つぎに、１００℃×１５分間の加熱処理を行うことにより、アンダークラッド層を形成した。このアンダークラッド層の厚みを接触式膜厚計で測定すると２５μｍであった。また、このアンダークラッド層の、波長８３０ｎｍにおける屈折率は、１．５４２であった。
ついで、上記アンダークラッド層の表面に、上記コアの形成材料をスピンコート法により塗布した後、１００℃×１５分間の加熱処理により乾燥させ、コア用樹脂層を形成した。つづいて、そのコア用樹脂層上に、フォトレジストをスピンコート法により塗布した後、加熱処理により乾燥させ、レジスト層（厚み２０μｍ）を形成した。つぎに、そのレジスト層の上方に、コアのパターンと同形状の開口パターンが形成されたフォトマスクを配置した。そして、その上方から、コンタクト露光法にて４０００ｍＪ／ｃｍ2 の紫外線照射による露光を行った後、１２０℃×３０分間の加熱処理を行った。つぎに、γ−ブチロラクトン水溶液を用いて現像することにより、上記レジスト層およびコア用樹脂層の未露光部分を溶解除去した後、１２０℃×３０分間の加熱処理を行った。これにより、残存した所定パターンのコア用樹脂層部分をコアとした。そのコアの断面寸法は、ＳＥＭ（電子顕微鏡）で測定したところ、幅５０μｍ×高さ５０μｍであり、隣接するコアとコアとの間の隙間は５０μｍであった。また、このコアの、波長８３０ｎｍにおける屈折率は、１．５８８であった。
つぎに、スパッタリングにより、パターン形成されたレジスト層とコアとを有するアンダークラッド層上に、クロムと銅との合金からなる金属薄膜（厚み１５００Å）を、レジスト層およびコアを被覆した状態で形成した。その後、水酸化ナトリウム水溶液からなるエッチング液に浸漬し、レジスト層を、その表面に形成された金属薄膜も共に除去した。そして、残存した金属薄膜（アンダークラッド層の表面の金属薄膜とコアの両側面の金属薄膜）の表面に、電解めっきにより、銅からなるめっき層を形成し、隣接するコアとコアとの間の溝部を上記めっき層で埋めた。そのめっき層を電気配線とした。
そして、上記コアおよび上記電気配線を被覆するよう、上記アンダークラッド層の形成と同様にして、オーバークラッド層を形成した。このオーバークラッド層の厚みを接触式膜厚計で測定すると２５μｍであった。また、このオーバークラッド層の、波長８３０ｎｍにおける屈折率は、１．５４２であった。
このようにして、コア（光配線）と電気配線（導線）とが、同じ高さ位置で交互に配置され、その上下にアンダークラッド層とオーバークラッド層とがそれぞれ配置された光電気混載基板を、基台上に製造することができた。
（ａ）〜（ｄ）は、本発明の光電気混載基板の製造方法の一実施の形態を模式的に示す説明図である。 （ａ）〜（ｃ）は、上記光電気混載基板の製造方法を模式的に示す説明図である。 従来の光電気混載基板を模式的に示す説明図である。
符号の説明
２ アンダークラッド層
３ コア
５ 金属薄膜
６ 溝部
７ 電気配線
７ａ めっき層

Claims (3)

  1. アンダークラッド層上にコア用樹脂層を形成するコア用樹脂層形成工程と、そのコア用樹脂層上にレジスト層を形成するレジスト層形成工程と、パターン加工により上記レジスト層をコア用樹脂層と共に所定のパターンに形成し、上記コア用樹脂層をコア化するパターン加工工程と、パターン形成されたレジスト層とコアとを有するアンダークラッド層上に金属薄膜を、レジスト層およびコアを被覆した状態で形成する金属薄膜形成工程と、上記金属薄膜で被覆されているレジスト層を金属薄膜と共に除去するレジスト層除去工程と、パターン形成され突出状態になっているコアの側面の金属薄膜および、コアとコアとの間のアンダークラッド層上の金属薄膜に対して電解めっきを施すことにより、上記コアとそれに隣接するコアとの間の溝部をめっき層で埋め、そのめっき層を電気配線とする電解めっき工程と、上記コアおよび上記電気配線を被覆した状態でオーバークラッド層を形成するオーバークラッド層形成工程とを備えていることを特徴とする光電気混載基板の製造方法。
  2. アンダークラッド層が、金属製基台の上に形成される請求項１記載の光電気混載基板の製造方法。
  3. 金属製基台が、ステンレス製基台である請求項２記載の光電気混載基板の製造方法。
JP2008013874A 2008-01-24 2008-01-24 光電気混載基板の製造方法 Expired - Fee Related JP4934069B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008013874A JP4934069B2 (ja) 2008-01-24 2008-01-24 光電気混載基板の製造方法
EP09000891A EP2083296B1 (en) 2008-01-24 2009-01-22 Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
KR1020090005403A KR101449765B1 (ko) 2008-01-24 2009-01-22 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판
US12/358,528 US7747123B2 (en) 2008-01-24 2009-01-23 Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
CN2009100011861A CN101493547B (zh) 2008-01-24 2009-01-23 光电混合基板的制造方法和由该方法获得的光电混合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008013874A JP4934069B2 (ja) 2008-01-24 2008-01-24 光電気混載基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009175430A JP2009175430A (ja) 2009-08-06
JP4934069B2 true JP4934069B2 (ja) 2012-05-16

Family

ID=40514111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013874A Expired - Fee Related JP4934069B2 (ja) 2008-01-24 2008-01-24 光電気混載基板の製造方法

Country Status (5)

Country Link
US (1) US7747123B2 (ja)
EP (1) EP2083296B1 (ja)
JP (1) JP4934069B2 (ja)
KR (1) KR101449765B1 (ja)
CN (1) CN101493547B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
KR100952478B1 (ko) * 2008-02-19 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101074406B1 (ko) * 2009-11-02 2011-10-17 삼성전기주식회사 광기판 및 그 제조방법
KR101086828B1 (ko) 2009-11-30 2011-11-25 엘지이노텍 주식회사 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
US8428401B2 (en) 2009-12-16 2013-04-23 Telefonaktiebolaget L M Ericsson (Publ) On-chip optical waveguide

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931048B2 (ja) * 1990-07-04 1999-08-09 三井化学株式会社 高純度テレフタル酸の製造方法
JP3674061B2 (ja) * 1994-10-31 2005-07-20 株式会社日立製作所 薄膜多層回路基板および光導波路の製造方法
AUPN258095A0 (en) 1995-04-21 1995-05-18 Unisearch Limited Low temperature fabrication of silica-based pecvd channel waveguides
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
US6477284B1 (en) 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP3491677B2 (ja) 1999-06-24 2004-01-26 日本電気株式会社 光電気混載基板およびその製造方法
JP2001311846A (ja) * 2000-04-28 2001-11-09 Oki Printed Circuit Kk 電気配線・光配線混載多層シートの製造方法及び電気配線・光配線混載多層基板の製造方法
JP3514443B2 (ja) * 2000-10-10 2004-03-31 日本電信電話株式会社 光ファイバ布線板の製造方法
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
JP2003034680A (ja) * 2001-07-19 2003-02-07 Ajinomoto Co Inc ピロリドンカルボン酸又はその塩の製造法
JP4703065B2 (ja) * 2001-09-14 2011-06-15 大日本印刷株式会社 光導波路回路の製造方法
JP2003287636A (ja) * 2002-03-28 2003-10-10 Nec Corp 光機能デバイスおよびその製造方法
JP2004012635A (ja) * 2002-06-04 2004-01-15 Nippon Paint Co Ltd 光電気配線複合実装基板及びその製造方法
JP2006156439A (ja) * 2004-11-25 2006-06-15 Nitto Denko Corp 光電気混載基板の製造方法
JP2006259361A (ja) * 2005-03-17 2006-09-28 Hitachi Chem Co Ltd ポリマー光導波路の製造方法
JP2007033688A (ja) * 2005-07-25 2007-02-08 Fuji Xerox Co Ltd 光導波路フィルム、及び光送受信モジュール
JP2007194476A (ja) * 2006-01-20 2007-08-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP2007279237A (ja) * 2006-04-04 2007-10-25 Nitto Denko Corp 光導波路の製法
JP2008276000A (ja) * 2007-05-01 2008-11-13 Nitto Denko Corp 光導波路

Also Published As

Publication number Publication date
KR20090082131A (ko) 2009-07-29
US7747123B2 (en) 2010-06-29
KR101449765B1 (ko) 2014-10-13
JP2009175430A (ja) 2009-08-06
CN101493547A (zh) 2009-07-29
US20090190879A1 (en) 2009-07-30
EP2083296B1 (en) 2011-12-28
EP2083296A2 (en) 2009-07-29
EP2083296A3 (en) 2009-09-09
CN101493547B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4934070B2 (ja) 光電気混載基板の製造方法
JP4934068B2 (ja) 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
JP5160941B2 (ja) 光導波路モジュールの製造方法
US8055105B2 (en) Opto-electric hybrid module
JP5055193B2 (ja) 光電気混載基板の製造方法
KR100751274B1 (ko) 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
JP4754613B2 (ja) 光電気混載基板およびその製造方法
JP4934069B2 (ja) 光電気混載基板の製造方法
US7212700B2 (en) Electro-optic hybrid circuit board
JP2008276000A (ja) 光導波路
JP2006156439A (ja) 光電気混載基板の製造方法
JP5820233B2 (ja) 光導波路の製法
JP2009015307A (ja) 光導波路の製造方法
JP4791409B2 (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees