JP3674061B2

JP3674061B2 - 薄膜多層回路基板および光導波路の製造方法

Info

Publication number: JP3674061B2
Application number: JP26654294A
Authority: JP
Inventors: 浩之天明; 英孝志儀; 哲也山崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-10-31
Filing date: 1994-10-31
Publication date: 2005-07-20
Anticipated expiration: 2020-07-20
Also published as: JPH08130353A

Description

【０００１】
【産業上の利用分野】
本発明は薄膜多層基板およびその製造方法に関する。
【０００２】
【従来の技術】
光導波路と、光導波路、フィルタ、発光素子、受光素子などを同一基板上で形成した光集積回路は、光情報処理用の光回路の実現手段として期待されている。しかし、これらの技術は研究開発段階であり、実用に供するまでには様々な障害がある。
【０００３】
一例として、従来の光導波路の製造方法を図１および図２に示す。この方法は、”高分子第４９巻４月号ｐ２７１”に述べられている方法である。まず、図１に日本電信電話（株）より提案されたプロセスを記す。
【０００４】
（ａ）基板１上に下層クラッド２となる層および、コア３となる材料をスピンコーティグ法により所定の膜厚に塗布する。
【０００５】
（ｂ）コア層加工のために、（ａ）で塗布したコアとなる材料上にシリコン系ホトレジスト４を塗布し、ホトリソグラフィによりレジストのパターンを形成する。
【０００６】
（ｃ）このレジストは、高い酸素耐性を持つため、レジストパターンをマスクとして酸素を反応性ガスとした反応性イオンエッチングによりコアをエッチングできる。
【０００７】
（ｄ）得られたコアパターン上に下層クラッド２と同じ材料である上層グラッド５を塗布する。
【０００８】
しかし、同文献中でも述べられているように一般家庭等を対象とした光加入者系が実用化されるためには、光部品のより一層の経済化、小形化、高信頼化が望まれる。また、計算機の回路系として用いた場合には、ダウンサイジングや価格低減の傾向が進むなかでより一層なコストの低減が必要とされている。
【０００９】
前記文献”高分子第４９巻４月号ｐ２７１”では、低コスト化の工程例として、ドルトムント大学の作成法が記されている。その方法は、成形が可能であるポリマーの特徴を活かして量産化を図ろうとしている試みである。その工程を図２に示す。まずガラス６上にレジスト７を塗布し、Ｘ線リソグラフィーを用いて深い溝を持つレジスト７の原版を作成し、つぎにニッケルのような金属８をこの上にめっきする。この原版を用いて成形により下層クラッド２となるポリマを流し込み溝を作成する。結合用ファイバを溝に置いた後、溝にコア３となる材料を流し込み、熱あるいは、光により硬化する。最終的に上層クラッド５を付着し完成する。この方法で、ドイツのマイクロバーツ社は、プロトタイプの１×４等のＹ分岐整合器を作成した。
【００１０】
しかし、上記の方法では、光導波路のピッチが小さくなると離型が困難になることが予想される。また光導波路間の分離は、コア／クラッド間の全反射に頼っているだけで光学的に完全に分離されておらず微細化に限界が生ずる。また、金属成形した型の寿命もあり、工程を大幅に短縮する可能性は、特に密度が高い配線に関しては少ないと考えられる。
【００１１】
また、ＣＶＤ(chemical vapor deposition)とＲＩＥ(reactive ion etching)を用いてレンズ等の加工を行った方法がV.A.Bhagavatulaらによって報告されている技術文献(V.A.Bhagavatula、 B.Boller、 R.J.Hagerty "Compact Planer Optical Device(CPODs) by CVD Technology、IEEE、 pp1007-11(1994))がある。
【００１２】
この方法によるとＣＶＤやＲＩＥといった材料依存性が大きいプロセスを用いているため新材料が開発された場合の対応が困難であると考えられる。また、これらは装置が高価であり、またコストもかかるといった欠点がある。
【００１３】
別の方法として、感光性ポリイミドをパターンニグすることにより光導波路を形成する方法が Allyson J. Beuhler、 David A. Wargowski によって報告されている(Fabrication of Low Loss Polyimide Optical Waveguides Using Thin-Film Multichip Module Process Technology、 IEEE、 pp618-620(1994))。
【００１４】
この方法によると光導波路形成後にクラッド材料を塗布することになる。この際、後に述べるように塗布したクラッド表面に凹凸が生じる。そのため表面を配線等に利用する場合は、平坦化のための工程が必要である。また、光導波路の材料として感光性ポリイミドを用いているため、材料の選択枝が狭まるといった欠点がある。
【００１５】
【発明が解決しようとする課題】
本発明では、図１において工程を複雑にしている（ｃ）の反応性イオンエッチングの工程を導入せず、また図２に示すような離型を使用する方法によらない簡略な方法を提供するものである。また、本発明によるプロセスは、塗布工程と研磨工程から構成されているため、材料の選択枝を広くしている。
【００１６】
【課題を解決するための手段】
従来の薄膜多層回路基板の製造では、基板１上に形成した配線９上に絶縁層１０を塗布すると図３の形状となり、上層を形成する上で困難であるとされている。従来、発明者等が、特願平４−８２０７号明細書に記述したように凹凸基板上にワニスを塗布することで絶縁層を形成する方法において、硬化の工程を溶剤雰囲気中で行うことにより平坦化を促進させることを試みたり、特願平５−２０７４３６号明細書に記述したように配線の近傍にダミー配線を設置し配線密度の密度差むらによる凹凸を低減させるといった様々な方法で解決しようとしてきた課題である。一方、発明者等以外にも特開平５−５２２８５号公報のように平坦化しようとする回路基板上に樹脂を塗布する。一方で、平坦な型に付着力の弱い薄膜を形成し、前記樹脂を塗布した回路基板上に前記薄膜付きの平坦な型を重ねて加圧しながら硬化させ、硬化後に型と薄膜を除去する方法が提案されている。このようなことは、凹凸がある段差基板に樹脂を塗布するだけでは平坦にならないことを示している。
【００１７】
本発明では従来は、欠点とされてきた上記の現象を利用し、図４に示すような工程で光導波路を敷設した薄膜回路基板を作成する方法を提供する。
【００１８】
（ａ）基板上にガイド１１パターンを設置し、続いて光信号を閉じ込める役割を持つクラッド材料（下層クラッド２）を塗布する。
【００１９】
（ｂ）光信号を通す役割を持つコア３となる材料を塗布する。
【００２０】
（ｃ）（ｂ）形状の上部を研磨により削る。この上に上層クラッドを塗布することにより光導波路と配線（ガイド１１パターンを使用）を形成することが出来る。
【００２１】
【作用】
本方式によると反応性イオンエッチングを使用せず、また、離型を使用する方法によらない簡略な方法を提供し、かつ同一面上に光導波路と配線を形成することが出来る。
【００２２】
また、ガイドパターンにより光導波路間の光学干渉を完全に取り除くことが出来るため光導波路の密度を高くする機能がある。
【００２３】
【実施例】
（実施例１）
以下、本発明による実施例を図を用いて説明する。
【００２４】
図５に作成した薄膜配線基板の構造と目標仕様を示す。その構造は、セラミクス（アルミナ）から成る基板１の上に、光導波路１２（図中、楕円で囲んだ部分；Ｕ字溝の部分がコア）と配線としても用いることが出来るガイド１１から構成される。本実施例で作成したガイドの仕様は、幅１３が２０μｍ、高さ１４が２０μｍ、ガイド間のピッチ１５が２０μｍとした。
【００２５】
図６は、ガイドの形成工程のうち、給電膜の形成工程を示す。洗浄した基板１の上に、ガイドを電気めっきで形成する際の給電膜１６を形成した。給電膜の形成方法としては、スパッタ、蒸着、無電解めっき等のいずれの方法でもよいが、本発明では、スパッタを用いて、基板１上にＣｒ（膜厚：７５０Ａ）１７／Ｃｕ（膜厚：５０００Ａ）１８を成膜した。スパッタ条件を表１に示す。
【００２６】
【表１】

【００２７】
フィルムレジスト形成後の基板構成を図７に示す。先に形成したＣｒ１７／Ｃｕ１８の上にフィルムレジストを１９を形成した。フィルムレジストの膜厚は、２５μｍとした。表２にフィルムレジスト形成条件を示す。
【００２８】
【表２】

【００２９】
フィルムレジストの他に液状レジストを用いることができる液状レジスト形成後の基板構成を図８に示す。先に形成したＣｒ１７／Ｃｕ１８の上に液状レジストＬＰ−１０（２０）をスピンナを用いて塗布した。レジスト膜厚は、２２μｍとした。表３に液状レジスト形成条件を示す。
【００３０】
【表３】

【００３１】
レジストの加工は、配線密度、アスペクト比、ライン＆スペースの値により様々な方針を取ることが可能である。以下、本実施例では、レジストの加工は、レーザを用いたが、配線の密度が低く、アスペクト比が小さい場合は、通常の露光現像方法を採用することも出来る。
【００３２】
レジストをレーザで加工することの利点として、現在市販されているフィルムレジストでは加工困難な幅２０μｍ、厚さ２０μｍ、配線間ピッチ２０μｍといった微細なパターンを加工出来ることがあげられる。レーザ加工の方法に関しても２通りの方法があり、一方は、絶縁層表面に金属膜をスパッタし、それを加工してマスクとする方法（コンホーマル法）であり、他方は、レーザ源と加工物の間に誘電体マスクを入れる方法（投影法）である。本実施例では、それらの両者について検討を行った。
【００３３】
この方法は、レジスト表面に金属膜を形成し、その金属膜をパターニングすることによりマスクとするものである。この場合、レジストの種類は、フイルムレジスト・液状レジストいずれでもよい。コンホーマル法によるマスク形成プロセスを図９、図１０に示す。なお、ここでは、図７で形成したフィルムレジスト１９を例として説明する。
【００３４】
（ａ）レジスト表面に表１に示す成膜条件でＣｒ７５０Ａ１７／Ｃｕ３μｍ（２１）／Ｃｒ（２２）５００Ａををスパッタ成膜した。成膜時の温度は、室温とした。
【００３５】
（ｂ）レジスト塗布
レジスト２３を表４に示す成膜条件で塗布、硬化させた。
【００３６】
【表４】

【００３７】
硬化後の膜厚は、２μｍとした。
【００３８】
（ｃ）露光／現像
表５の条件で露光／現像を行った。
【００３９】
【表５】

【００４０】
（ｄ）Ｃｒエッチング（表６）、Ｃｕエッチング（表７）、Ｃｒエッチング（表８）を行い、パターニングを行った。
【００４１】
【表６】

【００４２】
【表７】

【００４３】
【表８】

【００４４】
（ｅ）レジスト剥離
表９の条件でレジスト剥離を行った。
【００４５】
【表９】

【００４６】
（ｆ）レーザ加工
表１０の条件でレーザ加工を行った。
【００４７】
【表１０】

【００４８】
（ｇ）Ｃｒエッチング（表６）、Ｃｕエッチング（表７）、Ｃｒエッチング（表８）を行い、表面の金属膜を剥離した（図１０）。
【００４９】
投影法による形成方法を図１１に示す。図７で形成したフィルムレジストを例として説明する。図７で形成したレジストにレーザ光を照射して加工する。この時、図１１（ａ）に示すように、光源から出たレーザ光２４の中にパターンを描写した誘電体マスク２５を設置し、フィルムレジスト１９を加工するものである。なお、図のレジストは、フィルムレジストであるが、本方法を、液状レジストであるＬＰ−１０（２０）に適用した結果も同様に、図１１（ｂ）の様に加工されていた。用いた装置、条件を表１０に示す。
【００５０】
コンホーマル法により、（ｆ）のレーザ加工をドライエッチを用いて行った。この場合の工程図は、図９、図１０と同じであるため省略する。使用した装置、条件を表１１に示す。
【００５１】
【表１１】

【００５２】
ガイドの電気めっきによる形成工程を図１１に示す。前項２のガイドの形成１で形成した金属銅１８を陰極２６とし、対向して陽極２７として山本鍍金試験器製：含りん銅板２８を設置してガイド１１のめっきをテフロン製めっき浴２９中で行った。本実施例によるめっき液３０の組成は、表１２とし、めっき条件は、表１３とした。
【００５３】
【表１２】

【００５４】
【表１３】

【００５５】
フィルムレジスト剥離後の基板構成は、表面にガイド１１が図１３に示すように形成されている。ここで、フィルムレジスト１９の剥離は、表１４に示す条件で行った。
【００５６】
【表１４】

【００５７】
液状レジスト剥離後の基板構成は、表面にガイド１１が図１３に示すように形成されている。ここで、液状レジスト（ＬＰ−１０）（２０）の剥離は、表１５に示す条件で行った。
【００５８】
【表１５】

【００５９】
給電膜のエッチングの時点の基板構成は、図１３に示すとおりである。まず、図１４（ａ）に示すようにＣｕ１７のエッチングを行った。その条件、液組成を、表１６に示す。
【００６０】
【表１６】

【００６１】
そして、下地の（ｂ）Ｃｒ（１７）のエッチングを行った。Ｃｒエッチング条件、液組成を表８に示す。
【００６２】
実際の光導波路を敷設する場合には、クラッド用の材料およびコア用の材料を使用する必要があるが、その材料は、感光性ポリイミド（日立化成製ＰＨＯＴＯ−ＰＩＱ１０４５）を用いた。本実施例では、液状ポリイミドを塗布する方法を用いたが、将来の材料開発状況によっては、フィルム状の材料を真空密着させることにより形成することも可能である。液状ポリイミドを塗布する方法を用いた工程を図１５（ａ）に示す。また、塗布材料、塗布条件を表１７に示す。
【００６３】
【表１７】

【００６４】
この表に示す条件を１回行うことで、６μｍ塗布することが出来る。この時、平坦化を促進させない条件（プリベークをメーカー推奨条件より高くする）で樹脂を硬化させるとガイド間のスペース２０μｍの部分では、１８μｍ程度の段差が残る。
【００６５】
実際の光導波路を敷設する場合には、クラッドの形成でも述べたようにクラッド用の材料およびコア用の材料を使用する必要がある。その材料には、高粘度ポリイミド（日立化成製ＰＩＱ３２５０−２００）を用いた。本実施例では、液状ポリイミドを塗布する方法を用いたが、将来の材料開発状況によっては、フィルム状の材料を用いることも可能である。液状ポリイミドを塗布する方法を用いた工程を図１５（ｂ）に示す。また、塗布材料、塗布条件を表１８に示す。
【００６６】
【表１８】

【００６７】
この表に示す条件で、１５μｍ塗布することが出来る。この時、ガイド間のスペース２０μｍの部分では、３μｍ程度の段差が残る。
【００６８】
本工程は、図１６（ａ）の形状を研磨によって図１６（ｂ）の用に削り込むことにより光導波路を形成するものである。本実施例における研磨は、テープ研磨を採用した。研磨テープ（日本ミクロコーティング（株）製）は、＃１０００、＃２０００、＃４０００を用いた。研磨の条件は、表１９のように行った。
【００６９】
【表１９】

【００７０】
テープ研磨以外にポリッシング等の他の研磨法を用いることも出来る。
【００７１】
現在入手可能な材料として、感光性ポリイミド（日立化成製ＰＨＯＴＯ−ＰＩＱ１０４５）を用いた。この場合も同様に、液状ポリイミドを塗布する方法を用いたが、将来の材料開発状況によっては、フィルム状の材料を用いることも可能である。
【００７２】
その結果、図１６（ｃ）に示すような形状の光導波路を敷設することが可能であることを確認した。
【００７３】
（実施例２）
また、基板１側から光信号が入力されることを考慮して、下層との接続として直径２０μｍの光信号伝達用のスルーホールを形成する工程について検討した。クラッドの形成（実施例１に示す工程）までは、実施例１と同様に形成する。この場合の形状は、図１６（ａ）のようになっている。次に以下に示す工程を導入する。
【００７４】
光伝送用スルーホールの加工工程は、光信号が基板側から入力される場合に導入される工程である。クラッドの加工は、光導波路の密度、アスペクト比の値により様々な方針を取ることが出来る。その方法は、レジストの加工に示した方法と同様にコンホーマル法によるレーザ加工または、ドライエッチを用いることもできる。しかし、この場合段差が大きいため投影法によるレーザ加工によって穴を開けることが適当と考えた。
【００７５】
このプロセスを図１７に示す。図１７（ａ）の様に光源から出たレーザ光２４の中にパターンを描写した誘電体マスク２５を設置し、下層クラッド２を加工するものである。その結果、図１７（ｂ）に示すように加工された。用いた装置、照射条件を表１０に示す。
【００７６】
上記工程の導入の結果、形状は、図１７（ｂ）のようになっている。続いてコアの形成以降の工程を進めていくと最終的に図１８に示す形状となり、上下層との接続が可能になる。
【００７７】
【発明の効果】
本発明によれば、光導波路を敷設した薄膜回路基板を製作することが可能である。
【図面の簡単な説明】
【図１】従来用いられてきた製造工程の断面図。
【図２】従来用いられてきた製造工程の断面図。
【図３】段差基板にワニスを塗布したときの形状の説明図。
【図４】本発明による工程の断面図。
【図５】実施例として作成した光導波路を敷設した薄膜基板の断面図。
【図６】給電膜形成後の基板の断面図。
【図７】フィルムレジスト形成後の基板の断面図。
【図８】液状レジスト形成後の基板断面図。
【図９】コンホーマル法によるレジスト加工方法の断面図。
【図１０】コンホーマル法によるレジスト加工方法の断面図。
【図１１】投影法によるレジスト加工方法の断面図。
【図１２】ガイドの電気めっきによる形成工程の断面図。
【図１３】レジスト剥離後の基板構成の説明図。
【図１４】給電膜エッチングの説明図。
【図１５】グラッド及びコアの塗布形成の説明図。
【図１６】研磨による光導波路の形成と上層グラッド形成の説明図。
【図１７】投影法による光伝送用スルーホール形成方法の説明図。
【図１８】光導波路を形成した薄膜回路基板の説明図。
【符号の説明】
２…下層クラッド、
３…コア、
１１…ガイド。

Claims

基板上に光導波路と配線とが形成された薄膜多層回路基板であって、
前記配線は、前記基板上に金属で形成された給電膜と該給電膜上にめっきで形成されたガイドとからなる積層構造のパターンとして設けられ、
前記光導波路は前記積層構造の互いに隣接する一対により形成された溝に樹脂を塗布して形成された第１のクラッドと、該第１のクラッド上に樹脂を塗布して形成されたコアとを含み、
前記コアは前記第１のクラッドの前記溝に対応して生じた凹部に形成され且つ該第１のクラッドとともに該溝を埋め込み、
前記第１クラッド及び前記コアは、その上面を研磨されて前記溝の隣接する一対の間で前記積層構造により分離され、
前記第１クラッド並びに前記コアの前記研磨された面及び前記積層構造を覆うように第２クラッドが形成されていることを特徴とする薄膜多層回路基板。
前記第１クラッド、前記コア、及び前記第２クラッドは、含フッ素ポリイミドを用いて形成されることを特徴とする請求項１に記載の薄膜多層回路基板。
基板上にめっきによりガイドを形成する第１工程、
前記ガイド及び該ガイドの隣接する一対の間に生じた溝を覆うように樹脂を塗布して第１クラッドを形成する第２工程、
前記第１クラッドを覆うように樹脂を塗布してコアを形成する第３工程、
前記第１クラッド及び前記コアの上面を研磨して、夫々の前記ガイド上に形成された部分を除去する第４工程、及び
前記第１クラッド並びに前記コアの前記研磨された面及び前記ガイドの上面に樹脂を塗布して該コア上に第２のクラッドを形成する第５工程とを含み、
前記第２工程にて前記第１クラッドに前記溝に対応して凹部を形成させ、前記第３工程にて該凹部に前記樹脂を塗布することにより、該溝毎に前記コアを設けることを特徴とする光導波路の製造方法。
前記第１工程において、前記基板上に金属膜を形成する工程、該金属膜上にレジストパターンを形成する工程、該レジストパターンが形成された該基板をめっき浴に入れて該金属膜の該レジストパターンから露出した部分にめっきを施して前記ガイドを形成する工程、及び該ガイドが形成された基板上から該レジストパターンを除去する工程がこの順に行われることを特徴とする請求項３に記載の光導波路の製造方法。
前記第１工程において、前記基板上から前記レジストパターンを除去する工程の後に、前記ガイドをマスクとして前記金属膜をパターニングすることを特徴とする請求項４に記載の光導波路の製造方法。