KR101449765B1 - 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판 - Google Patents

광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판 Download PDF

Info

Publication number
KR101449765B1
KR101449765B1 KR1020090005403A KR20090005403A KR101449765B1 KR 101449765 B1 KR101449765 B1 KR 101449765B1 KR 1020090005403 A KR1020090005403 A KR 1020090005403A KR 20090005403 A KR20090005403 A KR 20090005403A KR 101449765 B1 KR101449765 B1 KR 101449765B1
Authority
KR
South Korea
Prior art keywords
layer
core
thin film
hybrid substrate
metal thin
Prior art date
Application number
KR1020090005403A
Other languages
English (en)
Other versions
KR20090082131A (ko
Inventor
다카미 히키타
가즈노리 무네
도시키 나이토
야스나리 오야부
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090082131A publication Critical patent/KR20090082131A/ko
Application granted granted Critical
Publication of KR101449765B1 publication Critical patent/KR101449765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판에 관한 것으로서, 코어용 수지층상에 레지스트층을 형성한 후, 이를 소정의 패턴으로 형성하고, 상기 코어용 수지층 부분을 코어(광 배선)(3)로 한다. 계속해서 언더 클래드층(2)상에 금속박막(5)을 레지스트층 및 코어(3)를 피복한 상태로 형성하고, 그 후 레지스트층을 그 표면의 금속박막(5)과 함께 제거한다. 계속해서 잔존한 금속박막(5)에 대해 전해도금을 실시함으로써 인접하는 코어(3)와 코어(3) 사이의 홈부(6)를 전해도금에 의한 도금층(7a)으로 매립하고, 상기 도금층(7a)을 전기배선(7)으로 하여 광전기 혼재 기판을 제조할 때의 공정을 줄일 수 있고, 또한 제조된 광전기 혼재 기판의 박형화를 도모할 수 있는 것을 특징으로 한다.

Description

광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판{METHOD FOR PRODUCING OPTOELECTRIC HYBRID SUBSTRATE AND OPTOELECTRIC HYBRID SUBSTRATE OBTAINED THEREBY}
본 발명은 광도파로와 전기배선이 혼재되어 있는 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판에 관한 것이다.
최근, 광을 매체로 한 정보 통신이 보급되어 있다. 따라서, 정보 통신용 전자 기기 등에 이용하는 기판으로서, 광도파로와 전기배선을 혼재시킨 광전기 혼재 기판(예를 들면, 일본 공개특허공보 제2001-7463호 참조)이 채용되어 있다.
이 광전기 혼재 기판은 통상, 전기배선(도선)이 소정 패턴으로 형성된 전기배선 기판과, 광의 통로인 코어(광 배선)가 소정 패턴으로 형성된 광도파로가 적층된 구조로 되어 있다. 그 일례를 도 3에 도시한다. 상기 도 3에 도시한 광전기 혼재 기판(B)은 전기배선 기판(α)상에 광도파로(β)가 형성된 2층의 적층 구조로 되어 있다. 상기 전기배선 기판(α)에서는 복수의 전기배선(96)이 절연층(95)에 매설되고, 그 상태에서 다른 절연층(94)으로 지지된 상태로 되어 있다. 상기 광도파로(β)에서는 복수의 코어(93)가 오버 클래드층(98)에 매설되고, 그 상태에서 언더 클래드층(92)에 지지된 상태로 되어 있다.
그러나, 상기 종래의 광전기 혼재 기판(B)의 제조 방법에서는 전기배선 기판(α)을 제작한 후에 광도파로(β)의 제작이 실시되고, 또한 각각의 제작에는 많은 공정이 필요하므로 광전기 혼재 기판(B)의 제조에는 장시간을 요한다. 예를 들면, 전기배선 기판(α)의 전기배선(96)의 패턴 형성에는 노광 및 현상 등에 의해 레지스트를 패턴 형성한 후에 그 레지스트 이외의 부분을 도금하고, 그 후 상기 레지스트를 제거하는 등 많은 공정을 거칠 필요가 있다. 또한, 광도파로(β)의 코어(93)의 패턴 형성에도 노광 및 현상 등의 많은 공정이 필요하다.
또한, 상기 종래의 광전기 혼재 기판(B)에서는 전기배선 기판(α)상에 광도파로(β)가 적층된 2 층 구조로 되어 있으므로 박형화에 불리하고, 최근의 박형화의 요청에 대응할 수 없다.
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로서, 광전기 혼재 기판을 제조할 때의 공정을 줄일 수 있고, 또한 제조되는 광전기 혼재 기판의 박형화를 도모할 수 있는 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 언더 클래층상에 코어용 수지층을 형성하는 코어용 수지층 형성공정과, 상기 코어용 수지층상에 레지스트층을 형성하는 레지스트층 형성공정과, 패턴 가공에 의해 상기 레지스트층을 코어용 수지층과 함 께 소정의 패턴으로 형성하고, 상기 코어용 수지층을 코어화하는 패턴 가공공정과, 패턴 형성된 레지스트층과 코어를 구비한 언더 클래드층상에 금속박막을 레지스트층 및 코어를 피복한 상태로 형성하는 금속박막 형성공정과, 상기 금속박막으로 피복되어 있는 레지스트층을 금속박막과 함께 제거하는 레지스트층 제거공정과, 패턴 형성되어 돌출 상태로 되어 있는 코어의 측면의 금속박막 및 코어와 코어 사이의 언더 클래드층상의 금속박막에 대해 전해도금을 실시함으로써 상기 코어와 이에 인접하는 코어 사이의 홈부를 도금층으로 매립하고, 상기 도금층을 전기배선으로 하는 전해도금공정과, 상기 코어 및 상기 전기배선을 피복한 상태로 오버 클래드층을 형성하는 오버 클래드층 형성공정을 구비하는 광전기 혼재 기판의 제조 방법을 제 1 요지로 한다.
또한, 본 발명은 상기 광전기 혼재 기판의 제조 방법에 의해 얻어진 광전기 혼재 기판으로서, 언더 클래드층상에 소정 패턴으로 돌출 형성된 복수의 코어와, 상기 돌출 형성된 코어의 측면과 상기 코어 형성 부분을 제외한 언더 클래층의 표면 부분을 따라서 형성된 금속박막과, 상기 코어와 이에 인접하는 코어 사이의 홈부에 매립된 전해도금층으로 이루어진 전기배선과, 상기 코어 및 상기 전기배선을 피복한 상태로 형성된 오버 클래드층을 구비하는 광전기 혼재 기판을 제 2 요지로 한다.
본 발명의 광전기 혼재 기판의 제조 방법에서는 복수의 코어(광 배선)를 소정 패턴으로 돌출 형성한 후, 그 인접하는 코어와 코어 사이의 홈부를 전해도금에 의한 도금층으로 매립하고, 상기 도금층을 전기배선(도선)으로 한다. 즉, 본 발명에서는 광도파로 등의 구성 요소인 코어와 코어 사이의 홈부를 이용하여 전기배선을 만들기 때문에, 전기배선의 패턴을 새롭게 형성할 필요가 없고, 그 만큼 광전기 혼재 기판을 제조할 때의 공정을 줄일 수 있다. 그 결과, 광전기 혼재 기판의 제조 시간의 단축화가 가능해지고, 생산 효율의 향상이 가능해진다. 또한, 상기와 같이 전기배선의 패턴은 코어의 패턴을 이용하여 형성되므로 코어와 전기배선의 위치 결정 정밀도를 자동적으로 높게 할 수 있다. 또한, 상기 전기배선은 광도파로의 코어와 코어 사이의 홈부를 이용하여 형성되므로 제조되는 광전기 혼재 기판은 이른바 1층 구조가 되고, 종래의 2층 구조의 것과 비교하여 상당히 얇게 할 수 있게 된다.
또한, 언더 클래드층이 금속제 기대(metal base)상에 형성될 경우에는 상기 금속제 기대상에 광전기 혼재 기판을 제조한 후, 상기 금속제 기대만을 에칭에 의해 제거함으로써 광전기 혼재 기판만을 간단히 얻을 수 있다.
특히, 금속제 기대가 스테인레스제 기대인 경우에는 그 스테인레스제 기대가 내식성 및 크기 안정성이 우수하므로 그 위에서의 광전기 혼재 기판의 제조를 안정된 상태로 실시할 수 있다.
그리고, 본 발명의 광전기 혼재 기판은 상기와 같이 인접하는 코어와 코어 사이의 홈부를 이용하여 전기배선이 형성되어 있으므로 이른바 1층 구조가 된다. 따라서, 상기 코어와 전기배선이 동일한 높이 위치로 형성되어 있다. 이 때문에 본 발명의 광전기 혼재 기판은 종래의 2층 구조의 것과 비교하여 상당한 박형화가 가능해진다.
(발명을 실시하기 위한 가장 좋은 형태)
계속해서, 본 발명의 실시 형태를 도면에 기초하여 자세히 설명한다.
도 1의 (a)~(d) 내지 도 2의 (a)~(c)는 본 발명의 광전기 혼재 기판의 제조 방법의 일 실시형태를 도시하고 있다. 이 실시 형태에서는 우선 스테인레스판 등으로 이루어진 기대(基臺)(1)의 상면의 전체면에 절연성 재료로 이루어진 언더 클래드층(2)을 형성한다(도 1의 (a) 참조). 계속해서 상기 언더 클래드층(2)상에 절연성 재료로 이루어진 코어용 수지층(3a)을 형성하고, 그 후, 상기 코어용 수지층(3a)상에 레지스트층(4)을 형성한다(도 1의 (b) 참조). 계속해서 상기 레지스트층(4)을 코어용 수지층(3a)과 함께 소정의 패턴으로 형성한다(도 1의 (c) 참조). 상기 소정 패턴으로 형성되어 돌출 상태로 되어 있는 코어용 수지층(3a) 부분이 코어(광 배선)(3)가 된다. 계속해서 스퍼터링 또는 무전해도금 등에 의해 상기 패턴으로 형성된 레지스트층(4)과 코어(3)를 구비한 언더 클래드층(2)상에 금속박막(5)을 레지스트층(4) 및 코어(3)를 피복한 상태로 형성한다(도 1의 (d) 참조). 그 후, 에칭에 의해 상기 레지스트층(4)을 제거한다(도 2의 (a) 참조). 이 때, 레지스트층(4)의 표면에 형성된 금속박막(5)도 상기 레지스트층(4)과 함께 제거된다. 잔존하는 금속박막(5)은 언더 클래드층(2)의 표면과 코어(3)의 양 측면(32)에 형성된 상태가 된다. 그리고, 이 잔존하는 금속박막(5)에 대해 전해도금을 실시함으로써 인접하는 코어(3)들 사이의 홈부(6)를 전해도금층(7a)으로 매립한다(도 2의 (b) 참조). 이 상태에서 상기 인접하는 코어(3)와 코어(3) 사이의 홈부(6) 내에 있는 전해도금층(7a)이 전기배선(도선)(7)이 된다. 그리고, 상기 코어(3) 및 상기 전기배선(7)을 피복한 상태로 절연성 재료로 이루어진 오버 클래드층(8)을 형성한다(도 2의 (c) 참조). 이와 같이 하여 코어(광 배선)(3)와 전기배선(도선)(7)이 번갈아 배치된, 이른바 1층 구조의 광전기 혼재 기판(A)이 얻어진다. 이 광전기 혼재 기판(A)은 기대(1)상에 형성되어 있으므로 스테인레스판 등으로 이루어진 기대(1)를 산 등으로 처리하여 제거하여 제품화되거나 또는 기대(1)와 함께 제품화된다.
이 광전기 혼재 기판(A)에서는 언더 클래드층(2), 코어(3) 및 오버 클래드층(8)으로 광도파로가 형성되고, 코어(3)와 코어(3) 사이의 홈부(6) 내에 전기배선(7)이 형성되어 있다. 그리고, 전기배선(7)은 언더 클래드층(2), 코어(3) 및 오버 클래드층(8)의 절연성을 이용하여 형성되어 있으므로 신뢰성이 높다. 또한, 코어(3)의 양 측면(32)에는 금속박막(5)이 형성되고, 이를 광의 반사면으로서 작용시킬 수 있으므로 광의 전파가 더 확실해진다.
이상에 대해 더 자세히 설명하면, 상기 언더 클래드층(2)이 형성되는 기대(1)(도 1의 (a) 참조)는 평판 형상이고, 앞에서 설명한 스테인레스판 등의 금속판이 이용되지만, 이에 한정되지 않고 유리, 석영, 실리콘 및 합성 수지 등으로 이루어진 것도 이용할 수 있다. 또한, 기대(1)의 두께는 예를 들면 20㎛(필름 형상의 기대(1))~5mm(판형상의 기대(1))의 범위 내로 설정된다.
상기 언더 클래드층(2)의 형성(도 1의 (a) 참조)은 예를 들면 다음과 같이 실시된다. 즉, 우선 상기 기대(1)상에 종래 공지된 감광성 수지(절연성이 풍부한 수지)가 용매에 용해되어 있는 바니시를 도포한 후, 가열 처리에 의해 건조시킴으로써 감광성 수지층을 형성한다. 계속해서 상기 감광성 수지층을 조사선에 의해 노광한 후, 가열 처리를 실시하여 광 반응을 완결시킨다. 이에 의해 상기 감광성 수지층을 언더 클래드층(2)으로 형성한다. 언더 클래드층(2)(감광성 수지층)의 두께는 통상 10~1000㎛의 범위 내로 설정된다.
상기 언더 클래드층(2)의 형성에 있어서, 상기 바니시의 도포는 예를 들면 스핀코트법, 디핑법, 캐스팅법, 인젝션법 및 잉크젯법 등에 의해 실시된다. 그 후의 가열 처리에 의한 건조는 50~120℃×10~30분간 실시된다. 그리고, 상기 노광용 조사선으로서는 예를 들면 가시광, 자외선, 적외선, X선, α선, β선 및 γ선 등이 이용된다. 바람직하게는 자외선이 이용된다. 자외선을 이용하면 큰 에너지를 조사하여 큰 경화 속도를 얻을 수 있고, 또 조사 장치도 소형이고 저렴하며, 생산 비용의 저렴화를 도모할 수 있기 때문이다. 자외선의 광원으로서는 예를 들면 저압 수은등, 고압 수은등 및 초고압 수은등 등을 예로 들 수 있고, 자외선의 조사량은 통상 10~10000mJ/㎠, 바람직하게는 50~3000mJ/㎠이다. 그 후의 가열 처리는 80~250℃, 바람직하게는 100~200℃에서 10초~2시간, 바람직하게는 5분~1시간 범위 내에서 실시된다.
그 후공정인 코어용 수지층(3a)의 형성(도 1의 (b) 참조)은 예를 들면 언더 클래드층(2)의 형성공정의 감광성 수지층과 동일하게 하여 감광성 수지층이 형성되는 것에 의해 실시된다. 코어용 수지층(3a)(코어 (3))의 형성 재료는 상기 언더 클래드층(2) 및 하기 오버 클래드층(8)(도 2의 (c) 참조)의 형성 재료보다도 굴절 률이 큰 재료가 이용된다. 상기 굴절률의 조정은 예를 들면 상기 언더 클래드층(2), 코어(3) 및 오버 클래드층(8)의 각 형성 재료의 종류의 선택이나 조성 비율을 조정하여 실시할 수 있다. 코어용 수지층(3a)의 두께는 통상 10~100㎛의 범위 내로 설정된다.
그 후 형성되는 상기 레지스트층(4)(도 1의 (b) 참조)의 형성 재료로서는 이 실시 형태에서는 감광성 포토 레지스트가 이용된다. 그리고, 상기 레지스트층(4)의 형성은 코어용 수지층(3a)상에 상기 포토 레지스트를 도포한 후, 가열 처리에 의해 건조시킴으로써 실시된다. 상기 포토 레지스트의 도포는 예를 들면 스핀코트법, 디핑법, 캐스팅법, 인젝션법 및 잉크젯법 등에 의해 실시된다. 또는 드라이 필름 레지스트를 부착해도 좋다. 상기 레지스트층(4)의 두께는 통상 10~30㎛의 범위 내로 설정된다.
그 후공정인 상기 코어용 수지층(3a)과 레지스트층(4)의 패턴 형성(도 1의 (c) 참조)은 예를 들면 다음과 같이 실시된다. 즉, 우선 코어(3)의 패턴에 대응하는 개구 패턴이 형성되어 있는 노광 마스크를 통해 상기 언더 클래드층(2)의 형성공정과 동일하게 하여 상기 레지스트층(4)을 조사선에 의해 노광하고, 또한 그 레지스트층(4)을 투과하여 상기 코어용 수지층(3a)을 조사선에 의해 노광한 후, 가열 처리를 실시한다. 계속해서 현상액을 이용하여 현상을 실시하여 코어용 수지층(3a)의 미노광 부분을 용해시켜 제거한다. 이에 의해 언더 클래드층(2)상에 잔존한 코어용 수지층(3a)을 코어(3)의 패턴으로 형성하고, 또한 그 위에 레지스트층(4)을 잔존시킨다. 그 후, 가열 처리에 의해 그 잔존한 코어용 수지층(3a) 내의 현상액 및 레지스트층(4) 내의 현상액을 제거한다. 이에 의해 상기 잔존한 코어용 수지층(3a) 부분을 코어(3)로 형성한다. 코어(3)의 폭은 통상 8~50㎛의 범위 내로 설정된다.
상기 코어(3) 등의 패턴 형성에 있어서, 상기 현상은 예를 들면 침지법, 스프레이법 및 패들법 등이 이용된다. 또한, 현상액으로서는 예를 들면 유기계 용매, 알칼리계 용매를 함유하는 유기계 용매 등이 이용된다. 이와 같은 현상액 및 현상 조건은 코어용 수지층(3a), 레지스트층(4)의 감광성 수지 조성물의 조성에 의해 적절히 선택된다. 상기 현상 후의 가열 처리는 통상 80~120℃×10~30분간의 범위 내에서 실시된다.
그 후 형성되는 상기 금속박막(5)(도 1의 (d) 참조)은 후의 전해도금(도 2의 (b) 참조)을 실시할 때 음극으로서 사용되는 금속층이다. 상기 금속박막(5)의 금속 재료로서는 크롬, 구리 등을 예로 들 수 있다. 상기 금속박막(5)의 두께는 통상 600~2600Å의 범위 내로 설정된다.
그 후공정인 에칭에 의한 상기 레지스트층(4)의 제거(도 2의 (a) 참조)는 인접하는 코어(3)와 코어(3) 사이의 홈부(6)에만 금속박막(5)을 남기기 위해 실시된다. 레지스트층(4) 표면의 금속박막(5)이 남은 상태에서는 후의 전해도금(도 2의 (b) 참조)에 의해 상기 레지스트층(4) 표면의 금속박막(5)에 도금층(7a)이 형성되고, 인접하는 코어(3)와 코어(3) 사이의 홈부(6) 내에 있는 도금층(7a)(전기배선(7))이 단락되기 때문이다. 상기 에칭은 전체(도 1의 (d)의 것)를 에칭액에 침지하고, 레지스트층(4)의 단면(노출되어 있는 면)으로부터 에칭액을 레지스트층(4) 내에 침투시켜 레지스트층(4)을 제거함으로써 실시된다. 상기 에칭 시, 제거되는 레지스트층(4)의 표면의 금속박막(5)은 레지스트층(4)의 제거에 의해 레지스트층(4)의 지지가 없어지므로 레지스트층(4)의 제거와 동시에 제거된다. 상기 에칭액으로서는 수산화나트륨 수용액 등을 예로 들 수 있다.
상기 에칭 후에 실시되는 전해도금(도 2의 (b) 참조)은 도금욕중에서 상기 금속박막(5)을 음극으로 하고, 상기 도금욕에 전압을 인가함으로써 실시된다. 이에 의해 상기 금속박막(5)의 표면에 전해도금에 의한 도금층(7a)이 형성된다. 상기 전해도금에 의해 형성되는 도금층(7a)의 금속 재료로서는 구리, 니켈, 금 및 주석 등을 예로 들 수 있다. 상기 전해도금으로서는 비어필 도금이 바람직하다. 인접하는 코어(3)와 코어(3) 사이의 홈부(6)(도 2의 (a) 참조) 내에 도금층(7a)을 매립하는 데에 적합하기 때문이다. 또한, 상기 홈부(6) 내의 도금층(7a)은 홈부(6)를 완전히 매립하지 않은 상태라도 좋고, 홈부(6)의 상단면으로부터 돌출된 상태라도 좋다.
상기 전해도금 후에 실시되는 오버 클래드층(8)의 형성(도 2의 (c) 참조)은 상기 언더 클래드층(2)의 형성과 동일하게 하여 실시된다. 즉, 상기 코어(3) 및 상기 전기배선(7)을 피복하도록 감광성 수지층을 형성한 후, 노광 및 가열 처리를 실시하여 상기 감광성 수지층을 오버 클래드층(8)으로 형성한다. 오버 클래드층(8)(감광성 수지층)의 두께는 10~1000㎛의 범위 내로 설정된다.
이와 같이 하여 기대(1)상에 광전기 혼재 기판(A)이 제조된다(도 2의 (c) 참조). 이 광전기 혼재 기판(A)은 앞에서 설명한 바와 같이, 기대(1)상에 설치된 상 태로 사용해도 좋고, 기대(1)를 박리 또는 에칭 등에 의해 제거하여 사용해도 좋다.
상기 광전기 혼재 기판(A)에서는 복수의 코어(3)와, 이들 코어(3)를 상하로부터 협지하는 언더 클래드층(2)과 오버 클래드층(8)에 의해 광도파로가 구성되어 있고, 상기 광도파로 내의 인접하는 코어(3)와 코어(3) 사이에 전기배선(7)이 형성되어 있다. 즉, 상기 광전기 혼재 기판(A)은 광도파로 내에 코어(광 배선)(3)와 동일면상에서(동일층에) 전기배선(도선)(7)이 형성된 구성으로 되어 있다. 이 때문에 상기 광전기 혼재 기판(A)은 종래의 2층 구조의 광전기 혼재 기판(B)(도 3 참조)과 비교하여 상당히 얇게 되어 있다. 또한, 코어(3)의 양 측면(32)에는 앞에서 설명한 바와 같이 금속박막(5)이 형성되어 있으므로 상기 금속박막(5)을 코어(3) 내를 전파하는 광의 반사면으로서 작용시킬 수 있고, 광의 전파를 더 확실하게 할 수 있다. 또한, 각 전기배선(7)의 주위에 배치되어 있는 언더 클래드층(2), 코어(3) 및 오버 클래드층(8)은 상기 광도파로를 구성하는 절연체이므로 전기배선(7)이 단락되지 않는다.
또한, 상기 실시형태에서는 코어(3) 및 레지스트층(4)의 패턴 형성을 노광 및 현상 등에 의해 실시했지만, 그 패턴 형성은 그 이외의 방법으로 실시해도 좋고, 예를 들면 회전날 등을 이용한 절삭 등에 의해 실시해도 좋다. 이 경우, 코어(3) 및 레지스트층(4)의 형성 재료는 감광성의 것에 한정되지 않고, 열경화성 수지 등이라도 좋다.
또한, 상기 실시형태에서는 레지스트층(4) 및 그 표면의 금속박막(5)의 제거 를 에칭액을 이용한 에칭에 의해 실시했지만, 그 제거는 그 이외의 방법으로 실시해도 좋고, 예를 들면 연마 등의 물리적 방법으로 실시해도 좋다.
또한, 상기 실시형태에서는 언더 클래드층(2), 오버 클래드층(8)의 형성에 있어서, 재료로서 감광성 수지를 이용하여 그 형성을 노광 등에 의해 실시했지만, 그 이외라도 좋다. 예를 들면 언더 클래드층(2), 오버 클래드층(8)의 재료로서 폴리이미드 수지, 에폭시 수지 등의 열경화성 수지를 이용하여 그 열경화성 수지가 용매에 용해되어 있는 바니시를 도포 등 한 후, 가열 처리(통상, 300~400℃×60~180분간)에 의해 경화시키는 등하여 언더 클래드층(2), 오버 클래드층(8)을 형성해도 좋다. 또한, 언더 클래드층(2), 오버 클래드층(8)으로서 수지 필름을 이용해도 좋다.
계속해서 실시예에 대해 설명한다. 단, 본 발명은 실시예에 한정되지 않는다.
(실시예)
(언더 클래드층 및 오버 클래드층의 형성 재료)
하기 화학식 1로 표시되는 비스페녹시에탄올플루오렌글리시딜에테르(성분 A) 35 중량부, 지환식 에폭시 수지인 3', 4'-에폭시시클로헥실메틸-3, 4-에폭시시클로헥산카르복실레이트(다이셀 가가쿠사제, 세록사이드 2021P)(성분 B) 40 중량부, (3', 4'-에폭시시클로헥산)메틸-3', 4'-에폭시시클로헥실-카르복실레이트(다이셀 가가쿠사제, 세록사이드 2081)(성분 C) 25 중량부, 4, 4'-비스(디(β히드록시에톡시)페닐설피니오)페닐설피드-비스-헥사플루오로안티모네이트의 50% 프로피온카보네 이트 용액(성분 D) 1 중량부를 혼합함으로써 언더 클래드층 및 오버 클래드층의 형성 재료를 조제했다.
Figure 112009004249035-pat00001
(코어의 형성 재료)
상기 성분 A: 70 중량부, 1, 3, 3-트리스{4-(2-(3-옥세타닐)]부톡시페닐}부탄: 30 중량부, 상기 성분 D:1 중량부를 락트산 에틸 28 중량부에 용해함으로써 코어의 형성 재료를 조제했다.
(광전기 혼재 기판의 제조)
스테인레스제 기대(두께 20㎛)의 표면에 상기 언더 클래드층의 형성 재료를 스핀코트법에 의해 도포한 후, 100℃×15분간 가열 처리에 의해 건조시켰다. 계속해서 원하는 개구 패턴이 형성된 포토마스크(노광 마스크)를 통해 2000mJ/㎠의 자외선 조사에 의한 노광을 실시했다. 계속해서 100℃×15분간 가열 처리를 실시함으로써 언더 클래드층을 형성했다. 이 언더 클래드층의 두께를 접촉식 막 두께게로 측정하면 25㎛이었다. 또한, 이 언더 클래드층의 파장 830nm의 굴절률은 1.542었다.
계속해서, 상기 언더 클래드층의 표면에 상기 코어의 형성 재료를 스핀코트법에 의해 도포한 후, 100℃×15분간의 가열 처리에 의해 건조시켜 코어용 수지층을 형성했다. 계속해서 상기 코어용 수지층상에 포토 레지스트를 스핀코트법에 의해 도포한 후, 가열 처리에 의해 건조시켜 레지스트층(두께 20 ㎛)을 형성했다. 계속해서 그 레지스트층의 위쪽에 코어의 패턴과 동일 형상의 개구 패턴이 형성된 포토 마스크를 배치했다. 그리고, 그 위쪽으로부터 컨택트 노광법으로 4000mJ/㎠의 자외선 조사에 의한 노광을 실시한 후, 120℃×30분간 가열 처리를 실시했다. 계속해서 γ-부티로락톤 수용액을 이용하여 현상함으로써 상기 레지스트층 및 코어용 수지층의 미노광 부분을 용해 제거한 후, 120℃×30분간 가열 처리를 실시했다. 이에 의해 잔존한 소정 패턴의 코어용 수지층 부분을 코어로 했다. 상기 코어의 단면 크기는 SEM(전자 현미경)으로 측정한 바, 폭 50㎛×높이 50㎛이고, 인접하는 코어와 코어 사이의 틈은 50㎛이었다. 또한, 이 코어의 파장 830nm의 굴절률은 1.588이었다.
계속해서, 스퍼터링에 의해 패턴 형성된 레지스트층과 코어를 구비한 언더 클래드층상에 크롬과 구리의 합금으로 이루어진 금속박막(두께 1500Å)을 레지스트층 및 코어를 피복한 상태로 형성했다. 그 후, 수산화나트륨 수용액으로 이루어진 에칭액에 침지하여 레지스트층을 그 표면에 형성된 금속박막도 모두 제거했다.
그리고, 잔존한 금속박막(언더 클래드층의 표면의 금속박막과 코어의 양 측면의 금속박막)의 표면에 전해도금에 의해 구리로 이루어진 도금층을 형성하고, 인접하는 코어와 코어 사이의 홈부를 상기 도금층으로 매립했다. 그 도금층을 전기 배선으로 했다.
그리고, 상기 코어 및 상기 전기배선을 피복하도록 상기 언더 클래드층의 형성과 동일하게 하여 오버 클래드층을 형성했다. 이 오버 클래드층의 두께를 접촉식 막두께계로 측정하면 25㎛이었다. 또한, 이 오버 클래드층의 파장 830nm의 굴절률은 1.542이었다.
이와 같이 하여 코어(광 배선)와 전기배선(도선)이 동일한 높이 위치로 번갈아 배치되고, 그 상하에 언더 클래드층과 오버 클래드층이 각각 배치된 광전기 혼재 기판을 기대상에 제조할 수 있다.
도 1의 (a)~(d)는 본 발명의 광전기 혼재 기판의 제조 방법의 일 실시형태를 모식적으로 도시한 설명도,
도 2의 (a)~(c)는 상기 광전기 혼재 기판의 제조 방법을 모식적으로 도시한 설명도, 및
도 3은 종래의 광전기 혼재 기판을 모식적으로 도시한 설명도이다.
*도면의 주요 부분에 대한 부호의 설명
2: 언더 클래드층 3 : 코어
5 : 금속박막 6 : 홈부
7 : 전기배선 7a : 도금층

Claims (4)

  1. 언더 클래층상에 코어용 수지층을 형성하는 코어용 수지층 형성공정과, 상기 코어용 수지층상에 레지스트층을 형성하는 레지스트층 형성공정과, 패턴 가공에 의해 상기 레지스트층을 코어용 수지층과 함께 소정의 패턴으로 형성하고, 상기 코어용 수지층을 코어화하는 패턴 가공공정과, 패턴 형성된 레지스트층과 코어를 구비한 언더 클래드층상에 금속박막을 레지스트층 및 코어를 피복한 상태로 형성하는 금속박막 형성공정과, 상기 금속박막으로 피복되어 있는 레지스트층을 금속박막과 함께 제거하는 레지스트층 제거공정과, 패턴 형성되어 돌출 상태로 되어 있는 코어의 측면의 금속박막 및 코어와 코어 사이의 언더 클래드층상의 금속박막에 대해 전해도금을 실시함으로써 상기 코어와 이에 인접하는 코어 사이의 홈부를 도금층으로 매립하고, 상기 도금층을 전기배선으로 하는 전해도금공정과, 상기 코어 및 상기 전기배선을 피복한 상태로 오버 클래드층을 형성하는 오버 클래드층 형성공정을 구비하는 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 언더 클래드층은 금속제 기대상에 형성되는 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속제 기대는 스테인레스제 기대인 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
  4. 삭제
KR1020090005403A 2008-01-24 2009-01-22 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판 KR101449765B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-013874 2008-01-24
JP2008013874A JP4934069B2 (ja) 2008-01-24 2008-01-24 光電気混載基板の製造方法

Publications (2)

Publication Number Publication Date
KR20090082131A KR20090082131A (ko) 2009-07-29
KR101449765B1 true KR101449765B1 (ko) 2014-10-13

Family

ID=40514111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005403A KR101449765B1 (ko) 2008-01-24 2009-01-22 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판

Country Status (5)

Country Link
US (1) US7747123B2 (ko)
EP (1) EP2083296B1 (ko)
JP (1) JP4934069B2 (ko)
KR (1) KR101449765B1 (ko)
CN (1) CN101493547B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
KR100952478B1 (ko) * 2008-02-19 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101074406B1 (ko) * 2009-11-02 2011-10-17 삼성전기주식회사 광기판 및 그 제조방법
KR101086828B1 (ko) * 2009-11-30 2011-11-25 엘지이노텍 주식회사 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
US8428401B2 (en) * 2009-12-16 2013-04-23 Telefonaktiebolaget L M Ericsson (Publ) On-chip optical waveguide

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
US20070140633A1 (en) * 2005-07-25 2007-06-21 Fuji Xerox Co., Ltd. Optical waveguide film, and light transmission and reception module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931048B2 (ja) * 1990-07-04 1999-08-09 三井化学株式会社 高純度テレフタル酸の製造方法
JP3674061B2 (ja) * 1994-10-31 2005-07-20 株式会社日立製作所 薄膜多層回路基板および光導波路の製造方法
AUPN258095A0 (en) 1995-04-21 1995-05-18 Unisearch Limited Low temperature fabrication of silica-based pecvd channel waveguides
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
US6477284B1 (en) 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP3491677B2 (ja) 1999-06-24 2004-01-26 日本電気株式会社 光電気混載基板およびその製造方法
JP2001311846A (ja) * 2000-04-28 2001-11-09 Oki Printed Circuit Kk 電気配線・光配線混載多層シートの製造方法及び電気配線・光配線混載多層基板の製造方法
JP3514443B2 (ja) * 2000-10-10 2004-03-31 日本電信電話株式会社 光ファイバ布線板の製造方法
JP2003034680A (ja) * 2001-07-19 2003-02-07 Ajinomoto Co Inc ピロリドンカルボン酸又はその塩の製造法
JP4703065B2 (ja) * 2001-09-14 2011-06-15 大日本印刷株式会社 光導波路回路の製造方法
JP2003287636A (ja) * 2002-03-28 2003-10-10 Nec Corp 光機能デバイスおよびその製造方法
JP2004012635A (ja) * 2002-06-04 2004-01-15 Nippon Paint Co Ltd 光電気配線複合実装基板及びその製造方法
JP2006156439A (ja) * 2004-11-25 2006-06-15 Nitto Denko Corp 光電気混載基板の製造方法
JP2006259361A (ja) * 2005-03-17 2006-09-28 Hitachi Chem Co Ltd ポリマー光導波路の製造方法
JP2007194476A (ja) * 2006-01-20 2007-08-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP2007279237A (ja) * 2006-04-04 2007-10-25 Nitto Denko Corp 光導波路の製法
JP2008276000A (ja) * 2007-05-01 2008-11-13 Nitto Denko Corp 光導波路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
US20070140633A1 (en) * 2005-07-25 2007-06-21 Fuji Xerox Co., Ltd. Optical waveguide film, and light transmission and reception module

Also Published As

Publication number Publication date
EP2083296B1 (en) 2011-12-28
JP2009175430A (ja) 2009-08-06
JP4934069B2 (ja) 2012-05-16
EP2083296A3 (en) 2009-09-09
US20090190879A1 (en) 2009-07-30
EP2083296A2 (en) 2009-07-29
CN101493547A (zh) 2009-07-29
KR20090082131A (ko) 2009-07-29
CN101493547B (zh) 2012-10-03
US7747123B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
EP2083294B1 (en) Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
US7616846B2 (en) Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
US8055105B2 (en) Opto-electric hybrid module
JP5160941B2 (ja) 光導波路モジュールの製造方法
KR101449765B1 (ko) 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판
KR20060058649A (ko) 전기-광학 하이브리드 회로 기판의 제조 방법
KR101430266B1 (ko) 광도파로의 제조 방법
US7212700B2 (en) Electro-optic hybrid circuit board
KR20080097337A (ko) 광도파로
JP5820233B2 (ja) 光導波路の製法
JP4538949B2 (ja) 光部品搭載用基板製造方法
JP4590722B2 (ja) 光部品搭載用基板製造方法
KR101395492B1 (ko) 광도파로의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee