KR20060058649A - 전기-광학 하이브리드 회로 기판의 제조 방법 - Google Patents

전기-광학 하이브리드 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20060058649A
KR20060058649A KR1020050112909A KR20050112909A KR20060058649A KR 20060058649 A KR20060058649 A KR 20060058649A KR 1020050112909 A KR1020050112909 A KR 1020050112909A KR 20050112909 A KR20050112909 A KR 20050112909A KR 20060058649 A KR20060058649 A KR 20060058649A
Authority
KR
South Korea
Prior art keywords
layer
metal foil
circuit board
hybrid circuit
forming
Prior art date
Application number
KR1020050112909A
Other languages
English (en)
Inventor
류스케 나이토우
히데유키 우스이
아마네 모치즈키
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20060058649A publication Critical patent/KR20060058649A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 박리성 기판 및 그 위에 형성된 금속 호일을 포함하는 금속 전달 시트의 금속 호일 면 상에 언더클래딩층을 형성하는 단계; 상기 언더클래딩층 상에 코어층을 형성하는 단계; 상기 코어층 및 언더클래딩층을 덮도록 오버클래딩층을 형성하는 단계; 금속 호일로부터 박리성 기판을 제거하는 단계; 및 금속 호일을 에칭하여 소정의 도전체 패턴을 형성하는 단계를 포함하는 전기-광학 하이브리드 회로 기판의 제조 방법을 제공한다.

Description

전기-광학 하이브리드 회로 기판의 제조 방법{PROCESS FOR PRODUCING ELECTRO-OPTICAL HYBRID CIRCUIT BOARD}
도 1a 내지 1c는 본 발명에 따른 전기-광학 하이브리드 회로 기판(electro-optical hybrid circuit board)의 제조 방법의 단계를 보여주는 단면도로서, 도 1a는 전달 시트의 금속 호일 상에 언더클래딩층을 형성하는 단계를 나타내고, 도 1b는 상기 언더클래딩층 상에 코어층을 형성하는 단계를 나타내며, 도 1c는 상기 코어층 및 언더클래딩층을 덮도록 오버클래딩층을 형성하는 단계를 나타낸다.
도 2a 내지 2c는 본 발명에 따른 전기-광학 하이브리드 회로 기판의 제조 방법의 단계를 보여주는 단면도로서, 도 2a는 전달 시트의 박리성 기판을 제거하는 단계를 나타내고, 도 2b는 감법(subtractive method)에 의해 금속 호일로부터 도전체 패턴을 형성하는 단계를 나타내며, 도 2c는 도전체 패턴을 덮도록 절연층을 형성하는 단계를 나타낸다.
* 도면의 주요 부분에 대한 부호의 설명
1: 박리성 기판 2: 금속 호일
3: 언더클래딩층 4: 금속 전달 시트
5: 코어층 6: 오버클래딩층
7: 도전체 패턴 8: 절연층
본 발명은 전기-광학 하이브리드 회로 기판의 제조 방법에 관한 것이다.
최근의 정보 통신 기술에서, 정보 통신을 수행할 때 광 신호와 전기 신호는 상호 전환된다. 이러한 정보 통신에서는, 전기 신호를 전송하기 위한 배선 회로 기판 및 광을 전송하기 위한 광도파로를 갖는 전기-광학 하이브리드 회로 기판이 사용된다. 전기-광학 하이브리드 회로 기판의 구성 요소로서 역할을 하는 도전체 패턴을 형성하기 위한 기술로서, 반-가법(semi-additive method)이 공지되어 있다(일본 특허공개 공보 제 2002-236228 호).
고밀도 정보 통신에서는, 통신 기기의 크기 및 두께 감소에 대한 요구가 있고, 또한 전기-광학 하이브리드 회로 기판은 전송 손실이 감소될 것이 요구된다.
그러나, 반-가법에 의해 광도파로 상에 도전체 패턴을 형성할 때 광도파로를 구성하는 수지가 스퍼터링시 발생되는 열로 인해 변질되어 광 전송 손실의 증가를 야기하는 경우가 있다.
따라서, 본 발명의 목적은 광도파로의 광 전송 손실을 증가시키지 않고 도전 체 패턴을 형성해 줄 수 있는 전기-광학 하이브리드 회로 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적 및 효과는 하기 설명으로부터 명백해질 것이다.
상기 목적을 달성하기 위해, 본 발명은,
박리성 기판 및 그 위에 형성된 금속 호일을 포함하는 금속 전달 시트의 금속 호일 면 상에 언더클래딩층을 형성하는 단계;
상기 언더클래딩층 상에 코어층을 형성하는 단계;
상기 코어층 및 언더클래딩층을 덮도록 오버클래딩층을 형성하는 단계;
금속 호일로부터 박리성 기판을 제거하는 단계; 및
금속 호일을 에칭하여 소정의 도전체 패턴을 형성하는 단계를
포함하는 전기-광학 하이브리드 회로 기판의 제조 방법을 제공한다.
전기-광학 하이브리드 회로 기판을 제조하기 위한 본 발명의 방법에 따르면, 광도파로의 광 전송 손실의 증가를 방지하면서 전기-광학 하이브리드 회로 기판을 제조할 수 있다.
전기-광학 하이브리드 회로 기판을 제조하기 위한 본 발명의 방법에서는, 금속 전달 시트를 먼저 제조한다. 상기 금속 전달 시트는 박리성 기판 및 그 위에 형성된 금속 호일을 포함한다.
박리성 기판은 금속성 기판 또는 수지성 기판일 수 있다. 그러나, 하기에서 기술될 언더클래딩층의 형성에 필요한 열 저항성을 고려할 때 금속성 기판이 바람직하다. 박리성 기판은 금속성 또는 수지성 기판의 표면을 박리성-부여 처리를 수행함으로써 수득된다.
박리성-부여 처리는 예를 들어, 금속성 또는 수지성 기판의 표면을 플라즈마 처리 또는 코로나 처리에 의해 개질 또는 산화시킴으로써 달성될 수 있다. 이와는 달리, 상기 처리는 전착(electrodeposition)에 적합한 재료, 예컨대 금속 산화물(예를 들어, 이산화규소(SiO2) 또는 이산화티탄(TiO2)), 불소 화합물, 규소 화합물, 아크릴 화합물; 또는 질소-함유 화합물(예를 들어, 트라이아졸 화합물)로부터 금속성 또는 수지성 기판의 표면 상에 박리층을 형성함으로써 달성될 수 있다.
박리성 기판의 두께는 바람직하게는 10 내지 500㎛이다.
금속 호일을 형성하는데 사용되는 재료는 그것이 에칭에 의해 배선으로 가공될 수 있는 재료인 한 특별히 제한되지 않는다. 그러나, 금속 호일은 바람직하게는 구리 호일, 니켈 호일, 알루미늄 호일 등이다.
금속 호일의 두께는 바람직하게는 3 내지 50㎛이다.
박리성 기판 상에 금속 호일을 형성하기 위해서는, 예를 들어 박리성 기판이 금속성 기판인 경우 전해질 금속 도금이 사용될 수 있고, 박리성 기판이 수지성 기판인 경우 스퍼터링이 사용될 수 있다.
본 발명의 전기-광학 하이브리드 회로 기판의 제조 방법은 도 1 및 도 2를 참조하여 하기에 설명될 것이다.
먼저, 도 1a에 도시된 바와 같이 언더클래딩층(3)이 금속 전달 시트(4)의 금속 호일(2) 상에 형성된다.
언더클래딩층(3)을 형성하기 위해서, 언더클래딩층(3)을 형성하기 위한 수지를 용매에 용해시킴으로써 제조된 용액을 도포하고 건조하여 층을 형성하는 방법을 사용할 수 있다.
언더클래딩층(3)을 형성하기 위한 수지는 투명성을 갖는 한 특별히 제한되지 않는다. 그의 예는 에폭시 수지, 폴리(아민산) 수지 및 폴리이미드 수지 등을 포함한다.
언더클래딩층(3)의 두께는 바람직하게는 5 내지 100㎛이다.
다음으로, 소정의 패턴을 갖는 코어층(5)이 도 1b에 도시된 언더클래딩층(3) 상에 형성된다. 코어층(5)을 형성하기 위한 방법은 특별히 제한되지 않는다. 예를 들어, 코어층(5)은 감광성 수지를 소정의 패턴에 따라 광에 노출시켜 수지를 현상함으로써 형성할 수 있다. 감광성 수지는 바람직하게는 감광성 에폭시 수지, 감광성 폴리(아민산) 수지 및 감광성 폴리이미드 수지 등이다.
보통, 코어층(5)은 후술될 언더클래딩층(3) 및 오버클래딩층(6)보다 더 높은 굴절률을 갖도록 설계된다.
코어층(5)의 패턴은 바람직하게는 5 내지 100㎛의 선폭 및 5 내지 100㎛의 선 간격을 갖는다. 코어층(5)의 두께는 바람직하게는 5 내지 100㎛이다.
다음으로, 오버클래딩층(6)이 형성되어 도 1c에 도시된 바와 같이 코어층(5) 및 언더클래딩층(3)을 덮는다. 오버클래딩층(6)은 언더클래딩층(3)과 같은 방 식으로 형성될 수 있다.
오버클래딩층(6)의 두께는 바람직하게는 5 내지 100㎛이다.
오버클래딩층(6)을 형성하는데 사용되는 수지는 투명성을 갖는 한 특별히 제한되지 않는다. 그의 예는 에폭시 수지, 폴리(아민산) 수지, 및 폴리이미드 수지를 포함한다. 보통, 언더클래딩층(3)에 사용되는 것과 동일한 수지를 사용한다.
다음으로, 박리성 기판(1)은 도 2a에 도시된 바와 같이 제거된다. 도 2b에 도시된 바와 같은 소정의 모양을 갖는 도전체 패턴(7)은 소위 감법(subtractive method), 즉 에칭에 의해 금속 호일(2)의 불필요한 부분을 제거함으로써 형성된다.
필요에 따라, 이어서 절연층(8)이 형성되어 도 2c에 도시된 바와 같이 도전체 패턴(7)을 덮는다. 절연층(8)을 형성하기 위해서, 절연층(8)을 형성하기 위한 수지를 용매에 용해시킴으로써 제조된 용액을 도포하고 건조하여 층을 형성하는 방법이 사용될 수 있다.
절연층(8)을 형성하기 위한 수지는 절연 특성을 갖는 한 특별히 제한되지 않는다. 그의 예는 합성 수지, 예컨대 폴리이미드 수지, 폴리(아마이드-이미드) 수지, 아크릴 수지, 폴리에터 나이트릴 수지, 폴리에터설폰 수지, 폴리(에틸렌 테레프탈레이트) 수지, 폴리(에틸렌 나프탈레이트) 수지, 폴리(바이닐 클로라이드) 수지, 에폭시 수지 및 폴리우레탄 수지를 포함한다. 내열성의 관점에서, 폴리이미드 수지를 사용하는 것이 바람직하다.
절연층(8)의 두께는 바람직하게는 5 내지 50㎛이다.
필요에 따라, 도전체 패턴이 노출되는 개구가 상기 절연층(8)에 형성되어, 도전체 패턴의 노출된 부분이 전자 부품과의 접속을 위한 단자 부분으로 기능하도록 할 수 있다.
실시예
본 발명을 하기 실시예를 참조하여 보다 상세히 설명하지만, 본 발명은 이 실시예로 한정되는 것으로 해석되지 않아야 한다.
실시예 1
먼저, 표 1에 나타낸 구성에 따라 성분을 함께 혼합하고 용매로서 사이클로헥산온을 사용하여 용해시켰다. 이로써, 바니시 A 및 B를 제조하였다. 각 바니시에 대해, 바니시를 경화시켜 수득된 경화된 수지의 굴절률(633㎚의 파장에서 측정)을 또한 표 1에 나타내었다.
Figure 112005067923679-PAT00001
플루오렌 유도체 1: 비스페녹시에탄올플루오렌 다이글리시딜 에터(하기 화학식 1로 표시되고, 식에서 R1 내지 R6은 각각 수소원자이며, n은 1이다)
플루오렌 유도체 2: 비스페놀플루오렌 다이글리시딜 에터(하기 화학식 1로 표시되고, 식에서 R1 내지 R6은 각각 수소원자이며, n은 0이다)
희석제: 3,4-에폭시사이클로헥센일메틸 3',4'-에폭시사이클로헥센카복실레이트(셀록사이드(Celoxide) 2021P, 다이셀 케미칼 인더스트리즈 리미티드(Daicel Chemical Industries, Ltd.) 제조)
광-산 발생제: 4,4-비스[다이(β-하이드록시에톡시)페닐설피니오]페닐 설파이드 비스헥사플루오로안티모네이트의 50% 프로필렌 카보네이트 용액
Figure 112005067923679-PAT00002
박리성-부여 표면 및 35㎛의 두께를 갖는 구리 기판 및 그 위에 형성된 5㎛의 두께를 갖는 구리 호일로 구성된 금속 전달 시트(MT35S, 미츠이 마이닝 & 스멜팅 코포레이션 리미티드(Mitsui Mining & Smelting Co., Ltd.) 제조)를 제조하였다.
바니시 A를 스핀 코팅에 의해 구리 호일의 표면 상에 도포하고 100℃에서 15분 동안 건조하여 수지층을 형성하였다. 그 후, 상기 수지층에 2,000mJ/㎠의 노광량으로 자외선을 전면 조사하고, 이어서 100℃에서 20분 동안 가열하여 20㎛의 두께를 갖는 언더클래딩층을 형성하였다(도 1a 참조).
계속해서, 바니시 B를 스핀 코팅에 의해 상기 언더클래딩층 상에 도포하고, 100℃에서 30분 동안 건조하여 수지층을 형성하였다. 이어서, 선 폭 50㎛의 선형 광도파로 패턴을 갖는 포토마스크(합성 석영제 크롬 마스크)를 통해 상기 수지층 에 2,000mJ/㎠의 노광량으로 접촉 노광법에 의해 자외선을 조사하였다.
그 후, 노광후 가열을 100℃에서 60분 동안 수행하였다. 생성된 구조물을 아세토나이트릴계 현상액에 침지시켰다. 수지층을 이처럼 현상하여 패턴을 수득하였다. 그 후, 수지층을 100℃에서 10분 동안 가열하여 수지에 남아있는 아세토나이트릴을 제거하였다. 이로써, 두께 50㎛ 및 폭 50㎛의 정방형 단면을 갖는 코어층을 250㎛의 선 간격으로 형성하였다(도 1b 참조).
바니시 A를 상기 언더클래딩층 및 코어층 상에 스핀 코팅에 의해 도포하고 100℃에서 20분 동안 건조시켜 수지층을 형성하였다. 그 후, 상기 수지층에 3,000mJ/㎠의 노광량으로 자외선을 전면 조사하고, 이어서 100℃에서 30분 동안 가열하여 두께 80㎛의 오버클래딩층을 형성하였다(도 1c 참조).
이로써, 광도파로 부분을 금속 전달 시트의 구리 호일 상에 형성하였다.
다음으로, 구리 기판을 제거하였고(도 2a 참조), 광도파로 부분의 반대편 구리 호일 상에 포토레지스트를 위치시켰다. 포토레지스트를 노출시키고 현상시켜 레지스트 패턴을 형성하였다. 그 후, 레지스트 패턴에 의해 덮이지 않고 노출된 구리 호일의 상기 부분을 에칭하여, 선 폭 25㎛ 및 선 간격 25㎛을 갖는 도전체 패턴을 형성하였다. 포토레지스트를 제거하였다(도 2b 참조).
폴리(아민산) 용액을 형성된 도전체 패턴에 도포하고, 건조한 후 가열하여 중합체를 이미드화하였다. 이로써, 폴리이미드로 구성된 두께 25㎛의 절연층을 형성하였다(도 2c 참조).
이렇게 하여 제조된 전기-광학 하이브리드 회로 기판의 광도파로 부분의 광 전송을 측정하였다. 그 결과, 광 전송 손실이 0.1dB/㎝인 것으로 밝혀졌다.
비교 실시예 1
광도파로 부분을 규소 기판 상에 실시예 1과 같은 방식으로 제조하였다. 그 후, 도전체 패턴을 광도파로 부분의 오버클래딩층 표면 상에 반-감법에 의해 형성하였다.
즉, 두께 0.01㎛를 갖는 크롬 호일 및 두께 0.15㎛를 갖는 구리 호일을 스퍼터링에 의해 오버클래딩층 상에 금속 호일로서 연속적으로 형성하였다. 그 후, 도전체 패턴과 반대의 패턴을 갖는 도금 레지스트를 금속 호일 상에 형성하였다. 구리의 전기 도금을 수행하여 20㎛-두께 구리로 구성된 금속성 배선을 형성하였다. 상기 배선은 금속성 배선 폭 25㎛ 및 금속성 배선 간격 25㎛를 갖는 도전체 패턴이었다. 그 후, 도금 레지스트를 제거하고 도전체 패턴에 의해 덮이지 않고 노출된 얇은 금속막 부분을 습식 에칭에 의해 제거하였다.
폴리(아민산) 용액을 도전체 패턴을 덮도록 도포하고, 건조한 후 가열하여 중합체를 이미드화함으로써, 폴리이미드로 이루어지고 두께 25㎛를 갖는 절연층을 형성하였다. 이로써, 전기-광학 하이브리드 회로 기판을 수득하였다.
그 결과, 에폭시 수지는 스퍼터링시 발생되는 열로 인해 변색하였다.
제조된 전기-광학 하이브리드 회로 기판의 광도파로 부분의 광 전송을 측정하였다. 그 결과, 광 전송 손실이 1dB/㎝인 것으로 밝혀졌다.
본 발명은 그의 특정 실시태양을 참조로 하여 상세히 설명되었지만, 본 발명 의 정신 및 범위를 벗어나지 않으면서 다양한 변경 및 변화가 이루어질 수 있다는 것은 당해 기술분야의 숙련자에게 자명할 것이다.
본 출원은 2004년 11월 25일자로 출원된 일본 특허출원 제 2004-340124 호에 기초한 것으로, 이의 내용은 본원에서 참고로 인용된다.
본 발명의 전기-광학 하이브리드 회로 기판의 제조 방법은 광도파로의 광 전송 손실을 증가시킴이 없이 도전체 패턴을 형성할 수 있다.

Claims (4)

  1. 박리성 기판 및 그 위에 형성된 금속 호일을 포함하는 금속 전달 시트의 금속 호일면 상에 언더클래딩층을 형성하는 단계;
    상기 언더클래딩층 상에 코어층을 형성하는 단계;
    상기 코어층 및 언더클래딩층을 덮도록 오버클래딩층을 형성하는 단계;
    금속 호일로부터 박리성 기판을 제거하는 단계; 및
    금속 호일을 에칭하여 소정의 도전체 패턴을 형성하는 단계
    를 포함하는 전기-광학 하이브리드 회로 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 박리성 기판이 박리성-부여 처리에 의해 처리된 표면을 갖는 금속성 기판인 전기-광학 하이브리드 회로 기판의 제조 방법.
  3. 제 2항에 있어서,
    상기 박리성-부여 처리가 플라즈마 처리 또는 코로나 처리인 전기-광학 하이브리드 회로 기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 금속 호일이 구리 호일, 니켈 호일 또는 알루미늄 호일인 전기-광학 하이브리 드 회로 기판의 제조 방법.
KR1020050112909A 2004-11-25 2005-11-24 전기-광학 하이브리드 회로 기판의 제조 방법 KR20060058649A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004340124A JP2006156439A (ja) 2004-11-25 2004-11-25 光電気混載基板の製造方法
JPJP-P-2004-00340124 2004-11-25

Publications (1)

Publication Number Publication Date
KR20060058649A true KR20060058649A (ko) 2006-05-30

Family

ID=35478686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050112909A KR20060058649A (ko) 2004-11-25 2005-11-24 전기-광학 하이브리드 회로 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7284322B2 (ko)
EP (1) EP1662282A1 (ko)
JP (1) JP2006156439A (ko)
KR (1) KR20060058649A (ko)
CN (1) CN1784123A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718312B2 (ja) * 2005-12-02 2011-07-06 京セラ株式会社 光導波路部材、光配線基板、光配線モジュール、光導波路部材製造方法、および光配線基板製造方法
US8045829B2 (en) 2005-12-02 2011-10-25 Kyocera Corporation Optical waveguide member, optical wiring board, optical wiring module and method for manufacturing optical waveguide member and optical wiring board
JP4668049B2 (ja) * 2005-12-02 2011-04-13 京セラ株式会社 光配線モジュール
KR100756374B1 (ko) * 2006-08-21 2007-09-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI306519B (en) * 2006-10-25 2009-02-21 Ind Tech Res Inst Optical-electrical circuit board
JP4791409B2 (ja) * 2007-05-01 2011-10-12 日東電工株式会社 光導波路の製造方法
JP5580511B2 (ja) * 2007-10-22 2014-08-27 パナソニック株式会社 光電複合基板の製造方法
JP4934068B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
JP4934069B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
KR100972894B1 (ko) * 2008-05-26 2010-07-28 주식회사 두산 광회로기판의 제조방법
JP4989572B2 (ja) 2008-07-07 2012-08-01 日東電工株式会社 回路付サスペンション基板およびその製造方法
KR101108730B1 (ko) 2010-06-23 2012-02-29 삼성전기주식회사 광 연성인쇄회로기판 및 이의 제조 방법
JP5768545B2 (ja) * 2011-07-05 2015-08-26 日立化成株式会社 フレキシブル光導波路及びフレキシブル光電気複合基板
JP5887562B2 (ja) * 2014-05-21 2016-03-16 パナソニックＩｐマネジメント株式会社 光電複合基板の製造方法
WO2016047447A1 (ja) * 2014-09-24 2016-03-31 日東電工株式会社 光電気混載基板およびその製法
JP6712742B2 (ja) 2014-09-24 2020-06-24 日東電工株式会社 光電気混載基板およびその製法
JP6623344B2 (ja) * 2016-03-22 2019-12-25 日東電工株式会社 光導波路積層体およびその製法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138241A (ja) * 1997-07-14 1999-02-12 Tomoegawa Paper Co Ltd フレキシブル光導波路素子及びその製造方法
JP2000199827A (ja) 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
TW460717B (en) 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP2002236228A (ja) 2000-12-06 2002-08-23 Ibiden Co Ltd 多層プリント配線板
WO2003100486A1 (fr) * 2002-05-28 2003-12-04 Matsushita Electric Works, Ltd. Materiau pour le montage mixte de substrat de circuit optique/circuit electrique et montage mixte de substrat de circuit optique/circuit electrique
DE60324222D1 (de) 2002-06-07 2008-12-04 Fujifilm Corp Verfahren zur Herstellung strukturierter Schichten
US7024084B2 (en) 2002-09-20 2006-04-04 Fuji Xerox Co., Ltd. Electrodeposition solution, optical part produced therefrom, and production method for same optical part
AU2003303474A1 (en) 2002-12-24 2004-07-22 Sentrex Company Multilayer product to make printed circuit boards
JP2006154684A (ja) * 2004-10-27 2006-06-15 Nitto Denko Corp 光電気混載基板

Also Published As

Publication number Publication date
EP1662282A1 (en) 2006-05-31
US20060120658A1 (en) 2006-06-08
CN1784123A (zh) 2006-06-07
US7284322B2 (en) 2007-10-23
JP2006156439A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
KR20060058649A (ko) 전기-광학 하이브리드 회로 기판의 제조 방법
US7212700B2 (en) Electro-optic hybrid circuit board
KR20080097337A (ko) 광도파로
US8989529B2 (en) Printed circuit board for optical waveguides and method of manufacturing same
EP2083294B1 (en) Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083295B1 (en) Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083296B1 (en) Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
JP2012133235A (ja) 光ファイバコネクタ及びその製造方法
JP5820233B2 (ja) 光導波路の製法
JP4538949B2 (ja) 光部品搭載用基板製造方法
KR100913675B1 (ko) 인쇄회로기판에서의 광도파로 형성방법
JP3674061B2 (ja) 薄膜多層回路基板および光導波路の製造方法
KR20000011817A (ko) 광도파로및그제조방법
KR101395492B1 (ko) 광도파로의 제조 방법
CN114641136A (zh) 电路板的铜层凸台制作方法及电路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application