KR20040014394A - 코어 기판, 이것을 사용한 다층 회로 기판 - Google Patents

코어 기판, 이것을 사용한 다층 회로 기판 Download PDF

Info

Publication number
KR20040014394A
KR20040014394A KR10-2003-7003577A KR20037003577A KR20040014394A KR 20040014394 A KR20040014394 A KR 20040014394A KR 20037003577 A KR20037003577 A KR 20037003577A KR 20040014394 A KR20040014394 A KR 20040014394A
Authority
KR
South Korea
Prior art keywords
circuit board
conductor
laser processing
land portion
insulating layer
Prior art date
Application number
KR10-2003-7003577A
Other languages
English (en)
Inventor
미쯔하시다까유끼
가따기리야스유끼
마쯔다다까히로
간다다께시
Original Assignee
메이코 일렉트로닉스 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이코 일렉트로닉스 컴파니 리미티드 filed Critical 메이코 일렉트로닉스 컴파니 리미티드
Publication of KR20040014394A publication Critical patent/KR20040014394A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

상면과 하면에 복수의 단위 회로 기판을 적층하여 다층 회로 기판을 제조할 때에 사용하는 코어 기판 (B) 으로서, 도체 랜드부 (11A) 를 사이에 두고 2 층의 절연층 (10A,10B) 이 적층되어 있고, 도체 랜드부의 상하에는 절연층 표면에서 도체 랜드부에까지 이르는 한쌍의 레이저 가공구멍 (12A,12B) 이 형성되고, 한쌍의 레이저 가공구멍의 각각에는 전기 도금재가 충전되어 도체 랜드부를 통해 전기적으로 접속하는 한쌍의 기둥 형상 도체 (13A,13B) 가 형성되어 있고, 전체층의 층간 접속을 전기 구리 도금재로 형성되는 직렬 구조로 취할 수 있으므로 저저항ㆍ파인 패턴화의 실현이 가능한 다층 회로 기판을 제조하는 데에 유용하다.

Description

코어 기판, 이것을 사용한 다층 회로 기판 {CORE SUBSTRATE, AND MULTILAYER CIRCUIT BOARD USING IT}
최근 전자ㆍ전기 기기의 소형화ㆍ다기능화ㆍ경량화의 진전에 수반하여 이들 기기에 장착되는 회로 기판으로서는 다층 회로 기판이 널리 채용되고 있다. 이 다층 회로 기판은 표면에 소정 패턴의 도체 회로가 형성되어 있는 단위 회로 기판을 복수장 적층하여 이루어지는 일체화 구조물로 되어 있어 각 단위 회로 기판 사이는 스루 홀이나 비아 홀로 도통되어 있다.
그리고, 도체 회로선의 미세화나 회로 패턴의 고밀도화에 대한 요망이 고조되는 가운데 최근의 다층 회로 기판의 제조방법은 거의 빌드업 공법으로 특화되고 있다.
이 빌드업 공법의 한 예를 이하 도면을 참조하여 설명한다.
먼저, 도 1 에 나타낸 바와 같이 절연기재 (1a) 의 양면에 동박 (1b,1b) 이 접합되어 있는 양면 구리접합 적층판 (1) 을 코어 기판 A0으로서 준비하고, 그 소정 장소를 드릴 가공하여 소정 직경의 스루 홀 (2; 드릴 가공구멍) 을 형성한다.
이어서, 도 2 에 나타낸 바와 같이 무전해 구리 도금과 전기 구리 도금을 순차적으로 실시하여 구리 도금층 (3A) 을 형성한 다음 드릴 가공구멍 (2) 안에 도전 페이스트나 에폭시 수지 등의 충전재 (4) 를 충전하여 이것을 건조시키고, 또한 전체 표면을 평탄하게 연마하여 충전재 (4) 와 구리 도금층 (3A) 사이를 하나의 평탄면 상태로 한다.
이어서, 전체 표면에 조화(粗化)처리, 무전해 구리 도금, 및 전기 구리 도금을 순차적으로 실시함으로써, 도 3 에 나타낸 바와 같이 구리 도금층 (3B) 을 형성하고, 충전재 (4) 의 상ㆍ하면에 덮개를 하여 중간재 A1로 한다.
이어서, 중간재 A1에 패터닝을 실시한 후 예컨대 염화 제 1 철을 사용하여 에칭처리하고, 도 4 에 나타낸 바와 같이 절연기재 (1a) 의 양면에 소정 패턴의 도체 회로 (5A) 를 형성하여 중간재 A2를 제조한다. 양면에 형성된 도체 회로 (5A,5A) 는 충전재 (4) 와 구리 도금층 (3A) 으로 전기적으로 접속되어 있다.
이어서, 도 5 에 나타낸 바와 같이 이들 도체 회로를 매설하여 절연층 (6A,6A) 을 적층한 후 열압 프레스하고, 그리고 소정 장소에 예컨대 레이저 가공을 실시함으로써, 구리 도금층 (3B) 에까지 이르는 비아 홀용 오목구멍 (7A) 을 형성하고, 또한 절연층 (6A) 표면에 조화처리, 무전해 구리 도금 및 전기 구리 도금을순차적으로 실시하여 절연층 (6A) 의 전체면과 구리 도금층 (3B) 을 덮는 구리 도금층 (3C) 이 형성되어 있는 중간재 A3을 제조한다.
이어서, 도 6 에 나타낸 바와 같이 중간재 A3의 구리 도금층 (3C) 에 패터닝과 에칭처리를 실시하여 절연층 (6A,6A) 표면에 소정 패턴의 도체 회로가 형성되어 있는 중간재 A4를 제조한다.
그 후, 상기한 중간재 A4에 대해 중간재 A2로부터 중간재 A3을 제조하는 조작을 실시하여 절연층 (6A) 의 상(하) 에 절연층 (6B) 을 적층하고, 여기에 비아 홀용 오목구멍 (7B) 을 형성한 후 구리 도금층 (3D) 으로 이루어지는 소정 패턴의 도체 회로를 형성한다. 이렇게 하여 도 7 에 나타낸 바와 같이 전체적으로 5 층 구조의 다층 회로 기판 A5가 제조된다.
그런데, 상기한 빌드업 공법에는 다음과 같은 문제가 있다.
(1) 먼저, 코어 기판 A0의 제조시에는 양면 구리접합 적층판 (1) 에 드릴 가공하여 스루 홀 (2) 을 형성할 필요가 있다.
그러나, 최근의 다층 회로 기판에 대해서는 형상의 더 한층의 소형화와 박형화, 회로 패턴의 더 한층의 고밀도화ㆍ미세화가 요구되고 있으므로, 상기한 스루 홀 (2) 의 소경화가 강하게 요구되고 있으며, 최근에는 드릴 직경이 0.10 ∼ 0.15㎜ 정도로까지 직경이 미세해지고 있다.
그러나, 이러한 미세한 직경의 스루 홀을 형성하는 경우에는 고가격의 극소드릴을 사용해야 하며, 또한 빈번한 드릴 절손의 발생, 스루 홀 형성 위치 정밀도의 저하, 드릴 가공의 저속화 등의 문제가 발생된다는 점에서 낮은 생산 비용으로 제조하려는 요구에 부응하기가 매우 어렵다.
(2) 또한, 드릴 가공한 스루 홀에는 도전 페이스트 등을 충전할 필요가 있다. 그러나, 극소직경의 구멍에 수지 또는 도전 페이스트를 완전히 충전한다는 것은 매우 어려울 뿐 아니라 충전작업에 수반되는 설비의 설치나 공정 증가는 피할 수 없어 전체적인 제조 비용이 상승된다.
(3) 도 7 의 다층 회로 기판 A5로 알 수 있는 바와 같이, 절연층 (6B) 의 비아 홀 (7B) 은 절연층 (6B) 의 하층인 절연층 (6A) 의 비아 홀 (7A) 의 바로 위에 형성되는 경우는 없다. 절연층 (6B) 의 적층시에 비아 홀 (7A) 은 오목구멍 형상으로 되어 있으므로, 그 위에 비아 홀 (7A) 을 형성하기는 불가능하기 때문이다.
따라서, 절연층 (6B) 의 비아 홀 (7B) 은 비아 홀 (7A) 로부터 평면적으로 이격된 위치에 형성될 수밖에 없다. 그러나, 이러한 상태는 다층 회로 기판 A5에서의 비아 홀의 면내 분포 밀도가 낮아지게 되어 부품의 고밀도 실장화의 관점에서 바람직하지 않다.
가령, 비아 홀 (7A) 의 바로 위에 비아 홀 (7B) 을 형성하고자 하면 비아 홀 (7A) 에 예컨대 도전 페이스트를 충전하고, 그 위에 구리 도금층을 형성하여 덮개를 하고 그 덮개 위에 비아 홀 (7B) 을 형성하는 작업이 필요하다. 이는 공정증가를 초래하여 제조 비용을 상승시키게 된다.
이러한 문제에 대처하기 위해 최근 아라미드 부직포와 에폭시 수지로 이루어지는 프리프레그에 비아 홀용 레이저 가공구멍을 형성하고, 그 레이저 가공구멍에 도전 페이스트를 충전한 후, 전체면에 동박을 적층ㆍ열압 프레스하고, 또한 소정 도체 회로가 형성되어 있는 동일한 재료의 프리프레그를 순차적으로 복수장 쌓아 올리고, 마지막으로 열압 프레스하여 제조한 다층 회로 기판이 시판되고 있다 (마츠시타 전자부품 (주) 제조의 ALIVH (등록상표)).
이 다층 회로 기판의 경우, 드릴 가공을 하지 않아 스루 홀은 전혀 없으며, 전체층의 층간 접속은 도전 페이스트가 충전되어 있는 비아와 각 층에 형성되는 비아 랜드 사이에서 실시하고, 또 부품 랜드 바로 아래에서도 층간 접속을 취할 수 있다. 그러나, 이 다층 회로 기판도 레이저 가공구멍으로의 도전 페이스트의 충전이 필요하기 때문에 상기한 문제 (2) 를 해결하는 것은 아니다.
또한, 이 선행기술에서는 전체층의 층간 접속을 도전 페이스트로 취하고 있지만, 도전 페이스트로 층간 접속을 취하는 태양에는 다음과 같은 문제가 있다.
(4) 일반적으로 도전 페이스의 저항값은 예컨대 스루 홀 도금으로 적용되고 있는 구리 도금 등에 비해 높다. 또한, 도전 페이스트는 동분이나 은분과 수지의 혼합물이기 때문에, 구리 도금재에 비해 그 열팽창률은 크다.
따라서, 전체층의 층간 접속을 도전 페이스트로 취할 경우, 다층화하면 할수록 층간 접속부의 전체저항이 높아지고, 또한 열응력이 발생하는 등의 문제로 인해 기판으로서의 신뢰성에 문제가 생긴다.
(5) 또한, 도전 페이스트에 의한 층간 접속은 레이저 가공구멍에 충전되어 있는 도전 페이스트와 그 바로 위 (바로 아래) 에 위치하는 비아 랜드 사이의 압착 접촉 작용만으로 실현시키고 있다.
따라서, 양자의 접착강도가 높다고만은 할 수 없다. 따라서, 양자의 접착강도를 향상시키기 위해 레이저 가공구멍의 직경의 대경화와 비아 랜드의 대경화를 실시할 필요가 있다.
그러나, 이러한 대응은 비아 랜드의 소경화, 나아가서는 도체 회로의 파인 패턴화라는 추세에 역행하는 것으로 바람직하지 않다.
또한 빌드업 공법에 관한 다른 선행기술로는 동박 위에 은 페이스트를 인쇄ㆍ건조시켜 볼록한 산 형상의 범프를 형성하고, 그 위에 프리프레그를 올리고, 상기 범프를 프리프레그에 관통시켜 상층의 구리 패드에 접촉시키는 구조의 다층 회로 기판이 시판되고 있다 ((주) 토시바 제조의 B2itTM).
그러나, 이 방법에 의한 층간 접속은 도전 페이스트의 동박에 대한 압착접착에 의한 층간 접속이기 때문에, 상기한 ALIVH (등록상표) 의 경우와 마찬가지로, 도통 저항값의 상승과 열 및 물리적 충격에 대한 접속 신뢰성에 문제가 있는 것으로 생각된다.
본 발명은 상기한 선행기술에 관해 설명한 (1) ∼ (5) 의 모든 문제를 해결할 수 있는 다층 회로 기판을 제조하기 위해 사용하는 데 유효한 신규한 코어 기판과, 이 코어 기판을 사용한 신규한 다층 회로 기판의 제공을 목적으로 한다.
발명의 개시
상기한 목적을 달성하기 위해 본 발명에서는 상면과 하면에 복수의 단위 회로 기판을 적층하여 다층 회로 기판을 제조할 때에 사용하는 코어 기판으로서,
도체 랜드부를 사이에 두고 2 층의 절연층이 적층되어 있고, 상기 도체 랜드부의 상하에는 상기 절연층 표면에서 상기 도체 랜드부에까지 이르는 한쌍의 레이저 가공구멍이 형성되고, 상기 한쌍의 레이저 가공구멍의 각각에는 전기 도금재가 충전되어 상기 도체 랜드부를 통해 전기적으로 접속하는 한쌍의 기둥 형상 도체가 형성되어 있는 것을 특징으로 하는 코어 기판 (이하, 코어 기판 B 라고 함) 이 제공된다.
또한, 본 발명에서는 상면과 하면에 복수의 단위 회로 기판을 적층하여 다층 회로 기판을 제조할 때에 사용하는 코어 기판으로서,
절연층의 일방의 표면에는 도체 랜드부가 배치되어 있고, 상기 절연층에는 타방의 표면에서 상기 도체 랜드부에까지 이르는 레이저 가공구멍이 형성되고, 상기 레이저 가공구멍에는 전기 도금재가 충전되어 기둥 형상 도체가 형성되고, 상기 기둥 형상 도체가 형성되는 장소 이외의 상기 절연층의 양면에는 도체 회로가 형성되어 있는 것을 특징으로 하는 코어 기판 (이하, 코어 기판 C 라고 함) 이 제공된다.
또한, 본 발명에서는 상기한 코어 기판 B 또는 코어 기판 C 의 상면 및 하면에 복수의 단위 회로 기판이 순차적으로 적층되어 있는 다층 회로 기판으로서,
상기 단위 회로 기판의 각각에는 상기 코어 기판의 상기 기둥 형상 도체 바로 위의 위치에 레이저 가공구멍이 형성되고, 모든 상기 레이저 가공구멍에 전기 도금재가 충전되어 서로 상하면에서 접촉하는 비아의 배열구조가 형성되어 있는 것을 특징으로 하는 다층 회로 기판이 제공된다.
또한, 본 발명에서는 상기한 코어 기판 B 또는 코어 기판 C 의 상면 및 하면에 복수의 단위 회로 기판이 순차적으로 적층되어 있는 다층 회로 기판으로서,
상기 단위 회로 기판의 각각에는 상기 코어 기판의 상기 기둥 형상 도체 바로 위의 위치에 레이저 가공구멍이 형성되고, 모든 상기 레이저 가공구멍에 전기 도금재가 충전되어 서로 상하면에서 접촉하는 비아의 배열구조가 형성되고, 또한 최상층의 비아만 오픈 링클 구조로 되어 있는 것을 특징으로 하는 다층 회로 기판이 제공된다.
본 발명은 다층 회로 기판을 빌드업법으로 제조할 때에 사용하는 코어 기판과, 이것을 사용한 다층 회로 기판에 관한 것으로, 더욱 상세하게는 각 층간에서의 전기적인 접속 신뢰성은 높고, 회로 패턴의 미세화가 가능하며, 따라서 실장 부품의 고밀도 실장과 전체 형상의 소형화가 가능한 다층 회로 기판을 제조할 때에 사용하는 코어 기판과 이것을 사용한 다층 회로 기판에 관한 것이다.
도 1 은 드릴 가공구멍을 형성한 양면 구리접합 적층판의 예 A0를 나타내는 단면도이다.
도 2 는 드릴 가공구멍에 구리 도금을 실시하고 또한 도전 페이스트를 충전한 상태를 나타내는 단면도이다.
도 3 은 도전 페이스트에 덮개 도금이 실시된 중간재 A1을 나타내는 단면도이다.
도 4 는 중간재 A2를 나타내는 단면도이다.
도 5 는 중간재 A3을 나타내는 단면도이다.
도 6 은 중간재 A4를 나타내는 단면도이다.
도 7 은 종래의 5 층 구조의 다층 회로 기판 A5를 나타내는 단면도이다.
도 8 은 본 발명의 코어 기판의 일례 B 를 나타내는 단면도이다.
도 9 는 코어 기판 B1의 제조에 사용하는 양면 구리접합 적층판을 나타내는 단면도이다.
도 10 은 도체 랜드부가 형성된 중간재 B2를 나타내는 단면도이다.
도 11 은 중간재 B3을 나타내는 단면도이다.
도 12 는 표면에 개구를 형성한 중간재 B4를 나타내는 단면도이다.
도 13 은 레이저 가공구멍을 형성한 중간재 B5를 나타내는 단면도이다.
도 14 는 기둥 형상 도체를 형성한 상태의 중간재 B6을 나타내는 단면도이다.
도 15 는 기둥 형상 도체의 레이저 가공구멍에 대한 충전율을 설명하기 위한 단면도이다.
도 16 은 코어 기판 B 를 사용하여 제조한 다층 회로 기판 (중간재 b1) 을 나타내는 단면도이다.
도 17 은 코어 기판 B 를 사용하여 제조한 다층 회로 기판 (중간재 b2) 을 나타내는 단면도이다.
도 18 은 코어 기판 B 를 사용한 6 층 구조의 다층 회로 기판의 일례를 나타내는 단면도이다.
도 19 는 본 발명의 다른 코어 기판의 일례 C 를 나타내는 단면도이다.
도 20 은 코어 기판 C 의 제조시에, 양면 구리접합 적층판에 도체 랜드부로 할 부분을 형성한 상태를 나타내는 단면도이다.
도 21 은 레이저 가공구멍을 형성한 상태를 나타내는 단면도이다.
도 22 는 코어 기판 C 의 전구체 C0을 나타내는 단면도이다.
도 23 은 코어 기판 C 를 사용하여 제조한 다층 회로 기판을 나타내는 단면도이다.
발명을 실시하기 위한 최선의 형태
먼저, 도 8 에 본 발명의 코어 기판 B 의 일례를 나타낸다.
이 코어 기판 B 는 2 층의 절연층 (10A,10B) 이 적층되어 있고, 이들 절연층의 적층 계면에는 후술할 도체 랜드부 (11A) 가 2 층의 절연층 (10A,10B) 사이에 낀 상태로 배치되어 있다. 따라서, 도체 랜드부 (11A) 를 1 층으로 센다면 전체 3 층 구조로 되어 있다.
상기한 도체 랜드부 (11A) 의 상면측에는 절연층 (10A) 표면 (10a) 에서 도체 랜드부 (11A) 에까지 도달하는 후술할 레이저 가공구멍 (12A) 이 형성되고, 또한 도체 랜드부 (11A) 의 하면측에도 절연층 (10B) 표면 (10b) 에서 도체 랜드부 (11A) 에까지 도달하는 후술할 레이저 가공구멍 (12B) 이 형성되어 있다.
그리고, 상기한 레이저 가공구멍 (12A,12B) 안에는 후술할 전기 도금법을 적용하여 예컨대 구리를 충전함으로써, 상하에 기둥 형상 도체 (13A,13B) 가 도체 랜드부 (11A) 를 서로 공유하는 상태로 형성되고, 또한 각 절연층 (10A,10B) 표면에는 소정 패턴으로 도체 회로 (14A,14B) 가 형성되어 있다.
따라서, 이 코어 기판 B 의 경우, 기둥 형상 도체 (13A,13B) 는 도체 랜드부 (11A) 를 개재시킴으로써 서로 전기적으로 접속하고 있다. 그리고, 이 코어 기판 B 는 그 상면 (10a) 과 하면 (10b) 에 단위 회로 기판을 순차적으로 적층해 나가는 태양으로 사용된다.
이 코어 기판 B 는 다음과 같이 제조된다.
먼저, 도 9 에 나타낸 바와 같이, 절연층 (10A) 을 갖는 양면 구리접합 적층판 (B1) 을 준비한다. 절연층 (10A) 으로는 예컨대 FR-4 상당 이상의 에폭시 수지나 이것에 유리섬유가 함유되어 있는 재료, 또는 폴리이미드 수지, 비스말레이미드ㆍ트리아진 수지, 폴리페닐렌 에테르 수지와 같은 유기 절연재료나, 이것에 유리섬유, 각종 유기 섬유 또는 무기 섬유가 함유되어 있는 재료로 이루어지고, 그 두께가 30∼ 200㎛, 바람직하게는 50㎛ 정도인 것을 사용할 수 있다.
그리고, 이 절연층 (10A) 의 양면에는 두께 9 ∼ 35㎛, 바람직하게는 18㎛ 의 동박 (11a,11b) 이 압착되어 있다.
이 양면 구리접합 적층판 (B1) 의 편면의 동박 (11a) 에만 패터닝과 에칭처리를 하여 절연층 (10A) 의 원하는 표면 장소에 도체 랜드부 (11A) 를 남기고, 다른 동박 부분을 에칭제거하여 중간재 B2를 제조한다 (도 10).
또 이 중간재 B2에서의 도체 랜드부 (11A) 의 크기는 후술할 레이저 가공구멍의 개구직경보다 100㎛ 이상 크게 하는 것이 바람직하다.
이어서, 중간재 B3의 도체 랜드부 (11A) 가 형성되어 있는 쪽의 표면에 프리프레그재인 절연층 (10B) 과 동박 (11a) 을 이 순서로 배치하고, 전체를 열압 프레스하여 절연층 (10B) 을 열경화시킨다.
그 결과, 도 11 에 나타낸 바와 같이 2 층의 절연층 (10A,10B) 의 적층 계면에 도체 랜드부 (11A) 가 끼어 있는 중간재 B3이 제조된다.
또 이 과정에서 사용하는 절연층 (10B) 으로는 에폭시 수지 또는 이것에 유리섬유가 함유되어 있는 프리프레그재로, 그 두께가 30 ∼ 100㎛, 바람직하게는 50㎛ 인 것을 들 수 있고, 동박 (11a) 으로는 그 두께가 9 ∼ 35㎛, 바람직하게는 18㎛ 인 것을 들 수 있다.
이어서, 중간재 B3의 동박 (11a,11b) 에 패터닝과 에칭처리를 하고, 이들 동박 중, 도체 랜드부 (11A) 의 바로 위와 바로 아래에 위치하는 부분만 에칭제거하여 도 12 에 나타낸 바와 같이 개구 (12a,12b) 를 갖는 중간재 B4를 제조한다.
이 개구 (12a,12b) 는 여기서부터 레이저 조사하여 절연층 (10A,10B) 에 레이저 가공구멍 (12A,12B) 을 형성하기 위해 형성되는 것으로서, 그 크기는 목적으로 하는 레이저 가공구멍의 구멍직경보다 크면 된다. 통상 레이저광의 스폿직경보다 50 ∼ 150㎛ 정도 큰 것이 바람직하다.
이어서, 중간재 B4표면에 형성되어 있는 개구 (12a,12b) 로부터 각 절연층 (10A,10B) 의 각각에 레이저광을 조사하여 도체 랜드부 (11A) 의 상면에까지 이르는 레이저 가공구멍 (12A), 도체 랜드부 (11A) 의 하면에까지 이르는 레이저 가공구멍 (12B) 을 각각 형성하고, 도 13 에 나타낸 중간재 B5를 제조한다. 이 레이저 가공구멍의 크기는 후술할 전기 구리 도금으로 형성하는 기둥 형상 도체의 형상과의 관계로 50 ∼ 200㎛ 인 것이 바람직하다.
사용하는 레이저광으로는 예컨대 탄산가스 레이저, YAG 레이저, 엑시머 레이저 등을 들 수 있지만, 도체 랜드부 (11A) 는 그 표리에서 레이저 조사되므로, 도체 랜드부 (11A) 의 손상을 방지하기 위해서는 탄산가스 레이저인 것이 제일 적합하다.
이어서, 중간재 B5의 레이저 가공구멍 (12A,12B) 안에 전기 구리 도금재를 충전하여 도체 랜드부 (11A) 에 서로의 바닥부가 접촉하고 있는 기둥 형상 도체 (13A,13B) 를 형성하고, 아울러 동박 (11a,11b) 위에 구리 도금층 (11c) 을 적층하여 도 14 에 나타낸 중간재 B6을 제조한다.
구체적으로는 먼저 예컨대 과망간산염을 사용한 스프레이 방식의 디스미어 처리를 실시하여 도체 랜드부 (11A) 표면의 잔막제거와 레이저 가공구멍 (12A,12B) 의 벽면의 조화처리를 실시한다. 이어서, 무전해 구리 도금을 실시하여 절연층의 벽면과 동박 (11a,11b) 표면에 도전성을 부여한 후, 후술할 전기 구리 도금을실시하여 기둥 형상 도체를 형성한다.
여기서, 형성된 기둥 형상 도체 (13A,13B) 위에는 후술하는 바와 같이, 제조하는 다층 회로 기판의 각 비아 홀이 순차적으로 형성되어 직렬의 비아 구조를 쌓아 올릴 필요가 있기 때문에 그 표면은 가능한 한 평탄해야만 한다.
또 일반적으로 말하면 레이저 가공구멍 (12A,12B) 에 충전되어 있는 전기 구리 도금재 (기둥 형상 도체) 는 당해 레이저 가공구멍의 톱 직경인 개구직경의 대소, 레이저 가공구멍의 깊이와의 관계로 오목하게 가라앉은 상태를 나타내는 경우가 있다. 이 경우, 통상은 충전된 전기 구리 도금재의 중앙부가 가장 오목하게 가라앉는다.
이러한 상태를 도 15 에 나타낸다.
이 경우, 기둥 형상 도체 (13A) 는 도 15 에서, 하층의 절연층 (10B) 과 상층의 절연층 (10A) 의 적층 경계에서 절연층 (10A) 위의 동박 (11b) 의 상면까지의 두께를 T2, 전기 구리 도금에 의해 동박 (11b) 위에 형성된 구리 도금층 (11c) 의 두께를 T1, 그리고 기둥 형상 도체 (13A) 에서의 가장 오목하게 가라앉은 장소 (중앙부) 와 도체 랜드부 (11A) 의 상면 (이는 양 절연층의 적층 계면이기도 하다) 과의 거리를 H 라 하였을 때, 다음 식:
100 ×H/(T1+T2)
으로 표현되는 충전율 (%) 이 70% 이상이 되는 형상으로 형성되는 것이 필요해진다.
즉, 상기 충전율이 크다는 것은 전기 구리 도금재 (기둥 형상 도체) 의 최소충전두께 H 가 크다는 것, 바꿔 말하면 기둥 형상 도체 (13A) 의 상면과 구리 도금층 (11c) 이 하나의 평탄면 상태에 가까운 것을 의미하고 있다. 그리고 이 충전율이 70% 이상으로 되어 있으면 그 기둥 형상 도체의 위에 추가로 상층 회로 기판 (도시하지 않음) 의 비아 홀을 직접 형성할 수 있기 때문이다. 충전율의 바람직한 값은 80% 이상이다.
이러한 충전율의 기둥 형상 도체를 형성하는 전기 구리 도금법으로는 다음과 같은 조건의 도금법이 바람직하다.
먼저, 구리 도금액으로는 액 조성이 황산구리 170 ∼ 240g/L, 황산 30 ∼ 80g/L, 염소이온 20 ∼ 60㎎/L 이고, 또한 여기에 예컨대 큐 브라이트 VF-II (상품명, 에바라 유디라이트사 제조) 를 첨가제로 한 것을 바람직한 예로 들 수 있다.
또한 도금조건으로서 욕온 20 ∼ 30℃, 전류밀도 2 ∼ 5A/d㎡, 바람직하게는 2 ∼ 3 A/d㎡ 으로 설정하고, 에어 방식 또는 분류 방식으로 도금액을 교반하는 것이 바람직하다.
또, 상기한 충전율은 전기 구리 도금의 조건이 동일하더라도 레이저 가공구멍의 개구직경 (톱 직경) 과 그 깊이 (절연층 (10A) 의 두께) 에 의해 변화되지만, 도 15 에서 예컨대 구리 도금층 (11c) 의 두께가 25㎛ 가 되는 전기 구리 도금을 실시하였을 경우, 레이저 가공구멍의 개구직경이 100㎛ 이고, 두께 T2가 50㎛ 이면 83% 의 충전율을 실현할 수 있고, 또한 레이저 가공구멍의 개구직경이 70㎛ 이고,두께 T2가 50㎛ 이면 92% 의 충전율을 실현할 수 있다. 또 기둥 형상 도체의 형성에 관해서는 전기 구리 도금을 실시한 후, 충전된 전기 구리 도금재 표면을 예컨대 연마 등에 의해 연삭하여 표면을 평탄화해도 된다.
이렇게 하여 제조된 중간재 B6의 구리 도금층 (11c) 에 대해 패터닝과 에칭처리를 실시하여 절연층 (10A,10B) 표면에 소정 회로 패턴의 도체 회로를 형성함으로써, 도 8 에 나타낸 본 발명의 코어 기판 B 가 제조된다.
다음에 이 코어 기판 B 를 사용한 다층 회로 기판의 제조에 대해 설명한다.
먼저, 도 16 에 나타낸 바와 같이 코어 기판 B 의 상면 (10a) 에 상기한 것과 동일한 프리프레그재로 이루어지는 절연층 (10C) 과 동박 (11a) 을 순차적으로 서로 겹치고, 또한 하면 (10b) 에도 프리프레그재로 이루어지는 절연층 (10D) 과 동박 (11b) 을 서로 겹치게 하고 전체를 열압 프레스하여 중간재 b1을 제조한다.
이어서, 이 중간재 b1에서의 기둥 형상 도체 (13A,13B) 의 바로 위와 바로 아래의 장소에 도 12 ∼ 도 14 에 나타낸 중간재 B4, B5, B6의 제조에 관해 설명한 바와 같이, 동박의 개구 →레이저 가공구멍의 형성 → 디스미어 처리 →무전해 구리 도금 → 전기 구리 도금을 순차적으로 실시하여 도 17 에 나타낸 바와 같은 중간재 b2를 제조한다.
이 중간재 b2에서는 코어 기판 B 의 기둥 형상 도체 (13A,13B) 와 직접 접촉한 상태에서, 새롭게 적층된 단위 회로 기판 (10C,10D) 에도 기둥 형상 도체(13C,13D) 가 비아로서 각각 형성됨으로써, 전체적으로는 직렬의 비아 구조를 갖는 4 층 회로 기판으로 되어 있다.
그리고, 이 중간재 b2의 양면에 동일한 방법으로 추가로 단위 회로 기판을 적층하면 6 층 회로 기판으로 할 수 있다.
또 이 경우, 최상층의 단위 회로 기판에는 도 18 에 나타낸 바와 같이 기둥 형상 도체 (13C,13D) 의 상면과 직접 접촉하는 상태에서 컨포멀한 비아를 형성해도 된다.
이어서, 본 발명의 다른 코어 기판 C 에 대해 설명한다.
이 코어 기판 C 는 도 19 에 나타낸 바와 같이 하나의 절연층 (20) 의 일방의 표면 (20b) 에 후술할 동박 (21a) 과 구리 도금층 (23A) 으로 이루어지는 도체 랜드부 (21) 가 형성되어 있고, 절연층 (20) 의 타방의 표면 (20a) 에서 상기 도체 랜드부 (21) 에까지 이르는 부분에는 레이저 가공구멍 (22) 이 형성되어 있다. 그리고 그 안에는 전기 구리 도금재가 충전되어 기둥 형상 도체 (23) 가 형성되어 있다. 그리고, 이 기둥 형상 도체 (23) 의 형성 장소 이외의 절연층 (20) 의 양면 (20a,20b) 에는 도체 랜드부 (21) 와 동일한 층 구조로 이루어지는 소정 패턴의 도체 회로 (24) 가 형성되어 있다.
그리고, 이 코어 기판 C 의 상면과 하면에 복수의 단위 회로 기판이 순차적으로 적층되어 다층 회로 기판이 제조된다. 따라서, 제조된 다층 회로 기판에 형성되어 있는 도체 회로층의 개수는 짝수개가 된다.
이 코어 기판 C 는 다음과 같이 하여 제조된다.
먼저 양면 구리접합 적층판을 준비하고, 그 편면의 동박 (21a) 표면에 패터닝과 에칭처리를 실시하고, 도 20 에 나타낸 바와 같이 절연층 (20) 의 상면측의 동박 (21a) 에 개구를 형성한다. 이어서, 도 21 에 나타낸 바와 같이 이 개구로부터 레이저 가공을 실시하여 타방의 동박 (21b) 의 상면에까지 이르는 레이저 가공구멍 (22) 을 형성한다.
이어서, 도 14 로 나타낸 중간재 B6의 제조시와 동일한 방법으로 레이저 가공구멍 (22) 안에 전기 구리 도금재를 충전하여 기둥 형상 도체 (23) 를 형성하고, 도 22 에 나타낸 바와 같은 기판 C 의 전구체 C0를 제조한다.
그리고, 마지막으로 이 전구체 C0의 양면에 패터닝과 에칭처리를 실시하여 동박 (21b) 과 이것에 적층된 구리 도금층 (23A) 으로 이루어지는 도체 랜드부 (21), 도체 회로 (24) 를 형성하여 도 19 에 나타낸 코어 기판 C 로 한다.
이 코어 기판 C 를 사용하여 제조한 다층 회로 기판의 일례를 도 23 에 나타낸다.
이 다층 회로 기판은 코어 기판 C 의 상면과 하면에 도 16 과 도 17 로 나타낸 중간재 b1, b2를 제조할 때와 동일하게 하여 프리프레그재와 동박의 열압 프레스 →도체 회로와 기둥 형상 도체 위로의 레이저 가공구멍의 형성 →레이저 가공구멍으로의 전기 구리 도금재의 충전과 구리 도금층의 형성 →패터닝과 에칭에 의한 도체 회로와 비아의 형성의 조작을 순차적으로 반복하여 제조된다.
실시예 1
(1) 코어 기판 B 의 제조
먼저, 동박 (11a,11b) 의 두께가 18㎛ 이고, 절연층 (10A) 이 FR-4 재로 이루어지고, 절연층의 두께가 50㎛ 인 양면 구리접합 적층판 B1을 준비하였다 (도 9).
상기 양면 구리접합 적층판 B1의 하면에 드라이 필름으로 패터닝하고, 염화 제 2 철 용액 (보메: 35도, 액온 50℃) 을 사용하여 직경 250㎛ 의 도체 랜드부 (11A) 를 갖는 중간재 B2로 하였다 (도 10).
이어서, 상기 중간재 B2의 도체 랜드부측 표면에 두께 50㎛ 의 프리프레그재 (10B: FR-4) 와 두께 18㎛ 의 동박 (11a) 을 서로 겹친 후, 진공 프레스기를 이용하여 온도 175℃, 압력 2.9㎫ 로 열압 프레스하여 중간재 B3을 제조하였다 (도 11).
이어서, 상기 중간재 B3의 양면에 상기와 동일한 패터닝과 에칭처리를 실시하여 도체 랜드부 (11A) 의 상부와 하부에 위치하는 동박 (11b,11a) 의 각각에 직경 150㎛ 의 개구 (12b,12a) 를 형성하여 중간재 B4로 하였다 (도 12).
이어서, 동박의 개구로부터 표출되는 절연층 (10A,10B) 표면에 대해 탄산가스 레이저 가공기를 이용하여 직경 (톱 직경) 100㎛ 의 레이저 가공구멍 (12A,12B)을 각각 형성하여 중간재 B5로 하였다 (도 13).
이어서, 과망간산을 이용한 조화처리, 세큐리간트 P 프로세스 (상품명, 아토테크 저팬사 제조) 를 이용한 도체 랜드부 표면으로의 디스미어 처리를 실시하고, 추가로 무전해 구리 도금을 실시한 후, 하기 조건으로 전기 구리 도금을 실시하여 도 14 에 나타낸 중간재 B6을 제조하였다.
액 조성: 황산구리 5 수염 200g/L, 황산 50g/L, 염소이온 30㎎/L, 큐 브라이트 VF-II (상품명, 에바라 유디라이트사 제조) A 제 20mL/L 과 B 제 1mL/L.
조건: 전류밀도 2A/d㎡, 액온 25℃, 도금시간 90 분 (도금두께 25㎛) 의 직류전해방식, 공기교반방식, 양극은 인 함유 구리.
이어서, 상기 중간재 B6에 대해 상기와 동일한 패터닝과 에칭처리를 실시하여 도체 회로 (14A,14B) 를 형성하고, 또한 기둥 형상 도체 (13A,13B) 의 정상부를 직경 250㎛ 로 성형하여 코어 기판 B 로 하였다.
얻어진 코어 기판 B 에 대해 기둥 형상 도체 (13A,13B) 의 충전율을 측정한 결과 87% 였다.
(2) 다층 회로 기판의 제조
코어 기판 B 의 상면과 하면에 두께 50㎛ 의 프리프레그재 (FR-4) 와 두께 18㎛ 의 동박을 서로 겹친 후 진공 프레스기를 이용하여 열압 프레스하고, 동박에 패터닝과 에칭처리를 실시하여 도체 회로를 형성하고, 동시에 기둥 형상 도체 (13A,13B) 의 바로 위의 위치에 직경 150㎛ 의 개구를 형성하였다.
그리고, 이 개구로부터 탄산가스 레이저 가공기로 개구직경 (톱 직경) 이 100㎛ 인 레이저 가공구멍을 상기 기둥 형상 도체 (13A,13B) 의 상면까지 형성한 후, 그 안에 상기한 조건의 전기 구리 도금을 실시하여 비아 (기둥 형상 도체) 를 형성하였다.
이 조작을 3 회 반복하여 전체적으로 11 층 구조의 다층 회로 기판을 제조하였다. 이 다층 회로 기판은 코어 기판 C 의 기둥 형상 도체 (13A,14B) 의 바로 위에, 서로 상부와 하부가 직접 접속되어 있는 직렬 구조의 비아 구조가 내장되어 있다.
이 다층 회로 기판에 상법의 레지스트 인쇄, 땜납 레벨러 처리를 실시한 후, 온도 260℃ 에서 10 초의 열처리 ⇔ 온도 20℃ 에서 20 초 방치를 1 사이클로 하는 내열시험을 1000 사이클 실시하고, 시험전후에서의 기판 전체의 저항값의 변화율을 구하였다. 결과는 2.8% 였다.
또한, 기판을 분해하여 크랙 등의 이상의 발생을 조사하였으나, 이상발생은 전혀 없었으며, 이 다층 회로 기판은 높은 신뢰성을 갖고 있음이 입증되었다.
실시예 2
실시예 1 에서 사용한 양면 구리접합 적층판 B1의 편면에 실시예 1 과 동일판 패터닝과 에칭처리를 실시하여 직경 250㎛ 의 동박 부분을 남기고, 또한 그 동박 부분과 반대측 표면에는 직경 120㎛ 의 개구를 형성하였다.
이어서, 상기 개구에서 상기 동박 부분에까지 이르는 개구직경 (톱 직경) 70㎛ 의 레이저 가공구멍을 형성하였다.
이어서, 실시예 1 과 동일한 조화처리와 무전해 구리 도금을 실시한 후, 전류밀도가 1.5A/d㎡ 였던 것, 구리 도금층의 두께가 20㎛ 였던 것을 제외하고는 실시예 1 의 경우와 동일한 전기 구리 도금을 실시하여 레이저 가공구멍 안에 기둥 형상 도체를 형성하고, 도 19 에 나타낸 코어 기판 C 를 제조하였다. 이 기둥 형상 도체의 충전율은 93% 였으며 상부는 사실상 평탄해졌다.
이 코어 기판 C 의 상면과 하면에 실시예 1 에서 설명한 단위 회로 기판의 적층을 2 회 반복하여 도체 회로가 5 층 구조인 기판으로 하였다.
이 기판에 대해서도 실시예 1 과 동일한 내열시험을 실시한 결과, 저항값 변화율은 3.1 % 였으며, 또한 크랙 등의 이상발생은 관찰되지 않았다.
이상의 설명으로 알 수 있는 바와 같이, 본 발명의 코어 기판을 사용하여 제조한 다층 회로 기판은 종래의 다층 회로 기판과 비교하여 다음과 같은 효과를 나타낸다.
1) 전체층의 층간 접속이 전기 도금재인 기둥 형상 도체를 직렬로 직접 접속하여 이루어지는 비아 구조로 실현되므로, 그 도통 저항값은 매우 낮으며, 또한 기판으로서의 신뢰성도 높다.
2) 비아 구조는 직렬로 적층된 구조로 되어 있으므로, 기판에서의 면내 분포 밀도는 높아지고, 도체 회로의 파인 패턴화를 실현할 수 있다.
3) 예컨대 도전 페이스트를 사용하는 공법이나 산 형상의 범프를 형성하여제조한 상기 기판 (ALIVH (등록상표) 나 B2itTM) 과 비교하면 다음과 같은 이점이 있다. 먼저, 도전 페이스트를 사용하는 공법에서는 도통 저항이 높지만, 본 발명의 전기 도금재의 충전 공법에서는 그 도통 저항이 매우 낮다. 또한 도전 페이스트를 사용하는 공법의 경우, 비아 홀의 매립과 산 형상의 범프 형성에서는 소경 비아의 형성은 어렵지만, 본 발명의 전기 도금재의 충전 공법에서는 비아의 더 한층의 소경화는 쉬워 비아 구조의 고밀도화에 대응할 수 있다. 또한 도전 페이스트를 사용하는 공법에서는 그 층간 접속은 압착 접속 작용에 기초한 것임에 비해 본 발명의 전기 도금재의 충전 공법의 경우, 금속간의 직접적인 접속에 기초한 것이므로 물리적 충격이나 열에 대해 높은 신뢰성을 구비하고 있다.

Claims (4)

  1. 상면과 하면에 복수의 단위 회로 기판을 적층하여 다층 회로 기판을 제조할 때에 사용하는 코어 기판으로서;
    도체 랜드부를 사이에 두고 2 층의 절연층이 적층되어 있고;
    상기 도체 랜드부의 상하에는 상기 절연층 표면에서 상기 도체 랜드부에까지 이르는 한쌍의 레이저 가공구멍이 형성되어 있고; 그리고,
    상기 한쌍의 레이저 가공구멍의 각각에는 전기 도금재가 충전되어 상기 도체 랜드부를 통해 전기적으로 접속하는 한쌍의 기둥 형상 도체가 형성되어 있는 것을 특징으로 하는 코어 기판.
  2. 상면과 하면에 복수의 단위 회로 기판을 적층하여 다층 회로 기판을 제조할 때에 사용하는 코어 기판으로서;
    절연층의 일방의 표면에는 도체 랜드부가 배치되어 있고;
    상기 절연층에는 타방의 표면에서 상기 도체 랜드부에까지 이르는 레이저 가공구멍이 형성되어 있고;
    상기 레이저 가공구멍에는 전기 도금재가 충전되어 기둥 형상 도체가 형성되어 있고; 그리고,
    상기 기둥 형상 도체가 형성되는 장소 이외의 상기 절연층 표면에는 도체 회로가 형성되어 있는 것을 특징으로 하는 코어 기판.
  3. 제 1 항 또는 제 2 항의 코어 기판의 상면 및 하면에 복수의 단위 회로 기판이 순차적으로 적층되어 있는 다층 회로 기판으로서;
    상기 단위 회로 기판의 각각에는 상기 코어 기판의 상기 기둥 형상 도체 바로 위의 위치에 레이저 가공구멍이 형성되어 있고; 그리고,
    모든 상기 레이저 가공구멍에 전기 도금재가 충전되어 서로 상하면에서 접촉하는 비아의 배열구조가 형성되어 있는 것을 특징으로 하는 다층 회로 기판.
  4. 제 1 항 또는 제 2 항의 코어 기판의 상면 및 하면에 복수의 단위 회로 기판이 순차적으로 적층되어 있는 다층 회로 기판으로서;
    상기 단위 회로 기판의 각각에는 상기 코어 기판의 상기 기둥 형상 도체 바로 위의 위치에 레이저 가공구멍이 형성되어 있고;
    모든 상기 레이저 가공구멍에 전기 도금재가 충전되어 서로 상하면에서 접촉하는 비아의 배열구조가 형성되어 있고, 그리고,
    최상층의 비아만 오픈 링클 구조로 되어 있는 것을 특징으로 하는 다층 회로 기판.
KR10-2003-7003577A 2001-07-12 2001-10-09 코어 기판, 이것을 사용한 다층 회로 기판 KR20040014394A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00212211 2001-07-12
JP2001212211A JP2003031952A (ja) 2001-07-12 2001-07-12 コア基板、それを用いた多層回路基板
PCT/JP2001/008860 WO2003009661A1 (fr) 2001-07-12 2001-10-09 Substrat de noyau et carte de circuit imprime multicouche comprenant ce dernier

Publications (1)

Publication Number Publication Date
KR20040014394A true KR20040014394A (ko) 2004-02-14

Family

ID=19047408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7003577A KR20040014394A (ko) 2001-07-12 2001-10-09 코어 기판, 이것을 사용한 다층 회로 기판

Country Status (7)

Country Link
US (1) US20040136152A1 (ko)
EP (1) EP1406477A4 (ko)
JP (1) JP2003031952A (ko)
KR (1) KR20040014394A (ko)
CN (1) CN1520704A (ko)
TW (1) TWI239226B (ko)
WO (1) WO2003009661A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856018B1 (ko) 2008-07-03 2008-09-02 에스디에이테크놀러지 주식회사 전자부품 표면 실장을 위한 인쇄회로기판의 비아홀 가공방법
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046249A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
US7402758B2 (en) 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
FR2873128B1 (fr) * 2004-07-16 2008-09-26 Rhodia Chimie Sa Procede de marquage d'un materiau et materiau ainsi marque
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
CN100544542C (zh) * 2004-12-09 2009-09-23 鸿富锦精密工业(深圳)有限公司 防止静电放电的印刷电路板
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
TWI372007B (en) * 2008-08-07 2012-09-01 Unimicron Technology Corp Method for fabricating blind via structure of substrate
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
JP5313202B2 (ja) * 2010-04-30 2013-10-09 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
KR101205464B1 (ko) 2010-08-25 2012-11-28 아페리오(주) 인쇄회로기판 제조방법
JP5565953B2 (ja) * 2010-08-30 2014-08-06 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
CN102413639B (zh) * 2011-07-27 2015-04-15 深南电路有限公司 一种电路板的制造方法
US8895873B2 (en) * 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
CN103108491A (zh) * 2011-11-15 2013-05-15 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN103369867B (zh) * 2012-04-01 2016-06-01 北大方正集团有限公司 印刷电路板(pcb)的制作方法以及pcb
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
JP2014116428A (ja) * 2012-12-07 2014-06-26 Sumitomo Electric Printed Circuit Inc 多層プリント配線板及びその製造方法
US20140166355A1 (en) * 2012-12-18 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
JP2014120651A (ja) * 2012-12-18 2014-06-30 Toppan Printing Co Ltd 積層配線板及びその製造方法
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
CN108449873A (zh) * 2018-03-14 2018-08-24 深圳崇达多层线路板有限公司 一种新型通孔全铜电镀的制作方法
CN110809358B (zh) * 2019-10-24 2021-07-20 广州兴森快捷电路科技有限公司 散热pcb板及其制作方法
CN115551232A (zh) * 2022-11-30 2022-12-30 惠州市金百泽电路科技有限公司 一种改善电镀填孔空洞的电路板加工方法及电路板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
GB8707929D0 (en) * 1987-04-02 1987-05-07 Int Computers Ltd Printed circuit boards
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
JP3324437B2 (ja) * 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
JPH11261236A (ja) * 1998-03-09 1999-09-24 Elna Co Ltd 多層プリント配線板およびその製造方法
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
JP4128649B2 (ja) * 1998-03-26 2008-07-30 富士通株式会社 薄膜多層回路基板の製造方法
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP2000277912A (ja) * 1999-03-29 2000-10-06 Clover Denshi Kogyo Kk 多層プリント配線基板の製造方法
JP2000323841A (ja) * 1999-05-12 2000-11-24 Meiko:Kk 多層回路基板とその製造方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
EP1146149A4 (en) * 1999-11-01 2006-08-30 Jsr Corp AQUEOUS DISPERSION FOR FORMING A CONDUCTIVE LAYER, CONDUCTIVE LAYER, ELECTRONIC COMPONENT, PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856018B1 (ko) 2008-07-03 2008-09-02 에스디에이테크놀러지 주식회사 전자부품 표면 실장을 위한 인쇄회로기판의 비아홀 가공방법
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
JP2003031952A (ja) 2003-01-31
WO2003009661A1 (fr) 2003-01-30
CN1520704A (zh) 2004-08-11
EP1406477A1 (en) 2004-04-07
EP1406477A4 (en) 2007-03-14
US20040136152A1 (en) 2004-07-15
TWI239226B (en) 2005-09-01

Similar Documents

Publication Publication Date Title
KR20040014394A (ko) 코어 기판, 이것을 사용한 다층 회로 기판
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US20040040738A1 (en) Multilayer wiring board
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
JPWO2008053833A1 (ja) 多層プリント配線板
CN103270819A (zh) 印刷电路板及其制造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
US20130062101A1 (en) Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
JP2010123829A (ja) プリント配線板とその製造方法
US10779408B2 (en) Printed wiring board
EP1631134B1 (en) Multilayer circuit board and method of producing the same
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
KR20070025493A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JPH07106770A (ja) 多層プリント配線板
KR100298896B1 (ko) 인쇄회로기판및그제조방법
JP4429712B2 (ja) 基板前駆体の製造方法
JPH04168794A (ja) 多層プリント配線板の製造方法
JP5565953B2 (ja) 配線基板およびその製造方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2004031738A (ja) 配線基板およびその製造方法
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20030071112A (ko) 빌드업 인쇄회로기판 및 이의 제조공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application