KR20040055734A - 플립 칩 방법 - Google Patents

플립 칩 방법 Download PDF

Info

Publication number
KR20040055734A
KR20040055734A KR10-2003-7012629A KR20037012629A KR20040055734A KR 20040055734 A KR20040055734 A KR 20040055734A KR 20037012629 A KR20037012629 A KR 20037012629A KR 20040055734 A KR20040055734 A KR 20040055734A
Authority
KR
South Korea
Prior art keywords
metal
temperature
chip
solder bumps
substrate
Prior art date
Application number
KR10-2003-7012629A
Other languages
English (en)
Other versions
KR100555354B1 (ko
Inventor
구보타지로
다카하시겐지
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20040055734A publication Critical patent/KR20040055734A/ko
Application granted granted Critical
Publication of KR100555354B1 publication Critical patent/KR100555354B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

칩과 기판을 결합하는 플립 칩 방법이 개시된다. 열압착 본더가 이용되어 칩과 기판을 정렬하고 기판의 땜납 범프가 칩의 금속 범프를 마주한 채 유지되도록 접촉력을 인가한다. 칩은, 땜납 범프의 재용융 온도에 도달하기까지 본더의 헤드에 있는 펄스 히터에 의하여 그 가공 측면(non-native side)으로부터 급속하게 가열된다. 땜납 범프에서 재용융 온도에 이르면 곧, 접촉력이 해제된다. 기판의 금속 돌출부가 적셔지고 결합이 이루어지도록 땜납이 수초 동안 재용융 온도이상으로 유지된다. 재용융 이전 및 재용융 동안 고온에서 금속 범프(일반적으로 구리와 같이 고전도성 및 고반응성을 갖는 금속으로 구성됨)가 산화되지 않도록 팔라듐 같은 귀금속으로 구성된 금속이 금속 범프의 표면에 인가된다.

Description

플립 칩 방법{FLUXLESS FLIP CHIP INTERCONNECTION}
통상적으로, 반도체 칩은, 한쪽 끝이 칩 상부에 땜납(soldered)되고 다른 쪽 끝이 칩을 주변 기판 상 트레이스 패드(trace pad)로 땜납된 와이어 연결(wire interconnect)을 통하여 기판 상 전기 트레이스(electric trace)에 전기적으로 연결된다. 이러한 유형의 연결은 칩의 밑넓이(footprint)와 트레이스 패드 돌출부 양자를 위한 공간이 필요하므로, 특히, 공간 면에서 효율적이지 않다. 기판 표면을 보다 효율적으로 이용하고 칩 패키지를 보다 더 작게 만들기 위하여, 플립 칩연결 프로세스가 개발되었다. 본질적으로, 반도체 칩의 활성 표면(active surface)이 기판에 면하도록 플립(flipped over)되고 그 칩이 활성 표면에 인접하여 배치된 트레이스 패드로 직접 땜납된다. 결과적으로 보다 콤팩트(compact)하고 공간 효율적 패키지가 생성된다.
플립형 칩을 기판에 전기적으로 연결하는 가장 성공적이고 효율적인 방법 중 하나는 제어형 함몰 칩 연결 기법(controlled-collapse chip connection technology)(C4)을 이용하는 것이다. 도 1은 C4 프로세스를 설명하고 있다. 먼저, 박스(105)에서 도시되는 바와 같이, 전형적으로 플레이팅(plating) 및 증기 증착(vapor deposition)을 포함하는 적합한 프로세스를 임의의 수만큼 이용하여 땜납 범프(solder bump)를 기판에 인가한다. 일반적으로, 용융점이 섭씨 200도 미만인 납-주석(lead-tin)이 이용된다. 그런 다음, 박스(110)에서는, 땜납의 용융점을 넘는 온도로 땜납 범프를 가열함으로써 땜납 범프가 재용융(re-flowed)되고 각각의 패드가 땜납 범프로 흠뻑 적셔진다. 전형적으로, 고율의 납(lead) 함유량을 갖는 금속 범프나 돌출부(protrusion)가 대응하는 칩 패드에 증착된다.
박스(115)에서, 결합될 적어도 하나의 표면으로 용제(flux)가 인가된다. 전형적으로, 용제는 매개물질(vehicle)과 활성제(activator)를 포함한다. 용제 매개물질은 제 2의 재용융 과정 동안 대기로부터 땜납 표면을 격리시켜, 땜납이 고온 및/또는 용융 상태인 동안 산화의 위험을 최소화한다. 일반적으로 용제 매개물질은 끈적끈적하고 접착력이 있어 제 2의 재용융 이전에 칩과 기판을 부착시킨다. 전형적으로, 활성제는 땜납이 결합될 금속 표면을 가용 상태로 만들도록 땜납 위에존재하는 표면 막(surface film)이나 임의의 산화물을 제거하는 유기 또는 무기산이다. 박스(120)에서, 칩과 기판의 용제 함유 표면은 일반적 정렬 방법에 의해 서로 접촉하도록 배치된다.
그런 다음, 박스(125)에서는, 땜납 용융점을 넘는 온도까지 칩과 기판 패키지를 가열하여 제 2의 재용융이 수행된다. 용융 상태의 땜납 범프가 대응하는 금속 범프를 가용 상태로 만들고, 용융 상태인 땜납의 표면 장력은 금속 범프가 대응 기판 패드 각각과 자가 정렬(self-align)하도록 한다. 그런 다음, 새로 형성된 상호 연결이 냉각되어 땜납이 응고된다.
박스(130)에서 표시되는 것처럼 응고 동작(defluxing operation)에 의하여 임의의 용제 또는 용제 잔여물이 칩과 기판 패키지에서 제거된다. 전형적으로, 그러한 동작은 용제 잔여물을 제거하기 위한 패키지 용제 세척(solvent washing) 동작을 포함한다. 또한 남아있는 어떠한 용제 또는 저비등점 용제 성분(low boiling point flux constituent)을 휘발시키도록 사후-연결 가열 사이클(post-interconnect bake cycle)이 지정될 수 있다.
칩의 활성 표면과 기판의 상부 표면 사이에 에폭시 언더필(epoxy under-fill)이 인가되어 그 땜납 연결을 둘러싸고 지지한다. 언더필은 패키지 연결의 신뢰도와 피로 저항력(fatigue resistance)을 크게 증가시킨다. 언더필은, 칩과 기판의 전체 표면을 가로질러 칩과 기판 사이 열 팽창 계수(coefficient of thermal expansion : CTE)의 차이로 인한 열 유도 긴장(thermally induced strain)에 의하여 야기되는 압력을 보다 균등하게 분배할 수 있도록 돕는다. 상호 연결 칩과 기판 사이의 갭이 언더필 되지 않는다면, 상대적으로 얇은 땜납 연결에 의하여 압력이 발생할 것이고, 이는 종종 때 이른 패키지 고장을 가져온다. 그러나, 언더필이 적절하게 이루어지기 위해서는, 칩과 기판 표면에 잘 부착되어야 한다. 용제 잔여물의 얇은 막도 본딩된 표면을 너무 빨리 조각조각 갈라지게 하여, 결과적으로 하나 이상의 상호 연결에 대해 고장을 가져올 수 있다. 따라서, 패키지에서 모든 용제 잔여물을 완전히 제거하는 것은 C4 기법 이용에 관한 큰 도전 가운데 하나이다. 특히 칩과 기판 사이의 갭 두께가 감소함에 따라 이는 더욱 심각한 문제가 되고 있다.
전체 처리 시간(throughput time : TPT), 즉 땜납형 칩을 생성하는데 걸리는 시간은, 특히 시간 소모적인, 보호 용제(protective flux)로부터 잔여물을 제거하는데 필요한 시간에 의하여 크게 영향을 받는다. 예컨대, 남아있는 용제나 용제 잔여물을 제거하기 위한 사후 가열 방법은 수 시간이 걸리는데 비해 화학적 응고(chemical defluxing) 방법은 수 분이 걸릴 수 있다. 고온에서 완전히 휘발하는 용제가 개발되어 왔다. 그러나, C4 프로세스에서 재용융 이전에 칩과 기판을 부착시키는데 용제가 필요하므로, 땜납 용융점이나 그 이상의 휘발 온도를 가지는 용제만이 C4 프로세스에서 이용하기 적합하다. 용제의 휘발 온도가 높은 경우 칩과 기판간 갭 거리의 두께가 작으면, 재용융 프로세스 동안이나 후속적인 땜납 용융점보다 약간 낮은 온도에서 이루어지는 사후 가열 동작에서 용제 잔여물 전체를 증발시키는 것이, 불가능하지는 않더라도, 곤란하게 된다. 용제를 휘발시키기 위하여 필요한 긴 사후 가열 시간과 응고 동작으로 인하여 TPT를 크게 줄일 기회가소멸한다.
본 명세서에는 저작권 보호를 받는 자료가 포함된다. 저작권자는, 어떠한 사람이라도 특허청 특허 파일이나 기록에 나타난 것과 같이 특허 명세서를 복제 재생하는데 대해 반대하지 않으나, 이와 달리 여하한의 경우에도 저작권에 대한 모든 권리는 저작권자에게 유보된다.
본 발명은 일반적으로 반도체 칩 패키징(semiconductor chip packaging) 분야에 관한 것이다. 보다 구체적으로, 본 발명은 플립 칩 프로세스를 이용하여 반도체 칩과 기판을 결합하는 것에 관한 것이다.
도 1은, C4 결합 프로세스를 이용하여 플립 칩 본드를 생성하는데 필요한 동작을 설명하는 종래 기술에 관한 블록도,
도 2는 본 발명의 일실시예에 따라 이용되는 결합 프로세스를 도시하는 블록도,
도 3은 칩의 상부 표면상 본딩 패드에 인가된 귀금속 캡(noble metal cap)으로 코팅된 구리 베이스 금속(cooper base metal)뿐만 아니라 기판 상의 본딩 패드에 인가된 땜납 범프를 도시하는 도면,
도 4a 내지 도 4c는 상호 연결 프로세스 동안 다양한 동작의 과정중의 칩과 기판을 도시하는 도면,
도 5는 본 발명의 실시예에서 이용될 수 있는 결합 사이클(joining cycle)을 도시하는 도면,
도 6a는 핀 그리드 어레이(pin grid array)를 포함하는 기판/칩 패키지를 도시하는 도면,
도 6b는, 본 발명의 일실시예에 따라 수행되는 칩 상호 연결 프로세스 동안 칩과 기판 상 여러 위치에서 관찰되는 온도를 나타내는 실험 결과도.
용제를 이용하지 않고 기판에 칩을 연결하는 플립 칩 방법을 설명한다. 일반적 정렬 과정에서 땜납 범프의 재용융 전에 칩과 관련 기판을 부착시키는데 접촉 압력(contact pressure)을 이용하는 열-압착 본더(thermo-compression bonder)(또는 유사한 소자를 구비한 장치)를 이용함으로써, 땜납 범프가 재용융 되기까지 칩과 기판을 접착시켜 부착시킬 수 있는 용제를 이용할 필요가 없어진다. 따라서, 고온 결합 프로세스 동안 금속 범프(또는 돌출부)를 보호하기 위한 내산화성 귀금속(oxidation-resistant noble metal)으로 이루어진 금속 캡(metal cap)을 이용함으로써, 용제의 이용을 완전히 제거할 수 있다. 유리하게, 시간 소모적인 응고 및 가열 사이클을 없앰으로써, TPT가 크게 줄어든다. 결합 동작을 수행하기 위한 열-압착 본더의 이용은, 땜납 재용융에 필요한 열을 제공하는 오븐을 이용하던 종래의 C4 결합과 달리 TPT를 더 줄인다. 또한, 칩과 기판 표면에 관한 언더필 본드의 무결성이 잠재적으로 증가하여, 칩 패키지에서 피로 저항력이 높아지고 예상 수명이 더 길어지는 결과를 가져온다.
본 발명은, 예시적이되, 제한적이지는 않은 첨부 도면을 참조하여 설명되며, 도면에서 유사한 참조 번호는 유사한 소자를 가리킨다.
도 2는 본 발명의 일실시예에 따라 이용되는 결합 프로세스를 도시하는 블록도이다. 우선, 이와 다른 실시예에서는 땜납이 칩(다이) 상의 본드 패드로 인가될 수 있을 지라도, 본 실시예에서는, 블록(205)에서 표시되는 바와 같이, 전형적으로땜납이 기판의 상부 표면상 본드 패드로 인가된다. 증기 증착이나 전기 플레이팅(electroplating) 등을 포함(그러나 이로써 제한되는 것은 아님)하여 당업자라면 알고 있을 임의의 수의 적합한 기법을 이용하여 땜납이 본드 패드로 인가될 수 있다. 땜납이 인가된 다음, 블록(210)에서 표시되는 바와 같이 땜납을 재용융 시키기 위하여 땜납의 용융점을 넘는 온도까지 기판이 가열되어 본드 패드가 완전히 적셔진다. 어떠한 수의 적합한 땜납 혼합물이 이용될 수 있지만, 바람직한 실시예에서는, 대략 섭씨 221도 정도의 용융점을 갖는 96.5% 주석 3.5% 은 공정 땜납이 이용된다. 이상적으로는, 납에 의하여 야기되는 잠재적인 환경 문제를 제거하기 위하여 무연(lead-free) 땜납이 바람직하다.
이와 다른 실시예에서는 기판에 금속 범프가 인가될 수 있을 지라도, 전형적으로, 블록(215)에서 지정되는 바와 같이, 칩 상의 본드 패드에 금속 범프가 인가된다. 증기 증착, 플레이팅, 와이어 범핑(wire bumping) 등을 포함(그러나 이로써 제한되는 것은 아님)하여 당업자라면 알고 있을 임의의 수의 방법에 의하여 금속 범프가 본딩 패드에 인가될 수 있다. 이상적으로, 범프 금속은 양질의 전기적 특성을 가지는 것으로 선택되는 것이 바람직하다. 전통적으로, 통상적 C4 플립 칩 결합 프로세스에서는 97% 납 3% 주석 합금의 납-베이스 범프 금속이 이용되어 왔다. 실제로, 납-베이스 범프 금속과, 땜납은, 통상적 C4 프로세스에서 이용되는 가열 온도 상승(ramp up) 시간과 유지(hold) 시간 동안, 특히 용제가 이용되는 경우, 필요한 내산화성을 제공한다. 그러나, 납-베이스 범프 금속은 비교적 조악한 전기적 특성을 가지므로, 개선의 여지를 많이 남기고 있다. 본 발명의 실시예에서는, 상승 및 유지 시간이 비교적 짧고(초당 100도 상승 및 1-5초 유지), 따라서 큰 산화 가능성이 최소화되고 보다 우수한 전기적 특성을 지닌 더 반응성 있는 베이스 금속이 금속 범프로 이용될 수 있다. 바람직한 실시예에서는, 구리 베이스 금속 범프가 이용된다.
땜납 재용융 및 결합 전에 금속 범프의 표면이 산화되지 않고 유지되는 것을 보증할 수 있도록, 블록(220)에 표시된 바와 같이 금속 범프의 결합 표면은 금속 캡을 갖춘다. 금속 캡은 전형적으로 섭씨 100 내지 300도의 고온에서 양질의 내산화성을 갖는 금속이나 금속 합금으로 구성된다. 적합한 금속으로는, 백금, 이리듐, 금, 팔라듐 등의 귀금속이 있다. 바람직하게, 적절한 정도의 전기적 특성을 가지는 금속도 이용될 수 있다. 플레이팅이나 증기 증착 등을 포함(그러나 이로써 제한되지는 않음)하여 당업자라면 알고 있을 많은 수의 방법을 이용하여 금속 캡이 금속 범프로 인가될 수 있다. 도 3은 기판(315) 상의 본딩 패드(310)에 인가되어 재용융된 땜납 범프(305)를 도시하고 있다. 칩(325)의 상부 표면상 본딩 패드(335)로 인가된 구리 베이스 금속 범프(320)도 도시되어 있다. 금속 범프(320)는, 칩 상호 연결 프로세스 동안 구리의 산화를 방지하기 위하여 팔라듐 금속 캡(330)으로 덮인 일부 표면을 갖는다.
도 2의 블록(225)을 참조하면, 열-압착 본더의 열에 의하여 칩(320)이 픽업(picked up)되어 기판(315)과 정렬된다. 금속 범프형 칩과 정렬된 땜납 범프형 기판(315)이 도 4a에 도시되어 있다. 열-압착 본더는 플래튼(platen)(405)과 무빙 헤드(moving head)(410)를 통하여 열과 압력을 전달하는 능력을 갖춘, 칩 패키징 동작에서 종종 이용되는 장치이다. 본 발명의 바람직한 실시예에서 열-압착 본더에 의하여 인가된 압력이 재용융 전에 칩과 기판을 부착시키는데 이용되므로, 종래의 C4 프로세스와 달리 재용융 전에 칩과 기판을 부착시키기 위한 어떠한 용제도 필요로 되지 않는다. 바람직한 실시예에서는, 열-압착 본더의 하부 플래튼(405)이 플래튼 히터를 구비하여, 플래튼(405)은 실온과 땜납 범프의 용융 온도 사이 중간 온도로 유지될 수 있다. 바람직한 실시예에서는, 하부 플래튼(405)이 대략 섭씨 135도의 온도로 유지된다. 마찬가지로, 헤드(410)는, 전형적으로 섭씨 30 내지 100도 사이의 중간 온도로 유지될 수 있다. 헤드(410)가 내부 가열 소자(internal heating element)를 포함할 수도 있고, 도 4a에 도시된 바와 같이 초급속 가열(예컨대, 초당 섭씨 25도보다 더 큰 정도)이 가능한 펄스 히트 툴(pulse heat tool)(415)이 이용될 수도 있다.
그 다음, 블록(230)에서, 상호 연결 사이클이 개시된다. 먼저, 도 4b에 도시된 바와 같이, 칩(325)의 베이스 금속 범프(320)를 덮는 캡 금속이 기판(315) 상의 대응 땜납 범프(305)와 접촉하게 되고, 압력이 인가된다. 블록(235)에서, 펄스 히트 툴(415)은 땜납 범프(305)의 용융점을 넘는 온도까지 급속하게 가열된다. 도 5는 본 발명의 바람직한 실시예에서 이용될 수 있는 결합 사이클을 도시하고 있다. 라인(540)은 사이클 동안 주어진 시간에 펄스 히트 툴(340)의 온도를 나타낸다. 라인(545)은 주어진 시간에 금속 범프(325)와 땜납 범프(305)간 인터페이스로 인가된 힘의 양을 나타내는 압력 커브이다. 초기에는, 전술한 바와 같이, 펄스 히트 툴이 섭씨 30도 정도의 중간 온도로 유지된다. 시간(525)에, 열-압착 본더 헤드에의하여 칩이 픽업된다. 시간(530)에, 칩과 기판이 정렬되고, 칩이 기판과 접촉하게 되며, 압력이 인가된다. 전형적으로, 칩의 치수(dimension)와 형성될 플립 칩 연결의 수에 따라 2 내지 5 킬로그램의 힘이 인가된다. 이어서 곧, 펄스 히트 툴이 활성화되고 그 유지 온도까지 급속 가열된다. 바람직한 실시예에서, 가열 비율(heat-up rate)이 대략 섭씨 100도 정도로 정해진다. 칩 두께, 칩의 열 전도도(thermal conductivity), 땜납 범프(305)의 용융점 및 바람직한 재용융 온도 등을 포함하는 여러 인자에 따라, 최고 유지 온도(peak hold temperature)는 전형적으로 대략 섭씨 250 내지 400도 정도이다. 전형적으로, 칩 전체에서 온도 구배가 형성되어 땜납 범프(305)와의 인터페이스에서의 온도가 펄스 히트 툴(415)과의 인터페이스에서의 온도보다 더 낮게 될 것이다. 따라서, 펄스 히트 풀(415)의 유지 온도(515)는 전형적으로 땜납 범프(305)의 재용융 온도보다 더 높을 것이다.
시간(550) 정도에, 칩과 기판 사이 인터페이스 온도가 땜납의 용융 온도에 도달하고, 땜납 범프가 금속 범프를 용융시키고 가용 상태로 만들기 시작함에 따라 칩과 기판을 부착시키기 위한 압력이 더 이상 필요하지 않게 된다. 따라서, 칩에 인가된 힘이 해제되어 압력 커브(545)에 의하여 표시된 바와 같이 인가되는 압력은 0으로 축소된다. 펄스 히트 툴은 온도(515)로 유지되는 반면, 땜납 범프는 완전히 용융 및 재용융된다. 용융된 땜납의 표면 장력과 함께 칩 상 금속 범프의 적심(wetting)은 칩과 기판의 자가 정렬을 촉진시키며, 이 경우 전체 상호 연결의 평균 유효 표면 장력(average effective surface tension)을 최소화하기 위하여 필요한 만큼 칩이 수평으로 이동한다. 펄스 히트 툴은 짧은 시간 주기(전형적으로 1내지 5초) 동안 온도(515)로 유지되고, 그 다음 펄스 히트 툴(340)이 불활성화(de-energized)되고 뒤이어 곧 땜납 범프가 재응고(re-solidify)된다. 펄스 히트 툴이 온도(510)(바람직한 실시예에서는 대략 섭씨 200도)에 도달하면, 열 압착 본더에서 본딩된 칩과 기판이 제거되고 또 다른 칩 연결을 수행하도록 본더가 해제된다. 도 4c는 상호 연결된 칩과 기판을 도시하고 있는데, 여기서 땜납 범프는 금속 범프의 캡형 표면을 변형시키고 가용 상태로 만든다.
재용융이 오븐에서 수행되는 C4와 달리, 금속 범프와 땜납이 고온에 노출되는 전체 시간 주기는 매우 짧다. 따라서, 바람직한 주석 및 은 땜납 범프에 산화가 일어날 수 있는 시간이 거의 없다. 따라서, 땜납에 의한 범프 금속의 적심을 억제할 수 있는 산화가 고온 상호 연결 온도에서 내산화성 금속 캡 상에 이루어지지 않는다.
바람직한 실시예에서는, 전술된 바와 같이, 96.5% 주석 3.5% 은 땜납이 땜납 범프 형성에 이용된다. 이러한 땜납은 대략 섭씨 221도 정도의 용융점을 가지며 용융점보다 적어도 몇 도는 더 높은 재용융 온도를 필요로 한다. 전술된 바와 같이, C4와 같은 종래의 방법은 전형적으로 섭씨 190도 미만의 용융점을 갖는 납 기재(based) 땜납(예컨대 37% 납 63% 주석)을 이용한다. 특히 C4 프로세스를 이용하여 핀고정형(pinned) 기판에 칩을 결합시키는 경우, 섭씨 210도를 넘는 온도는 핀고정(pinning) 땜납(전형적으로, 대략 섭씨 232도에서 용융되기 시작하는 95% 주석 5% 안티몬)의 연화(softening)를 야기하고, 따라서 핀의 움직임이 발생할 수 있으므로, 낮은 용융점의 땜납이 필요하다. 96.5% 주석 3.5% 은 땜납을 이용하는 본발명의 바람직한 실시예에서, 핀고정 땜납의 온도는 섭씨 200도를 넘지 않는다. 펄스 히트 툴이 활성화된 짧은 시간에 상단의 칩/펄스 히트 툴 인터페이스와 하단의 플래튼/기판 인터페이스간 온도 구배는 균등해질 기회를 거의 갖지 못한다. 도 6a는, 기판이 핀 그리드 어레이(pin grid array : PGA)를 포함하는 칩/기판 패키지를 도시하고 있다. PGA의 핀(620)은 핀고정 땜납(620)에 의하여 적소에 유지된다. 도 6b는, 본 발명의 일실시예에 따라 수행되는 칩 결합 동안 칩과 기판 상 여러 위치에서 관찰되는 온도를 실험 결과도를 도시하고 있다. 수평축을 따라 전개된 온도는 칩 결합 영역의 중앙부(605)에서의 온도를 나타낸다. 바람직한 땜납의 용융 및 재용융은 섭씨 220 내지 235도 사이의 온도에서 일어난다는 점에 주의해야 한다. 위의 라인은 기판의 핀 그리드 어레이 측의 중앙부에서 대응하는 온도를 나타낸다. 아래의 라인은 기판의 핀 그리드 어레이 측의 에지에서 대응하는 온도를 나타낸다. 재용융과 결합을 위하여 땜납 범프의 용융 온도가 섭씨 165도에 도달하고 이를 초과하는 것과 달리, 도 6b에 표시된 것처럼, 기판의 핀 그리드 어레이 측의 온도는 섭씨 165도를 결코 넘지 않는다.
도 2를 다시 참조하면, 블록(240)에서 표시되는 바와 같이, 전형적으로 칩과 기판 사이 갭이 에폭시 수지로 언더필(under-filled)되어, 상호 연결의 수명과, 환경 저항력(environmental resistance)과, 피로 강도(fatigue strength)를 실제로 증가시킨다. 종래의 C4 프로세스를 이용하면, 전형적으로 용제 세척에 관련된 응고 동작시, 칩과 기판 표면 사이에 존재하는 어떠한 용제 잔여물도 제거될 필요가 있다. 또한, 나머지 잔여물을 모두 태워 없애기("burn-off") 위하여 가열 사이클이 수행될 수 있다. 설명한 것처럼, 이들 동작은 상당한 양의 시간을 소모하고 칩/기판 상호 연결의 TPT를 크게 증가시킨다. 용제를 사용하지 않는 본 발명의 바람직한 실시예를 이용하면, 응고 및 가열 동작이 필요하지 않게 되고, 이로써 TPT를 크게 줄일 수 있다.
또 다른 실시예
앞서의 설명에 있어서, 설명의 목적으로, 본 발명의 충분한 이해를 돕기 위하여 많은 구체적 세부 사항이 설명되었다. 본 명세서에서 논의된 구체적인 설명과 실시예는 청구범위에 의한 본 발명의 사상을 제한하고자 함이 아니다. 오히려, 청구범위에 관한 실시예들은 청구범위에 기재된 용어의 전체 범위를 포함하고자 의도하고 있다. 따라서, 본 발명은, 본 명세서에서 제공되는 소정의 구체적 세부 사항에 제한되지 않고 실시될 수 있다.
예컨대, 앞서 본 발명에 관한 실시예들은 주로 열-압착 본더를 이용하는 플립 칩 결합 프로세스의 견지에서 설명되었다. 청구범위의 범위를 정하기 위하여 다른 장치가 이용될 수도 있음을 당업자라면 분명히 알 것이다. 마찬가지로, 프로세스가 96.5% 주석 3.5% 은 땜납이 이용되는 예시적 실시예의 견지에서 설명되었을지라도, 이와 달리 적합한 땜납도 이용될 수 있다. 바람직한 실시예에서, 땜납 범프가 용융되기 시작하면 기판에 대향하는 칩에 인가된 압력이 제거되지만, 이와 다른 실시예에서는 상호 연결 프로세스 동안 내내 어느 정도의 압력이 칩에 대해 유지될 수 있다. 또한, 다른 실시예에서는, 땜납의 용융 온도보다 낮은 휘발 온도를 갖는 불순(no-clean) 용제의 얇은 코팅이 땜납 범프로 인가되어 가열 동안 땜납 범프에서 임의의 산화물을 제거할 수 있다. 지금까지 설명된 실시예에서는, 금속 범프가 칩 표면으로 인가되고 땜납 범프가 기판으로 인가되었으나, 금속 및 땜납 범프의 위치가 역전될 수도 있다.

Claims (23)

  1. 대향하는 제 1 및 제 2 기판 표면을 구비하되, 상기 제 1 기판 표면은 자신에게 부착되며, 소정의 용융 온도(melting temperature)를 갖는 복수의 땜납 범프(solder bumps)를 포함하는 기판을, 제 1 및 제 2 칩 표면을 구비하되, 상기 제 1 칩 표면은 자신에게 부착되며, 금속 캡(metal cap)으로 적어도 일부가 덮인 금속 돌출부(metal protrusion)를 포함하며 상기 금속 돌출부는 주로 제 1 금속으로 구성되고 상기 금속 캡은 주로 제 2 금속으로 구성되는 대응 칩(corresponding chip)과 정렬(aligning)하는 단계;
    상기 복수의 땜납 범프와 상기 복수의 범프 금속 돌출부를 서로 접촉시키는 단계; 및
    상기 복수의 땜납 범프를 용융시키도록 상기 소정의 용융 온도를 넘는 제 1 온도로 상기 복수의 땜납 범프를 가열하는 단계
    를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 복수의 땜납 범프와 상기 복수의 범프 금속 돌출부를 서로 접촉시키는 단계는 접촉력(contact force)을 인가하는 단계를 더 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 제 1 온도로 상기 복수의 땜납 범프를 가열하는 단계 동안 상기 복수의 땜납 범프가 용융되기 시작하면 상기 접촉력이 해제되는 방법.
  4. 제 1 항에 있어서,
    상기 제 1 온도로 상기 복수의 땜납 범프를 가열하는 단계는, 상기 제 2 칩 표면의 고정물(fixture)을 상기 제 1 온도보다 훨씬 더 높은 제 2 온도로 급속 가열함으로써 상기 칩을 통하여 온도 구배(temperature gradient)를 생성하는 단계를 포함하는 방법.
  5. 제 4 항에 있어서,
    상기 제 2 칩 표면을 급속 가열하는 단계를 달성하기 위한 열이 상기 제 2 칩 표면과 접촉하고 있는 히터(heater)에 의하여 제공되는 방법.
  6. 제 4 항에 있어서,
    상기 복수의 땜납 범프가 상기 제 1 온도에 있을 때, 상기 제 2 기판 표면에서의 제 3 온도는 상기 제 1 온도보다 훨씬 낮은 방법.
  7. 제 1 항에 있어서,
    상기 복수의 땜납 범프를 상기 제 1 온도 이상으로 소정 시간 동안 유지하는 단계를 더 포함하는 방법.
  8. 제 1 항에 있어서,
    상기 제 2 금속은 고온에서 내산화성(oxidation resistant)을 갖는 금속이나 금속 합금인 방법.
  9. 제 1 항에 있어서,
    상기 복수의 땜납 범프가 무연 땜납(lead-free solder)으로 구성되는 방법.
  10. 제 4 항에 있어서,
    상기 제 2 칩 표면을 제 2 온도로 급속 가열하는 단계는 초당 섭씨 50도를 넘는 가열 속도를 사용하여 달성되는 방법.
  11. 제 1 온도의 용융점을 가지는 복수의 땜납 범프가 위에 부착된 기판이나 칩 중 하나를, 상기 제 1 온도보다 낮은 제 2 온도로 유지되는 제 1 고정물에 배치하는 단계;
    주로 제 1 금속으로 구성되고, 주로 제 2 금속으로 구성된 금속 캡으로 작각 적어도 일부가 코팅된 복수의 금속 돌출부가 부착된, 상기 기판이나 칩 중 나머지 기판이나 칩을 제 2 고정물에 배치하는 단계;
    상기 제 1 및 제 2 고정물 중 하나 또는 양자 모두를 서로를 향하여 이동시킴으로써 상기 복수의 땜납 범프를 상기 금속 돌출부와 접촉시키는 단계;
    상기 제 1 또는 제 2 고정물과 결합된 히터를, 상기 제 1 온도보다 낮은 제 3 온도에서 상기 제 1 온도보다 높은 제 4 온도로 급속 가열하는 단계; 및
    상기 복수의 땜납 범프가 용융되고 상기 금속 돌출부 각각의 상기 금속 캡의 적어도 일부를 가용 상태(wet)가 될 때까지 대략 상기 제 4 온도나 그 이상의 온도로 상기 히터를 유지하는 단계
    를 포함하는 방법.
  12. 제 11 항에 있어서,
    상기 히터와, 상기 제 1 및 제 2 고정물은 열-압착 본더(thermo-compressionbonder)를 포함하는 방법.
  13. 제 11 항에 있어서,
    상기 기판의 상부에는 상기 복수의 땜납 범프가 부착되고, 상기 칩에는 복수의 금속 돌출부가 부착되는 방법.
  14. 제 11 항에 있어서,
    상기 제 4 온도로 펄스 히트 툴(pulse heat tool)이 대략 1초 및 5초 사이의 시간 주기 동안 유지되는 방법.
  15. 제 11 항에 있어서,
    상기 복수의 땜납 범프를 상기 복수의 금속 돌출부와 접촉시키는 단계는 상기 복수의 땜납 범프와 상기 금속 돌출부가 서로 접촉 상태를 유지하도록 접촉력을 인가하는 단계를 더 포함하는 방법.
  16. 칩과 기판을 결합하는 플립 칩 방법(flip chip method)으로서,
    활성 표면과 그 반대쪽의 제 2 표면을 구비한 칩의 상기 활성 표면 상에 있는 전기적 상호 연결 패드(electrical interconnect pad)에, 제 1 금속으로 구성되고 표면을 구비하며 내산화성 금속 또는 금속 합금으로 구성된 금속 캡이 상기 표면의 적어도 일부를 덮는 금속 돌출부를 인가하는 단계;
    상부 표면과 상기 상부 표면 반대쪽에 바닥 표면을 구비한 기판의 상기 상부 표면 상에 있는 전기적 상호 연결 패드에, 섭씨 200 내지 400도 범위의 용융 온도를 가지는 무연 땜납 범프를 인가하는 단계;
    상기 용융 온도보다 낮고 섭씨 70 내지 190도 범위에 있는 제 1 온도로 유지되는 열-압착 본더의 플래튼(platen) 상에 상기 기판의 상기 바닥 표면을 배치하는 단계; 및
    상기 칩의 상기 제 2 표면을, 히터를 포함하고 섭씨 120도 미만인 제 2 온도로 유지되는 상기 열-압착 본더의 헤드에 부착하는 단계;
    상기 땜납 범프를 대응 금속 돌출부와 대략 정렬하는 단계;
    상기 땜납 범프가 상기 금속 돌출부와 접촉하도록 상기 헤드를 낮추거나 상기 플래튼을 높이는 단계;
    상기 땜납 범프와 상기 대응 금속 돌출부를 부착시키기 위하여 접촉력을 인가하는 단계;
    상기 기판의 상기 상부 표면이 상기 용융 온도보다 더 높은 제 4 온도에 도달할 때까지 상기 히터의 온도를 섭씨 250 내지 400도 범위의 제 3 온도로 급속히 증가시키는 단계; 및
    상기 상부 표면을 상기 제 4 온도로 소정 시간 동안 유지하는 단계
    를 포함하는 플립 칩 방법.
  17. 제 16 항에 있어서,
    상기 땜납 범프가 용융되기 시작한 후, 그리고 소정 시간이 만료되기 전에 상기 접촉력을 해제하는 단계를 더 포함하는 플립 칩 방법.
  18. 제 16 항에 있어서,
    상기 소정 시간이 만료되고 상기 땜납 범프가 응고된 다음 상호 연결된 칩과 기판 패키지를 상기 열-압착 본더로부터 제거하는 단계를 더 포함하는 플립 칩 방법.
  19. 제 16 항에 있어서,
    상기 땜납 범프가 주석 기재 땜납(tin based solder)으로 구성된 플립 칩 방법.
  20. 칩의 칩 표면에 주로 제 1 금속으로 구성된 복수의 금속 돌출부를 인가하는 단계; 및
    주로 제 2 금속으로 구성된 금속 캡으로 상기 복수의 금속 돌출부를 적어도 일부 코팅하는 단계를 포함하는 방법.
  21. 제 20 항에 있어서,
    상기 금속 돌출부가 상기 칩 표면상에 배치된 전기적 본딩 패드에 인가되는 방법.
  22. 제 20 항에 있어서,
    상기 제 2 금속은 섭씨 175 내지 250도의 고온에서 내산화성을 갖는 방법.
  23. 제 20 항에 있어서,
    상기 제 1 금속이 구리인 방법.
KR1020037012629A 2001-03-28 2002-02-21 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 KR100555354B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/821,331 2001-03-28
US09/821,331 US6495397B2 (en) 2001-03-28 2001-03-28 Fluxless flip chip interconnection
PCT/US2002/005087 WO2002080271A2 (en) 2001-03-28 2002-02-21 Fluxless flip chip interconnection

Publications (2)

Publication Number Publication Date
KR20040055734A true KR20040055734A (ko) 2004-06-26
KR100555354B1 KR100555354B1 (ko) 2006-02-24

Family

ID=25233096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012629A KR100555354B1 (ko) 2001-03-28 2002-02-21 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법

Country Status (11)

Country Link
US (1) US6495397B2 (ko)
EP (1) EP1386356B1 (ko)
JP (1) JP2005500672A (ko)
KR (1) KR100555354B1 (ko)
CN (1) CN100440496C (ko)
AT (1) ATE360888T1 (ko)
AU (1) AU2002245476A1 (ko)
DE (1) DE60219779T2 (ko)
HK (1) HK1061741A1 (ko)
MY (1) MY122941A (ko)
WO (1) WO2002080271A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790454B1 (ko) * 2007-02-09 2008-01-03 주식회사 하이닉스반도체 플립 칩 패키지

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6666368B2 (en) * 2000-11-10 2003-12-23 Unitive Electronics, Inc. Methods and systems for positioning substrates using spring force of phase-changeable bumps therebetween
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
DE10238582B4 (de) * 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US6870270B2 (en) * 2002-12-28 2005-03-22 Intel Corporation Method and structure for interfacing electronic devices
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6943058B2 (en) * 2003-03-18 2005-09-13 Delphi Technologies, Inc. No-flow underfill process and material therefor
US6833289B2 (en) * 2003-05-12 2004-12-21 Intel Corporation Fluxless die-to-heat spreader bonding using thermal interface material
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7736950B2 (en) * 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8674500B2 (en) * 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7223695B2 (en) * 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP4650220B2 (ja) * 2005-11-10 2011-03-16 パナソニック株式会社 電子部品の半田付け方法および電子部品の半田付け構造
US20070134844A1 (en) * 2005-12-13 2007-06-14 Shin-Etsu Chemical Co., Ltd. Process for producing flip-chip type semiconductor device and semiconductor device produced by the process
DE102006050653A1 (de) * 2006-10-24 2008-04-30 Carl Zeiss Smt Ag Verfahren und Vorrichtung zum stoffschlüssigen Verbinden eines optischen Elementes mit einer Fassung
US20080160751A1 (en) * 2006-12-28 2008-07-03 Mengzhi Pang Microelectronic die including solder caps on bumping sites thereof and method of making same
US20080157910A1 (en) * 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
JP5366674B2 (ja) * 2008-06-27 2013-12-11 パナソニック株式会社 実装構造体および実装方法
JP4796182B2 (ja) * 2008-11-21 2011-10-19 三菱重工業株式会社 ウェハ接合装置
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
CN102456958A (zh) * 2010-10-23 2012-05-16 富士康(昆山)电脑接插件有限公司 电连接器及其制造方法
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
CN101993034A (zh) * 2010-11-03 2011-03-30 深港产学研基地 一种高洁净度mems器件气密封装方法
US9649711B2 (en) 2011-02-02 2017-05-16 Pac Tech-Packaging Technologies Gmbh Method and device for electrically contacting terminal faces of two substrates by laser soldering using a gaseous flux medium
US8492893B1 (en) 2011-03-16 2013-07-23 Amkor Technology, Inc. Semiconductor device capable of preventing dielectric layer from cracking
JP5704994B2 (ja) * 2011-03-31 2015-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体接合装置
TWI430421B (zh) * 2011-11-07 2014-03-11 矽品精密工業股份有限公司 覆晶接合方法
US9368437B2 (en) 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
US8444043B1 (en) * 2012-01-31 2013-05-21 International Business Machines Corporation Uniform solder reflow fixture
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
EP2675252A1 (en) * 2012-06-13 2013-12-18 Polska Wytwornia Papierow Wartosciowych S.A. A method for mounting an electronic element on a substrate with conductive paths sensitive to high temperature
CN104733414A (zh) * 2013-12-18 2015-06-24 相丰科技股份有限公司 芯片构件与芯片封装体
US10011478B2 (en) * 2015-05-18 2018-07-03 Innovative Micro Technology Thermocompression bonding with raised feature
US9842819B2 (en) 2015-08-21 2017-12-12 Invensas Corporation Tall and fine pitch interconnects
KR102534735B1 (ko) 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법
CN106254971A (zh) * 2016-09-29 2016-12-21 广东欧珀移动通信有限公司 一种音箱网布的连接方法及音箱网罩及音箱
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
US10096569B2 (en) * 2017-02-27 2018-10-09 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
CN110168723B (zh) 2017-08-02 2024-01-30 首尔半导体株式会社 显示装置、显示装置用基板以及显示装置的维修方法
CN112151398B (zh) * 2019-06-26 2023-12-15 上海微电子装备（集团）股份有限公司 一种芯片封装方法
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate
CN113410148B (zh) * 2021-05-26 2022-06-14 深圳市时代速信科技有限公司 一种芯片封装的焊接方法及芯片封装方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2414297C3 (de) * 1974-03-25 1980-01-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
DE2431987C2 (de) * 1974-07-03 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Verbinden eines mit höckerförmigen Anschlußelektroden versehenen Halbleiterbauelements mit einem Träger
US4652336A (en) * 1984-09-20 1987-03-24 Siemens Aktiengesellschaft Method of producing copper platforms for integrated circuits
JPS634652A (ja) 1986-06-25 1988-01-09 Hitachi Ltd 半導体装置
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPS63208251A (ja) 1987-02-25 1988-08-29 Nec Corp 集積回路のパツケ−ジ構造
JP2805245B2 (ja) 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5299730A (en) 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2724033B2 (ja) 1990-07-11 1998-03-09 株式会社日立製作所 半導体モジユール
US5019673A (en) 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5438477A (en) 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5816478A (en) 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
US5985692A (en) * 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
US6344234B1 (en) * 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
US5637920A (en) 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
US5710071A (en) 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5744869A (en) 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
US6111317A (en) 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
JP3431406B2 (ja) 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
US5778913A (en) 1997-02-20 1998-07-14 Lucent Technologies Inc. Cleaning solder-bonded flip-chip assemblies
JP3564944B2 (ja) * 1997-05-22 2004-09-15 松下電器産業株式会社 チップの実装方法
EP1025587A4 (en) 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6131795A (en) * 1997-11-10 2000-10-17 Matsushita Electric Industrial Co., Ltd. Thermal compression bonding method of electronic part with solder bump
US5942798A (en) 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
JP3556450B2 (ja) 1997-12-02 2004-08-18 富士通株式会社 半導体装置
JPH11186338A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd ボンディング装置
JP2000100869A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd 半導体装置およびその製造方法
US6087732A (en) 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US6127731A (en) * 1999-03-11 2000-10-03 International Business Machines Corporation Capped solder bumps which form an interconnection with a tailored reflow melting point

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790454B1 (ko) * 2007-02-09 2008-01-03 주식회사 하이닉스반도체 플립 칩 패키지

Also Published As

Publication number Publication date
EP1386356A2 (en) 2004-02-04
CN100440496C (zh) 2008-12-03
WO2002080271A2 (en) 2002-10-10
US6495397B2 (en) 2002-12-17
US20020140094A1 (en) 2002-10-03
DE60219779T2 (de) 2007-12-27
CN1513206A (zh) 2004-07-14
JP2005500672A (ja) 2005-01-06
DE60219779D1 (de) 2007-06-06
HK1061741A1 (en) 2004-09-30
MY122941A (en) 2006-05-31
EP1386356B1 (en) 2007-04-25
KR100555354B1 (ko) 2006-02-24
AU2002245476A1 (en) 2002-10-15
WO2002080271A3 (en) 2003-11-27
ATE360888T1 (de) 2007-05-15

Similar Documents

Publication Publication Date Title
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
EP1374297B1 (en) Flip chip interconnection using no-clean flux
US6646355B2 (en) Structure comprising beam leads bonded with electrically conductive adhesive
US7534715B2 (en) Methods including fluxless chip attach processes
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
KR19980070398A (ko) 용융제를 함유하는 선택적 충전형 접착막
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2009009994A (ja) 半導体装置およびその製造方法
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JPH09246319A (ja) フリップチップ実装方法
JP2709711B2 (ja) 半導体実装構造体
JP4200090B2 (ja) 半導体装置の製造方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JPH05136146A (ja) 半導体装置の電極と検査方法
JP2570626B2 (ja) 基板の接続構造及びその接続方法
JPH05218136A (ja) フリップチップ・ボンディング方法
JP2633745B2 (ja) 半導体装置の実装体
JPH05136201A (ja) 半導体装置用電極と実装体
JP4043391B2 (ja) 電子部品の実装方法およびその実装装置
JP3344254B2 (ja) 半導体装置製造方法
JP2001085471A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090217

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee