KR102534735B1 - 필름형 반도체 패키지 및 그 제조 방법 - Google Patents

필름형 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102534735B1
KR102534735B1 KR1020160125590A KR20160125590A KR102534735B1 KR 102534735 B1 KR102534735 B1 KR 102534735B1 KR 1020160125590 A KR1020160125590 A KR 1020160125590A KR 20160125590 A KR20160125590 A KR 20160125590A KR 102534735 B1 KR102534735 B1 KR 102534735B1
Authority
KR
South Korea
Prior art keywords
metal
layer
type semiconductor
semiconductor package
film
Prior art date
Application number
KR1020160125590A
Other languages
English (en)
Other versions
KR20180035468A (ko
Inventor
김정우
김운배
노보인
성고운
박지용
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020160125590A priority Critical patent/KR102534735B1/ko
Priority to US15/456,882 priority patent/US10354967B2/en
Priority to CN201710679505.9A priority patent/CN107887358B/zh
Publication of KR20180035468A publication Critical patent/KR20180035468A/ko
Priority to US16/447,158 priority patent/US10867948B2/en
Application granted granted Critical
Publication of KR102534735B1 publication Critical patent/KR102534735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05584—Four-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 필름형 반도체 패키지는 필름 기판 상에 형성된 금속 리드부; 패드를 구비하는 반도체 칩; 및 상기 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비하되, 상기 범프는 상기 패드 상에 위치하고 제1 금속을 포함하는 금속 필라, 및 상기 금속 필라의 전 표면에 위치하여 상기 금속 리드부와 접합되고 상기 제1 금속과 상기 제1 금속과 다른 제2 금속을 포함하는 솔더링부를 구비하되,상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함한다.

Description

필름형 반도체 패키지 및 그 제조 방법{Flim type semiconductor package and manufacturing method thereof}
본 발명의 기술적 사상은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 필름 기판을 이용하는 필름형 반도체 패키지 및 그 제조 방법에 관한 것이다.
필름형 반도체 패키지, 예컨대 칩-온-필름(chip on film; COF) 반도체 패키지는 반도체 칩의 패드 상에 위치하는 범프(bump)와 필름 기판 상의 금속 리드부(metal lead portion)를 접합(bonding)하여 구성한다.
전자 제품의 소형화, 박형화, 경량화 및 고성능화가 더욱더 진행됨에 따라 필름형 반도체 패키지는 범프가 미세화되고 있다. 이에 따라, 필름형 반도체 패키지의 제조시 범프와 금속 리드부 간의 신뢰성 있는 접합 공정이 필요하다. 아울러서, 범프와 금속 리드부 간을 접합할 때 필름 기판의 휘어짐을 줄이는 것이 필요하다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 필름 기판의 휘어짐을 줄이면서 범프와 금속 리드부가 신뢰성 있게 접합된 필름형 반도체 패키지를 제공하는 데 있다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 상술한 필름형 반도체 패키지의 신규한 제조 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지는 필름 기판 상에 형성된 금속 리드부; 패드를 구비하는 반도체 칩; 및 상기 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비한다. 상기 범프는 상기 패드 상에 위치하고 제1 금속을 포함하는 금속 필라, 및 상기 금속 필라의 전 표면에 위치하여 상기 금속 리드부와 접합되고 상기 제1 금속과 상기 제1 금속과 다른 제2 금속을 포함하는 솔더링부를 구비하되, 상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함한다.
본 발명의 기술적 사상에 의한 필름형 반도체 패키지는 필름 기판 상의 일측에 위치하는 외측 리드 접합부에서 내측 리드 접합부로 연장된 금속 리드부; 패드를 구비하는 반도체 칩; 및 상기 내측 리드 접합부의 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비한다. 상기 범프는 상기 패드 상에 위치하고 제1 금속을 포함하는 금속 필라, 및 상기 금속 필라의 전 표면에 위치하여 상기 금속 리드부와 접합되고 상기 제1 금속과 상기 제1 금속과 다른 제2 금속을 포함하는 솔더링부를 구비하되, 상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함한다.
본 발명의 기술적 사상에 의한 필름형 반도체 패키지는 필름 기판 상에 구리층으로 형성된 금속 리드부; 패드를 구비하는 반도체 칩; 및 상기 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비한다. 상기 범프는 상기 패드 상에 위치하고 금층 또는 구리층으로 형성된 금속 필라, 및 상기 금속 필라의 전 표면에 위치하고 금-주석의 공정 합금층(eutectic alloy layer)으로 형성되어 상기 금속 리드부와 접합되는 솔더링부를 구비하되, 상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함한다.
본 발명의 기술적 사상에 의한 필름형 반도체 패키지의 제조 방법은 금속 리드부를 갖는 필름 기판을 형성하는 단계; 반도체 칩의 패드 상에 금속 필라를 형성하는 단계; 상기 금속 필라 상에 위치하는 제1 솔더층을 형성하는 단계; 상기 제1 솔더층 상에 제2 솔더층을 형성하여 상기 금속 필라, 제1 솔더층 및 제2 솔더층으로 구성되는 예비 범프를 형성하는 단계; 및 상기 금속 리드부와 상기 예비 범프의 제1 솔더층 및 제2 솔더층을 열 압착하여 상기 금속 리드부와 상기 반도체 칩의 패드간을 접합하는 솔더링부를 포함하는 범프를 형성하는 단계를 구비한다.
본 발명의 기술적 사상의 필름형 반도체 패키지는 필름 기판 상에 형성된 금속 리드부와 신뢰성 있게 접합된 솔더링부를 포함하는 범프를 포함한다.
본 발명의 기술적 사상의 필름형 반도체 패키지는 필름 기판 상의 금속 리드부와 솔더층을 포함하는 예비 범프를 열 압착하여 금속 리드부와 접합되는 솔더링부를 구비하는 범프를 포함한다.
이에 따라, 본 발명의 기술적 사상의 필름형 반도체 패키지는 솔더층을 포함하는 예비 범프와 솔더층 간의 열 압착시 압착 온도 및 압력을 낮추어 필름 기판의 휘어짐을 줄일 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 이용하는 디스플레이 장치를 개략적으로 나타내는 블럭도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 개략적으로 나타내는 평면도이다.
도 3은 도 2의 필름형 반도체 패키지의 반도체 칩과 필름 기판 간의 연결 관계를 도시한 단면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 설명하기 위하여 도시한 단면도이다.
도 5는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 범프 구조를 설명하기 위하여 도시한 단면도이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 범프 구조를 설명하기 위하여 도시한 단면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 제조 방법을 설명하기 위한 흐름도이다.
도 8 내지 도 12는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 13 및 도 14는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 제조할 때 마련되는 예비 범프의 구성을 설명하기 단면도들이다.
도 15는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 솔더층을 구성하는 원소들의 상태도(phase diagram)이다.
도 16은 본 발명의 기술적 사상에 따른 필름형 반도체 패키지를 포함하는 디스플레이 장치의 요부 구성을 도시한 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 기술적 사상의 필름형 반도체 패키지, 예컨대 칩-온-필름 반도체 패키지는 휴대용 단말 장치, 랩탑 컴퓨터 또는 디스플레이 장치, 예컨대 평판 디스플레이 장치에 적용될 수 있다. 디스플레이 장치는 다양한 기능을 수행하는 많은 입출력 단자들을 가지는 반도체 칩에 의해 구동될 뿐만 아니라, 동시에 상기 화상 표시 패널 자체가 더욱 박형화되고 있기 때문에 필름형 반도체 패키지가 적용될 수 있다.
이하에서는 편의상 필름형 반도체 패키지가 디스플레이 장치에 이용되는 반도체 칩, 예컨대 디스플레이 드라이브 IC(Display Drive IC(integrated Circuit))에 적용된 것을 예로 들어 설명한다. 디스플레이 드라이브 IC는 디스플레이 드라이버 IC(Display Driver IC)로도 명명될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 이용하는 디스플레이 장치를 개략적으로 나타내는 블럭도이다.
구체적으로, 디스플레이 장치(500)는 필름형 반도체 패키지(100), 소스 드라이브 PCB(printed circuit Board, 인쇄 회로 기판, 300), 게이트 드라이브 PCB(400), 및 화상 표시 패널(550)을 포함할 수 있다.
소스 드라이브 PCB(300), 및 게이트 드라이브 PCB(400)는 화상 표시 패널(550)의 각 픽셀에 적절한 영상이 표시되도록 화상 표시 패널(550)에 신호를 제공할 수 있다. 화상 표시 패널(550)은 제공받은 신호에 기초하여 영상을 표시할 수 있다.
필름형 반도체 패키지(100)는 칩-온-필름 반도체 패키지가 적용될 수 있다. 필름형 반도체 패키지(100)는 소스 드라이브 PCB(300) 및 게이트 드라이브 PCB(400)에서 출력되는 신호를 입력받아 화상 표시 패널(550)로 전송할 수 있다.
도 2는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 개략적으로 나타내는 평면도이고, 도 3은 도 2의 필름형 반도체 패키지의 반도체 칩과 필름 기판 간의 연결 관계를 도시한 단면도이다.
구체적으로, 필름형 반도체 패키지(100)는 필름 기판(110), 금속 리드부(130), 반도체 칩(210) 및 범프(230)를 포함할 수 있다. 필름 기판(110)의 일단에 출력 핀(OPIN)이 형성되고 타단에 입력 핀(IPIN)이 형성될 수 있다.
필름 기판(110)은 폴리이미드 기판일 수 있다. 금속 리드부(130)는 구리층을 포함할 수 있다. 후술하는 바와 같이 금속 리드부는 금속 리드, 즉 구리층과 금속 리드를 보호하는 리드 보호층, 예컨대 주석층을 포함할 수 있다. 필름 기판(110) 및 금속 리드부(130)는 필름 부재로 명명될 수 있다. 필름 기판(110) 및 금속 리드부(130)는 테이프 캐리어(tape carrier)로 명명될 수 있다.
필름형 반도체 패키지(100)는 일 표면에 형성된 패드(220)를 갖는 반도체 칩(210)과, 반도체 칩(210)의 패드(220) 상에 형성된 범프(230)를 포함할 수 있다. 반도체 칩(210)은 필름 기판(110) 상에 실장될 수 있다. 반도체 칩(210)은 패키지 형태로써 반도체 패키지일 수 있다.
패드(220)는 구리층이나 알루미늄층으로 구성될 수 있다. 반도체 칩(210)의 패드(220)는 칩 바디(210s)의 둘레 부분에 형성된 에지 패드(edge pad)일 수 있다. 필요에 따라서, 패드(220)는 칩 바디(210s)의 내측의 중앙 영역에 형성된 센터 패드(center pad)일 수 있다. 패드(220)의 개수나 배치 형태는 설계에 따라 다양하게 할 수 있다. 패드(220)는 전원 패드(power pad). 접지 패드(ground pad) 및 신호 입출력 패드를 포함할 수 있다.
필름형 반도체 패키지(100)는 반도체 칩(210)의 일면 상에 형성된 범프(230)와 필름 기판(110) 상의 금속 리드부(130)를 접합하여 구성할 수 있다. 범프(230)와 금속 리드부(130)의 접합은 후술하는 바와 같이 열 압착(thermal compression) 공정으로 접합될 수 있다.
범프(230)는 반도체 칩(210)의 활성면, 즉 회로가 형성되는 면에 배치되고 소정의 높이로 돌출될 수 있다. 범프(230)는 칩 바디(210s)의 아래면에 형성될 수 있다. 범프(230)는 반도체 칩(210)의 둘레 부분에 형성될 수 있다. 범프(230)는 패드(220)의 형성 위치에 따라 반도체 칩의 중앙 부분에도 형성될 수 있다.
필름형 반도체 패키지(100)는 반도체 칩(210)의 일면 상에 형성된 범프(230)를 통하여 반도체 칩(210)과 금속 리드부(130)가 전기적으로 연결될 수 있다.
금속 리드부(130)는 필름 기판(110) 상의 입/출력 핀들(IPIN, OPIN)과 전기적으로 연결될 수 있다. 반도체 칩(210)의 패드(220)는 범프(230)를 통하여 필름 기판(110) 상에 형성된 금속 리드부(130)와 연결될 수 있다. 금속 리드부(130)는 필름 기판(110) 상에서 설계에 따라 다양하게 배치될 수 있다. 패드(220)는 범프(230) 및 금속 리드부(130)를 통하여 입출력 핀들(IPIN, OPIN)과 전기적으로 연결될 수 있다.
금속 리드부(130)는 외측 리드 접합부(outer lead bonding portion, OLB) 및 내측 리드 접합부(inner leading bonding portion, ILB)를 포함할 수 있다. 금속 리드부(130)은 필름 기판(110) 상의 일측에 위치하는 외측 리드 접합부(OLB)에서 내측 리드 접합부(ILB)로 연장될 수 있다.
내측 리드 접합부(ILB)는 반도체 칩(210)과 필름 기판(110)의 접합되는 부분일 수 있다. 외측 리드 접합부(OLB)는 화상 표시 패널(도 1의 550) 및 인쇄 회로 기판(도 1의 300, 400)이 접합되는 부분일 수 있다.
전자 제품의 소형화, 박형화, 경량화 및 고성능화가 더욱더 진행됨에 따라 패드(220) 및 범프(230)의 수는 계속적으로 증가되고 있다. 필름형 반도체 패키지(100)는 반도체 칩(210)의 일면 상에 형성되는 범프(230)와 필름 기판(110) 상의 금속 리드부(130) 간의 접합 신뢰성이 좋아야 한다. 아울러서, 필름형 반도체 패키지(100)는 범프(230)와 금속 리드부(130)의 접합 공정을 용이하게 수행하여야 하고, 필름 기판(110)이 휘어지지 않아야 한다.
이에 따라, 본 발명의 필름형 반도체 패키지(100)는 접합 신뢰성의 향상 및 필름 기판(110)의 휘어짐을 개선하기 위하여 솔더링부(230f)를 갖는 범프(230)를 포함할 수 있다. 범프(230)의 구조 및 구성 물질에 대하여는 후에 자세하게 설명한다.
도 4는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 설명하기 위하여 도시한 단면도이다.
구체적으로, 도 4에서, 도 1 내지 도 3과 동일한 참조번호는 동일한 부재를 나타낼 수 있다. 필름형 반도체 패키지(100-1)는 도 1 내지 도 3의 필름형 반도체 패키지(100)에 해당할 수 있다. 필름형 반도체 패키지(100-1)는 도 2 및 도 3과 비교할 때 전자 소자(232), 보강판(234), 연결부(236, 238), 및 언더필층(240) 등을 더 포함할 수 있다.
필름형 반도체 패키지(100-1)는 필름 기판(110) 상에 형성된 금속 리드부(130) 및 금속 리드부(130) 상에서 금속 리드부(130)의 일부분을 노출하는 레지스트층(132)을 포함할 수 있다. 도 4에서는 필름 기판(110)의 상면에만 레지스트층(132)이 형성되어 있지만, 필름 기판(110)의 하면에도 추가 레지스트층이 형성될 수 있다. 금속 리드부(130) 상에는 반도체 칩(210) 및 전자 소자(232)가 실장될 수 있다.
반도체 칩(210)은 솔더링부(230f)를 포함하는 범프(230)를 통하여 금속 리드부(130)와 접합될 수 있다. 반도체 칩(210)은 필름 기판(110) 상에 형성된 언더필층(240)을 통하여 범프(230)가 보호될 수 있다. 전자 소자(232)는 접착층(242)을 통하여 접합될 수 있다. 전자 소자(232)는 표면 탑재 소자(surface mount device)으로써 다양한 기능을 수행할 수 있다. 전자 소자(232)는 능동 소자, 수동 소자 및 반도체 칩 등을 포함할 수 있다.
필름형 반도체 패키지(100-1)는 필름 기판(110)의 일측 단부 및 타측 단부의 금속 리드부(130)에 외측 리드 접합부(OLB)로써 연결부(236, 238)가 설치될 수 있다. 연결부(236,238)는 화상 표시 패널(도 1의 550) 및 인쇄 회로 기판(도 1의 300, 400)이 접합될 수 있다. 아울러서, 필름형 반도체 패키지(100-1)는 필름 기판(110)의 하면에 필름 기판(110)을 지지하는 보강판(234)이 설치될 수 있다.
도 5는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 범프 구조를 설명하기 위하여 도시한 단면도이다.
구체적으로, 도 5는 도 1 내지 도 4의 필름형 반도체 패키지(100, 100-1)에서의 범프 구조 및 범프(230)를 이용한 필름 기판(110)과 반도체 칩(210)의 패드(220) 간의 연결 관계도(100a)를 도시한 것이다. 도 5에서, 도 1 내지 도 4와 동일한 참조 번호는 동일한 부재를 나타낸다.
필름 기판(110) 상에 형성된 금속 리드부(130)는 반도체 칩(210)의 패드(220)를 범프(230)로 연결할 수 있다. 필름형 반도체 패키지(도 1 내지 도 4의 100, 100-1)는 반도체 칩(210)의 일면 상에 형성된 범프(230)와 필름 기판(110) 상의 금속 리드부(130)를 접합하여 구성할 수 있다.
범프(230)와 금속 리드부(130)의 접합은 후술하는 바와 같이 열 압착(thermal compression) 공정으로 접합될 수 있다. 도 5에서는 필름 기판(110)이 상부에 위치하고 반도체 칩(210)이 하부에 위치하게 도시한다. 이에 따라, 가압 및 가열 유닛을 이용하여 필름 기판(110)에 압력 및 열을 가하여 금속 리드부(130)와 범프(230)를 접합할 수 있다.
금속 리드부(130)는 금속 리드(130a)와 금속 리드(130a)의 표면을 보호하는 리드 보호층(130b)을 구비할 수 있다. 금속 리드(130a)는 구리층으로 형성되고, 리드 보호층(130b)은 주석층으로 형성될 수 있다.
반도체 칩(210)의 표면에는 패드 보호층(224)에 의해 보호되는 패드(220)가 위치할 수 있다. 패드(220)는 구리층이나 알루미늄층으로 형성될 수 있다. 패드 보호막(224)은 절연층, 예컨대 실리콘 질화막 등으로 형성될 수 있다. 패드(220) 상에는 금속 리드부(130)와 연결되는 범프(230)가 위치할 수 있다.
범프(230)는 패드(220) 상에 위치하고 제1 금속, 예컨대 금 또는 구리을 포함하는 금속 필라(230a)를 포함할 수 있다. 범프(230)는 금속 필라(230a)의 전 표면에 위치하고 금속 리드부(130)와 접합되고 상기 제1 금속과 상기 제1 금속과 다른 제2 금속, 예컨대 주석을 포함하는 솔더링부(230f)를 포함할 수 있다. 다시 말해, 범프(230)는 패드(220) 상에 위치하는 금속 필라(230a) 및 금속 필라의 전 표면에 위치하고 금속 리드부(130)와 접합되는 솔더링부(230f)를 포함할 수 있다.
금속 필라(230a)는 제1 금층 또는 구리층으로 구성될 수 있다. 금속 필라(230a)는 솔더링부(230f)와 반응성이나 솔더링부(230f)와의 상호 원자 확산이 낮은 금층으로 구성될 수 있다. 범프(230)는 필요에 따라서 패드 상에 배리어층(230r)이 더 형성될 수 있다. 배리어층(230r)은 패드(220) 상에 금속 필라를 용이하게 형성하기 위하여 형성될 수 있다. 배리어층(230r)은 금속층, 예컨대 티타늄층이나 티타늄 질화층 등으로 형성될 수 있다.
솔더링부(230f)는 앞서 설명한 제1 금속과 제2 금속을 포함하는 금-주석의 공정 합금층(eutectic alloy layer)으로 형성될 수 있다. 솔더링부(230f)는 후술하는 바와 같이 제2 솔더층, 즉 금층과 금층보다 융점이 낮은 제1 솔더층, 즉 주석층이 합금화된 금-주석의 공정 합금층으로 형성될 수 있다. 금-주석의 공정 합금층은 주석의 함량이 25 원자% 내지 45 원자%일 수 있다. 솔더링부(230f)는 금속 리드부(130)의 바닥 및 양측면을 감싸도록 형성될 수 있다.
범프(230)는 후에 설명하는 바와 같이 금속 리드부(130)와 범프(230, 또는 예비 범프(도 12의 230p))를 연결하기 위한 열 압착 공정에서 가압 및 가열 유닛의 압착 압력 및 압착 온도를 낮추기 위하여 솔더링부(230f)에 제2 솔더층, 즉 금층과 제2 솔더층보다 융점이 낮은 제1 솔더층, 예컨대 주석층을 더 포함하여 구성한다.
이에 따라, 필름형 반도체 패키지(100, 100-1)는 금속 리드부(130)와 패드(220) 사이를 범프(230)를 통하여 신뢰성 있게 연결할 수 있다. 아울러서, 필름형 반도체 패키지(100, 100-1)는 금속 리드부(130)와 범프(230)를 연결하기 위한 열 압착 공정에서 가압 및 가열 유닛의 압착 압력 및 압착 온도를 낮출 수 있어 필름 기판(110)의 휘어짐을 억제할 수 있다.
도 6은 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 범프 구조를 설명하기 위하여 도시한 단면도이다.
구체적으로, 도 6은 도 1 내지 도 4의 필름형 반도체 패키지(100, 100-1)의 범프 구조 및 범프(230)를 이용한 필름 기판(110)과 반도체 칩(210)의 패드(220) 간의 연결 관계도(100b)이다. 도 6에서, 도 1 내지 도 5와 동일한 참조 번호는 동일한 부재를 나타낸다.
도 6의 필름 기판(110)과 반도체 칩(210)의 패드(220) 간의 연결 관계도(100b)는 도 5의 연결 관계도(100a)와 비교할 때 범프(230-1)에 확산 방지층(230s)이 더 포함된 것을 제외하고는 동일할 수 있다. 도 6에서 도 5에서 설명한 부분은 중복을 피하기 위하여 생략한다.
범프(230-1)는 필름 기판(110) 상에 형성된 금속 리드부(130)와 반도체 칩(210)의 패드(220) 간을 연결할 수 있다. 범프(230-1)는 패드(220) 상에 위치하과 제1 금속, 예컨대 금 또는 구리를 포함하는 금속 필라(230a), 금속 필라(230a) 상에 위치하고 제3 금속, 예컨대 니켈을 포함하는 확산 방지층(230s), 확산 방지층(230s)의 전 표면에 위치하고 금속 리드부(130)와 접합되고 제1 금속과 상기 제1 금속이나 제3 금속과는 다른 제2 금속, 예컨대 주석을 포함하는 솔더링부(230f)를 포함할 수 있다.
금속 필라(230a)는 금층 또는 구리층으로 구성될 수 있다. 확산 방지층(230s)은 솔더링부(230f)를 구성하는 주석보다 융점이 높은 금속층으로 형성될 수 있다. 확산 방지층(230s)은 니켈층으로 형성될 수 있다.
확산 방지층(230s)이 형성될 경우, 금속 필라(230a)를 구성하는 원소, 예컨대 구리가 확산하여 솔더링부(230f)에 영향을 주는 것을 방지할 수 있다. 확산 방지층(230s)이 형성될 경우, 금속 필라(230a)는 솔더링부(230a)와 반응성이나 솔더링부(230a)와의 상호 원자 확산을 고려하지 않아도 되므로 구리층으로 구성될 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 제조 방법을 설명하기 위한 흐름도이고, 도 8 내지 도 12는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
구체적으로, 필름형 반도체 패키지의 제조 방법은 도 7 및 도 8에 도시한 바와 같이 금속 리드부(130)를 갖는 필름 기판(110)을 형성하는 단계를 포함한다(S310). 필름 기판(110)의 일면 상에 금속 리드부(130)를 형성한다. 금속 리드부(130)는 앞서 설명한 바와 같이 금속 리드(130a), 예컨대 구리층과 리드 보호층(130b), 예컨대 주석층으로 형성한다.
도 7 및 9에 도시한 바와 같이 반도체 칩(210)의 패드(220) 상에 배리어층(230r) 및 금속 필라(230a)를 형성한다(S320). 패드(220)는 패드 보호층(114)에 의해 한정될 수 있다. 배리어층(230r)은 필요에 따라서 형성할 수 있다.
배리어층(230r)은 앞서 설명한 바와 같이 금속층, 예컨대 티타늄층이나 티타늄 질화층으로 형성할 수 있다. 금속 필라(230a)는 금층 또는 구리층으로 형성할 수 있다. 배리어층(230r) 및 금속 필라(230a)는 반도체 칩(200)의 패드(220)에 정렬되게 형성할 수 있다. 다시 말해, 배리어층(230r) 및 금속 필라(230a)는 반도체 칩(210) 상에 형성되는 마스크층(226)에 의해 한정되는 패드(220) 상에 형성될 수 있다.
도 7, 도 10 및 도 11에 도시한 바와 같이 금속 필라(230a) 상에 확산 방지층(230s)을 형성한다(S330). 앞서 설명한 바와 같이 확산 방지층(230s)은 필요에 따라 형성될 수 있다. 확산 방지층(230s)은 니켈층으로 형성될 수 있다.
계속하여, 확산 방지층(230s) 상에 솔더층(230e)을 형성한다(S340). 솔더층(230e)은 확산 방지층(230s) 상에 형성되는 제1 솔더층(230b) 및 제1 솔더층(230b) 상에 형성되는 제2 솔더층(230c)을 포함할 수 있다.
제1 솔더층(230b)은 제2 솔더층(230c)보다 저융점의 금속층으로 구성할 수 있다. 제1 솔더층(230b)은 주석층으로 형성할 수 있다. 제2 솔더층(230c)은 금층으로 형성할 수 있다. 이와 같은 공정을 통하여 도 10에 도시한 바와 같이 패드(220) 상에 배리어층(230r), 금속 필라(230a), 제1 솔더층(230b) 및 제2 솔더층(230c)으로 구성되는 예비 범프(230p)를 형성할 수 있다.
앞서 설명한 배리어층(230r), 금속 필라(230a), 제1 솔더층(230b) 및 제2 솔더층(230c)은 열 증착법, 전자빔 증착법, 스퍼터링법, 전해 도금법, 무전해 도금법 등의 다양한 방법으로 형성할 수 있다.
이어서, 도 11에 도시한 바와 같이 마스크층(도 10의 226)을 제거하면 예비 범프(230p)가 완성될 수 있다. 예비 범프(230p)는 반도체 칩(210)의 패드(220)에 전기적으로 연결된 상태일 수 있다.
도 5, 도 6 및 도 7 및 도 12를 참조하면, 금속 리드부(130)와 예비 범프(230p)를 열 압착하여 공정 합금층(eutectic alloy layer) 형성에 의해 솔더링부(도 5 및 도 6의 230f)를 갖는 범프(도 5 및 도 6의 230, 230-1)를 형성한다(S350). 도 12는 금속 리드부(130)를 갖는 필름 기판(110)과 예비 범프(230p)가 형성된 반도체 칩(210)이 떨어져 있는 상태를 도시한 것이다.
예비 범프(230p)는 금속 리드부(130)과 접합되지 않은 상태를 설명하기 위하여 도입한 개념일 수 있으며, 일반적인 개념으로써 범프일 수 있다. 예비 범프(230p)는 일 실시예로써 금속 필라(230a), 제1 솔더층(230b) 및 제2 솔더층(230c)의 3층 구조로 형성될 수 있다. 예비 범프(230p)는 일 실시예로써 금속 필라(230a), 확산 방지층(230s), 제1 솔더층(230b) 및 제2 솔더층(230c)의 4층 구조로 형성될 수 있다.
금속 리드부(130)와 예비 범프(230p)의 열 압착 공정은 가압 및 가열 유닛을 이용하여 필름 기판(110) 및 예비 범프(230p)에 압력 및 열을 가하여 금속 리드부(130)와 예비 범프(230p)를 접합하는 공정일 수 있다. 솔더링부(도 5 및 도 6의 230f)는 공정 합금층(eutectic alloy layer) 형성에 의해 제1 솔더층(230b) 및 제2 솔더층(230c)이 용용되어 형성될 수 있다.
금속 리드부(130)와 예비 범프(230p)의 열 압착 공정은 화살표로 표시한 바와 같이 가압 및 가열 유닛을 이용하여 금속 리드부(130)와 예비 범프(230p)를 서로 접촉시킨 후, 공정 합금층이 형성하도록 유도한다.
예를 들어, 대략 300 내지 400℃ 정도의 온도에서 필름 기판(110) 및 예비 범프(230p)에 10kgf/cm2 내지 20kgf/cm2 정도의 압력이 인가된 상태로 대략 수 내지 수십초 정도의 접합 공정을 수행할 수 있다. 그러나, 이러한 예시된 조건은 금속 리드부(130)와 예비 범프(230p) 간에 공정 합금 형성에 의한 접합이 이루어질 수 있다면 변형될 수 있다.
공정 합금층 형성을 용이하게 하기 위하여 솔더링부(도 5 및 도 6의 230f)는 제2 솔더층(230c), 즉 금층과 금층보다 융점이 낮은 제1 솔더층(230b), 즉 주석층이 합금화된 금-주석의 공정 합금층으로 형성할 수 있다. 공정 합금층 형성을 용이하게 하기 위하여 금-주석의 공정 합금층은 주석의 함량이 25 원자% 내지 45 원자%로 할 수 있다.
도 13 및 도 14는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지를 제조할 때 마련되는 예비 범프의 구성을 설명하기 단면도들이다.
구체적으로, 앞서 설명한 바와 같이 필름형 반도체 패키지를 제조할 때 패드(220) 상에 배리어층(230r), 금속 필라(230a), 제1 솔더층(230b), 제2 솔더층(230c-1, 230c-2)으로 이루어진 예비 범프(230p-1, 230p-1)가 형성될 수 있다. 도 13에 도시한 예비 범프(230p-1)의 제2 솔더층(230c-1)의 두께(T3)는 도 14에 도시한 예비 범프(230p-2)의 제2 솔더층(230c-2)의 두께(T4)와 다를 수 있다.
금속 필라(230a)의 두께(T1)는 수십 ㎛일 수 있다. 제1 솔더층(230b)의 두께(T2)는 수 ㎛일 수 있다. 도 13에 도시한 제1 솔더층(230b)의 두께(T2)는 제2 솔더층(230c-1)의 두께(T3)보다 클 수 있다.
도 13에 도시한 제2 솔더층(230c-1)의 두께(T3)는 제1 솔더층(230b)의 두께(T2)의 약 50%일 수 있다. 도 14에 도시한 제1 솔더층(230b)의 두께(T2)는 제2 솔더층(230c-2)의 두께(T4)보다 클 수 있다. 도 14에 도시한 제2 솔더층(230c-2)의 두께(T4)는 제1 솔더층(230b)의 두께(T2)의 약 10 내지 30%일 수 있다.
도 13 및 도 14는 앞서 설명한 금속 리드부(130)와 예비 범프(230p-1, 230p-2)의 열 압착 공정시 예비 범프(230p-1, 230p-2) 내의 제1 솔더층(230b) 내의 솔더 원자, 즉 주석 원자가 화살표로 표시한 바와 같이 금속 필라(230a) 및 제2 솔더층(230c-1)으로 고용화됨으로써 솔더링부(도 5의 230f)를 형성할 수 있다.
앞서 설명한 바와 같이 금속 필라(230a)는 제1 솔더층(230b)보다 충분히 두꺼울 수 있다. 제1 솔더층(230b)의 두께(T2)는 제2 솔더층(230c-1, 230c-2)의 두께(T3, T4)보다 클 수 있다. 이와 같은 두께를 가질 경우, 금속 리드부(130)와 예비 범프(230p-1, 230p-2)의 열 압착을 통하여 솔더링부(도 5의 230f)를 형성할 수 있다.
도 15는 본 발명의 기술적 사상의 일 실시예에 의한 필름형 반도체 패키지의 솔더층을 구성하는 원소들의 상태도(phase diagram)이다.
구체적으로, 도 15는 앞서 설명한 필름형 반도체 패키지의 솔더층, 즉 금-주석의 상태도이다. 앞서 도 12에서 설명한 바와 같이 금속 리드부(130)와 예비 범프(230p)의 열 압착 공정을 통하여 솔더링부(도 5 및 도 6의 230f)를 형성할 수 있다.
예비 범프(도 12의 230p)는 제1 솔더층(도 12의 230b), 즉 주석층과 제2 솔더층(도 12의 230c), 즉 금층을 포함할 수 있다. 솔더링부(도 5 및 도 6의 230f)는 제1 솔더층(230b)과 제2 솔더층(230c)의 공정 반응(eutectic reaction)을 통하여 금-주석의 공정 합금층으로 형성될 수 있다.
도 15에 도시한 바와 같이 280℃의 온도 및 금-주석 합금에서 주석의 함량이 29.0 원자%일 때 공정 반응이 발생하는 공정점(eutectic point)일 수 있다. 280℃ 이하의 온도 및 주석의 함량이 17 원자% 내지 50 원자% 이하에서는 금-주석 합금은 z 상(zeta phase)일 수 있다. 280℃ 이하의 온도 및 주석의 함량이 50 원자% 이상에서는 금-주석 합금은 δ 상(delta phase)일 수 있다.
이를 근거로, 본 발명은 금속 리드부(130)와 예비 범프(230p)의 열 압착 공정을 수행할 때, 금-주석의 솔더층에서 주석의 함량은 25 원자% 내지 45 원자%로 조절하여, 압착(접합) 온도는 300 내지 400℃로 낮게 유지한다. 그리고, 압착 압력(접합 압력)은 10kgf/cm2 내지 20kgf/cm2 정도로 낮게 하고, 대략 수 내지 수십초 정도의 압착(접합) 공정을 수행한다. 이와 같은 압착(접합) 공정을 통하여 금-주석의 솔더층은 고용화(solid solution)되어 금-주석 공정 합금층이 형성될 수 있다.
앞서 압착(접합) 공정을 통하여 본 발명의 필름형 반도체 패키지는 솔더층(230a, 230b)을 포함하는 예비 범프(230p)의 열 압착시 압착(접착) 온도 및 압력을 낮출 수 있다. 아울러서, 앞서 공정을 통하여 본 발명의 필름형 반도체 패키지는 필름 기판(도 12의 110)의 휘어짐을 줄이면서 금-주석 공정 합금층을 용이하게 형성할 수 있다.
도 16은 본 발명의 기술적 사상에 따른 필름형 반도체 패키지를 포함하는 디스플레이 장치의 요부 구성을 도시한 블록도이다.
구체적으로, 디스플레이 평판 표시 장치(500)는 화상 표시 패널(550)과, 필름형 반도체 패키지(100)를 통해 화상 표시 패널(550)에 구동 신호를 공급하기 위한 소스 드라이브 PCB(300)을 포함할 수 있다. 화상 표시 패널(550)은 예를 들면 액정 표시 패널로 이루어질 수 있다.
도시하지는 않았으나, 소스 드라이브 PCB(300)에는 전원부, 메모리부, 프로그램부, 버퍼부 등이 내장되어 있을 수 있다. 외부의 전원 공급원으로부터 소스 드라이브 PCB(300)의 전원부로 공급되는 전원은 소스 드라이브 PCB(300)의 메모리부, 프로그램부, 버퍼부 등의 회로부들로 전달된다. 소스 드라이브 PCB(300)의 전원부는 필름형 반도체 패키지(100)의 전원 라인(172)을 통해 화상 표시 패널(550)에 전원 전압을 인가하여 디스플레이될 수 있도록 한다.
필름형 반도체 패키지(100)에는 소스 드라이브 PCB(300)로부터 화상 표시 패널(550)에 구동 신호를 공급하기 위하여 소스 드라이브 IC (integrated circuit)와 같은 반도체 칩(210)이 실장되어 있다. 앞서 설명한 바와 같이 필름 기판(도 2의 110) 및 그 위에 실장되어 있는 소스 드라이브 IC와 같은 반도체 칩(210)을 통해 화상 표시 패널(550)에 전원 전압 및 디스플레이 동작 신호들이 전달될 수 있다.
필름형 반도체 패키지(100) 상에서 소스 드라이브 PCB(300)와 반도체 칩(210) 사이에는 신호 라인(152)이 연결되어 있다. 신호 라인(152)은 입력 회로를 구성할 수 있다. 필름형 반도체 패키지(100) 상에서 반도체 칩(210)과 화상 표시 패널(550)과의 사이에는 신호 라인(154)이 형성되어 있다. 신호 라인(154)은 출력 회로를 구성할 수 있다.
필름형 반도체 패키지(100) 상에서 소스 드라이브 PCB(300)와 반도체 칩(210) 사이에는 전원 라인(172) 및 접지 라인(174)이 연결되어 있다. 필름형 반도체 패키지(100) 상에서 반도체 칩(210)과 화상 표시 패널(550) 사이에는 전원 라인(162), 및 접지 라인(164) 이 형성되어 있다. 전원 라인(162. 172) 및 접지 라인(164. 174)은 화상 표시 패널(550)에 전원을 인가하기 위하여 마련되는 것이다.
이상 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 앞서 실시예들은 어느 하나로만 구현될 수도 있고, 또한, 앞서 실시예들은 하나 이상을 조합하여 구현될 수도 있다.
따라서, 본 발명의 기술적 사상을 하나의 실시예에 국한하여 해석되지는 않는다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 필름형 반도체 패키지, 300: 소스 드라이브 PCB, 400: 게이트 드라이브 PCB: 550: 화상 표시 패널, 110: 필름 기판, 130: 금속 리드부, 210, 232: 반도체 칩, 220: 패드, 230: 범프, 230p: 예비 범프, 234: 보강판, 236, 238: 연결부, 230b: 제1 솔더층, 230c: 제2 솔더층, 230s: 확산 방지층, 230f: 솔더링부, 230r: 배리어층

Claims (20)

  1. 필름 기판 상에 형성된 금속 리드부;
    패드를 구비하는 반도체 칩; 및
    상기 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비하되,
    상기 범프는 상기 패드 상에 위치하고 제1 금속을 포함하는 금속 필라, 및 상기 금속 필라의 전 표면에 위치하여 상기 금속 리드부와 접합되고 상기 제1 금속과 상기 제1 금속과 다른 제2 금속을 포함하는 솔더링부를 구비하되,
    상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함하는 것을 특징으로 하는 필름형 반도체 패키지.
  2. 삭제
  3. 제1항에 있어서, 상기 금속 필라는 금층 또는 구리층으로 구성되는 것을 특징으로 하는 필름형 반도체 패키지.
  4. 제1항에 있어서, 상기 솔더링부는 금-주석의 공정 합금층(eutectic alloy layer)으로 형성되는 것을 특징으로 하는 필름형 반도체 패키지.
  5. 제4항에 있어서, 상기 금-주석의 공정 합금층은 주석의 함량이 25 원자% 내지 45 원자%인 것을 특징으로 하는 필름형 반도체 패키지,
  6. 제1항에 있어서, 상기 솔더링부는 상기 금속 리드부의 바닥 및 양측면을 감싸도록 형성되어 있는 것을 특징으로 하는 필름형 반도체 패키지.
  7. 제1항에 있어서, 상기 금속 필라 상에는 니켈층으로 형성된 확산 방지층이 더 형성되어 있는 것을 특징으로 하는 필름형 반도체 패키지.
  8. 필름 기판 상의 일측에 위치하는 외측 리드 접합부에서 내측 리드 접합부로 연장된 금속 리드부;
    패드를 구비하는 반도체 칩; 및
    상기 내측 리드 접합부의 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비하되,
    상기 범프는 상기 패드 상에 위치하고 제1 금속을 포함하는 금속 필라, 및 상기 금속 필라의 전 표면에 위치하여 상기 금속 리드부와 접합되고 상기 제1 금속과 상기 제1 금속과 다른 제2 금속을 포함하는 솔더링부를 구비하되,
    상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함하는 것을 특징으로 하는 필름형 반도체 패키지.
  9. 제8항에 있어서, 상기 외측 리드 접합부는 화상 표시 패널 또는 인쇄 회로 기판이 접합될 수 있는 연결부를 포함하는 것을 특징으로 하는 필름형 반도체 패키지.
  10. 제8항에 있어서, 상기 금속 필라는 금층 또는 구리층으로 형성되고, 상기 솔더링부는 금-주석의 공정 합금층(eutectic alloy layer)으로 형성되고, 상기 금-주석의 공정 합금층은 주석의 함량이 25 원자% 내지 45 원자%인 것을 특징으로 하는 필름형 반도체 패키지,
  11. 필름 기판 상에 구리층으로 형성된 금속 리드부;
    패드를 구비하는 반도체 칩; 및
    상기 금속 리드부와 상기 반도체 칩의 패드간을 연결하는 범프를 구비하되,
    상기 범프는 상기 패드 상에 위치하고 금층 또는 구리층으로 형성된 금속 필라, 및 상기 금속 필라의 전 표면에 위치하고 금-주석의 공정 합금층(eutectic alloy layer)으로 형성되어 상기 금속 리드부와 접합되는 솔더링부를 구비하되,
    상기 금속 리드부는 구리층으로 형성된 금속 리드와 금속 리드의 표면을 보호하게 주석층으로 형성된 리드 보호층을 포함하는 것을 특징으로 하는 필름형 반도체 패키지.
  12. 제11항에 있어서, 상기 금-주석의 공정 합금층은 주석의 함량이 25 원자% 내지 45 원자%로 형성되는 것을 특징으로 하는 필름형 반도체 패키지,
  13. 제11항에 있어서, 상기 금속 필라가 구리층일 경우, 상기 금속 필라 상에는 니켈층으로 구성된 확산 방지층이 더 형성되어 있는 것을 특징으로 하는 필름형 반도체 패키지.
  14. 금속 리드부를 갖는 필름 기판을 형성하는 단계;
    반도체 칩의 패드 상에 금속 필라를 형성하는 단계;
    상기 금속 필라 상에 위치하는 제1 솔더층을 형성하는 단계;
    상기 제1 솔더층 상에 제2 솔더층을 형성하여 상기 금속 필라, 제1 솔더층 및 제2 솔더층으로 구성되는 예비 범프를 형성하는 단계; 및
    상기 금속 리드부와 상기 예비 범프의 제1 솔더층 및 제2 솔더층을 열 압착하여 상기 금속 리드부와 상기 반도체 칩의 패드간을 접합하는 솔더링부를 포함하는 범프를 형성하는 단계를 구비하는 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법.
  15. 제14항에 있어서, 상기 제1 솔더층의 두께는 상기 제2 솔더층의 두께보다 두꺼운 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법.
  16. 제14항에 있어서, 상기 제1 솔더층은 상기 제2 솔더층보다 낮은 융점을 갖는 저융점 금속인 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법.
  17. 제14항에 있어서, 상기 금속 필라는 금층 또는 구리층으로 형성하고, 상기 제1 솔더층은 주석층으로 형성하고, 제2 솔더층은 금층으로 형성하고, 상기 솔더링부는 금-주석의 공정 합금층(eutectic alloy layer)으로 형성하는 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법.
  18. 제17항에 있어서, 상기 금-주석의 공정 합금층은 주석의 함량이 25 원자% 내지 45 원자%로 형성하는 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법,
  19. 제14항에 있어서, 상기 금속 리드부와 상기 예비 범프의 제1 솔더층 및 제2 솔더층을 열 압착할 때 압착(접합) 온도는 300 내지 400℃로 하고, 압착(접합) 압력은 10kgf/cm2 내지 20kgf/cm2로 수행하는 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법.
  20. 제14항에 있어서, 상기 금속 필라 상에는 니켈층으로 형성된 확산 방지층을 더 형성하는 것을 특징으로 하는 필름형 반도체 패키지의 제조 방법.
KR1020160125590A 2016-09-29 2016-09-29 필름형 반도체 패키지 및 그 제조 방법 KR102534735B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160125590A KR102534735B1 (ko) 2016-09-29 2016-09-29 필름형 반도체 패키지 및 그 제조 방법
US15/456,882 US10354967B2 (en) 2016-09-29 2017-03-13 Metal pillar in a film-type semiconductor package
CN201710679505.9A CN107887358B (zh) 2016-09-29 2017-08-10 膜型半导体封装及其制造方法
US16/447,158 US10867948B2 (en) 2016-09-29 2019-06-20 Metal pillar in a film-type seconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160125590A KR102534735B1 (ko) 2016-09-29 2016-09-29 필름형 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180035468A KR20180035468A (ko) 2018-04-06
KR102534735B1 true KR102534735B1 (ko) 2023-05-19

Family

ID=61685730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125590A KR102534735B1 (ko) 2016-09-29 2016-09-29 필름형 반도체 패키지 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10354967B2 (ko)
KR (1) KR102534735B1 (ko)
CN (1) CN107887358B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102534735B1 (ko) * 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법
US10763231B2 (en) 2018-07-27 2020-09-01 Texas Instruments Incorporated Bump bond structure for enhanced electromigration performance
US11063011B1 (en) * 2020-02-20 2021-07-13 Nanya Technology Corporation Chip and wafer having multi-layered pad
US11508633B2 (en) * 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having taper-shaped conductive pillar and method of forming thereof
KR20220016364A (ko) 2020-07-30 2022-02-09 삼성디스플레이 주식회사 전자장치
CN114121868A (zh) * 2020-08-28 2022-03-01 京东方科技集团股份有限公司 基板及其制造方法、显示装置及其制造方法
TWI758963B (zh) * 2020-11-20 2022-03-21 敦泰電子股份有限公司 積體電路之腳位配置方法以及使用其之內嵌式觸控顯示驅動積體電路
CN114520206A (zh) * 2020-11-20 2022-05-20 敦泰电子股份有限公司 集成电路的脚位配置方法以及内嵌式触控显示驱动集成电路
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173684A1 (en) 2002-03-12 2003-09-18 Rajeev Joshi Wafer-level coated copper stud bumps
US20040251546A1 (en) * 2003-06-12 2004-12-16 Si-Hoon Lee Package and method for bonding between gold lead and gold bump
US20140346672A1 (en) 2013-03-14 2014-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Structure Having Dies with Connectors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
JP3296400B2 (ja) 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US6495397B2 (en) 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3746719B2 (ja) 2002-03-19 2006-02-15 オリンパス株式会社 フリップチップ実装方法
KR100503411B1 (ko) 2002-07-09 2005-07-25 한국전자통신연구원 Ａｕ－Ｓｎ계 솔더층 및 솔더범프 제조 방법
CN1711637A (zh) 2002-11-06 2005-12-21 皇家飞利浦电子股份有限公司 包含由焊接凸起结构连接的电路元件的设备
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
KR100908648B1 (ko) 2007-10-19 2009-07-21 (주)에스엠엘전자 복층 범프 구조물 및 그 제조 방법
JP5535448B2 (ja) 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US8592995B2 (en) 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
KR101169687B1 (ko) 2010-10-15 2012-08-06 에스케이하이닉스 주식회사 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법
KR101171361B1 (ko) 2010-11-05 2012-08-10 서울옵토디바이스주식회사 발광 다이오드 어셈블리 및 그의 제조 방법
KR20120089150A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 패키지 온 패키지
TWI484610B (zh) * 2012-07-09 2015-05-11 矽品精密工業股份有限公司 半導體結構之製法與導電凸塊
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US20150318254A1 (en) 2013-12-17 2015-11-05 Oracle International Corporation Electroplated solder with eutectic chemical composition
KR102534735B1 (ko) * 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173684A1 (en) 2002-03-12 2003-09-18 Rajeev Joshi Wafer-level coated copper stud bumps
US20040251546A1 (en) * 2003-06-12 2004-12-16 Si-Hoon Lee Package and method for bonding between gold lead and gold bump
US20140346672A1 (en) 2013-03-14 2014-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Structure Having Dies with Connectors

Also Published As

Publication number Publication date
US10867948B2 (en) 2020-12-15
US10354967B2 (en) 2019-07-16
KR20180035468A (ko) 2018-04-06
US20190304941A1 (en) 2019-10-03
CN107887358A (zh) 2018-04-06
CN107887358B (zh) 2020-11-10
US20180090459A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
KR102534735B1 (ko) 필름형 반도체 패키지 및 그 제조 방법
JP3603890B2 (ja) 電子デバイス及びその製造方法並びに電子機器
JPH10242208A (ja) 半導体装置の製造方法
TWI236133B (en) Semiconductor device and manufacturing method of same
CN110164825B (zh) 薄膜覆晶封装结构及其可挠性基板
JP4899406B2 (ja) フリップチップ型半導体装置
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JP2002289768A (ja) 半導体装置およびその製法
US20040251546A1 (en) Package and method for bonding between gold lead and gold bump
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2009009994A (ja) 半導体装置およびその製造方法
JP5228479B2 (ja) 電子装置の製造方法
JP3269390B2 (ja) 半導体装置
JP5812123B2 (ja) 電子機器の製造方法
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP2007317754A (ja) 半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
US20240038706A1 (en) Electronic device
JP3535110B2 (ja) テープキャリアパッケージ半導体装置およびその製造方法
JPH11330149A (ja) 半導体装置、配線基板、電子装置及びその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant