JP2002134683A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2002134683A JP2002134683A JP2000326302A JP2000326302A JP2002134683A JP 2002134683 A JP2002134683 A JP 2002134683A JP 2000326302 A JP2000326302 A JP 2000326302A JP 2000326302 A JP2000326302 A JP 2000326302A JP 2002134683 A JP2002134683 A JP 2002134683A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- manufacturing
- solder
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来の混成集積回路装置の製造方法は、小型
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、工程日数がかかる問題があった。 【解決手段】 混成集積回路基板１の所望の導電路２に
導電性ロウ材３を付着する工程と、前記導電路２上に少
なくとも前記導電性ロウ材３で固着される回路素子４、
７、１１を一括してマウントする工程と、前記導電性ロ
ウ材３を溶融炉内で一括溶融して、前記回路素子を前記
導電路２に固着する工程とを具備し、特に、半田ペース
トで固着するチップ部品４、バンプ７およびパワートラ
ンジスタ１１を半田クリーム３印刷後に一括してマウン
トし、半田溶融炉で一括して溶融するすることで、従来
の複数工程を１ライン化したシンプルラインを実現する
ものである。
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、工程日数がかかる問題があった。 【解決手段】 混成集積回路基板１の所望の導電路２に
導電性ロウ材３を付着する工程と、前記導電路２上に少
なくとも前記導電性ロウ材３で固着される回路素子４、
７、１１を一括してマウントする工程と、前記導電性ロ
ウ材３を溶融炉内で一括溶融して、前記回路素子を前記
導電路２に固着する工程とを具備し、特に、半田ペース
トで固着するチップ部品４、バンプ７およびパワートラ
ンジスタ１１を半田クリーム３印刷後に一括してマウン
トし、半田溶融炉で一括して溶融するすることで、従来
の複数工程を１ライン化したシンプルラインを実現する
ものである。
Description
【０００１】
【発明の属する技術分野】本発明は、混成集積回路装置
の製造方法に関し、特に工程をシンプルにした混成集積
回路装置の製造方法に関するものである。
の製造方法に関し、特に工程をシンプルにした混成集積
回路装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の混成集積回路装置の製造方法を図
１２〜図２１を参照して説明する。
１２〜図２１を参照して説明する。
【０００３】図１２は工程フロー図であり、ロット番号
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。
【０００４】図１３から図２０に、各工程の断面図を示
す。なお、図示しなくても明確な工程は図面を省略して
いる。
す。なお、図示しなくても明確な工程は図面を省略して
いる。
【０００５】ロット番号印刷工程では混成集積回路基板
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をインキで印刷する。
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をインキで印刷する。
【０００６】次に、図１３に示す如く半田印刷工程で
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板１あるいは金属基板の表面を絶縁処理した基板１
を準備し、この基板１の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路２が形成され、こ
の導電路２の所定の部分に半田クリーム３をスクリーン
印刷して選択的に半田クリーム３を付着する。
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板１あるいは金属基板の表面を絶縁処理した基板１
を準備し、この基板１の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路２が形成され、こ
の導電路２の所定の部分に半田クリーム３をスクリーン
印刷して選択的に半田クリーム３を付着する。
【０００７】更に、図１４に示す如くチップマウント工
程では、中速のチップマウンタを用いて定型部品である
チップコンデンサやチップ抵抗等のチップ部品４を半田
クリーム３上に仮接着する。
程では、中速のチップマウンタを用いて定型部品である
チップコンデンサやチップ抵抗等のチップ部品４を半田
クリーム３上に仮接着する。
【０００８】続いて、図１５に示す如く銀ペーストスタ
ンプ工程で小信号トランジスタを搭載する導電路２上に
先端に銀ペースト５を付着したスタンプ針で銀ペースト
５を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約７時間放置して有機溶剤を蒸発させる必要があ
る。
ンプ工程で小信号トランジスタを搭載する導電路２上に
先端に銀ペースト５を付着したスタンプ針で銀ペースト
５を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約７時間放置して有機溶剤を蒸発させる必要があ
る。
【０００９】続いて、図１６に示す如く小信号トランジ
スタソルダー工程では、前工程付着した銀ペースト５上
に小信号トランジスタのチップ６を半導体用チップマウ
ンタを用いて載置する。
スタソルダー工程では、前工程付着した銀ペースト５上
に小信号トランジスタのチップ６を半導体用チップマウ
ンタを用いて載置する。
【００１０】続いて、図１７に示す如くバンプソルダー
工程では予めセミパワーのトランジスタ８を固着した金
属片よりなるバンプ７を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路２に本工程でディスペンサ
ーで付着した銀ペースト５上に載置する。
工程では予めセミパワーのトランジスタ８を固着した金
属片よりなるバンプ７を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路２に本工程でディスペンサ
ーで付着した銀ペースト５上に載置する。
【００１１】続いて、図示しないが半田溶融工程では、
半田クリーム３の溶融を行う。すなわち、ホットプレー
ト上に基板１を配置し、２１０℃で約２〜３分間加熱を
してチップ部品４の固着を行う。
半田クリーム３の溶融を行う。すなわち、ホットプレー
ト上に基板１を配置し、２１０℃で約２〜３分間加熱を
してチップ部品４の固着を行う。
【００１２】続いて、図示しないが銀ペースト硬化工程
では、硬化炉内に多数の基板１を収納して、約１５０℃
で４〜５時間還元雰囲気中で銀ペースト５の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板１への付着は防止できる。
では、硬化炉内に多数の基板１を収納して、約１５０℃
で４〜５時間還元雰囲気中で銀ペースト５の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板１への付着は防止できる。
【００１３】続いて、硬化炉から取り出された基板１は
図１８に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ６およびバンプ７に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路２とを約５０μｍの径のア
ルミニウムのボンディング細線９で超音波ボンダーによ
り接続する。
図１８に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ６およびバンプ７に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路２とを約５０μｍの径のア
ルミニウムのボンディング細線９で超音波ボンダーによ
り接続する。
【００１４】続いて、図示しないがアースボンダー工程
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。
【００１５】続いて、図１９に示す如くパワートランジ
スタソルダー工程では、放熱性の良いヒートシンク１０
上にパワートランジスタ１１を固着したブロックの取り
付けを行う。導電路２上には予め半田クリームを印刷し
て溶融した半田１２を付着しており、このブロック取り
付ける際にホットプレート上で再び半田１２を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。
スタソルダー工程では、放熱性の良いヒートシンク１０
上にパワートランジスタ１１を固着したブロックの取り
付けを行う。導電路２上には予め半田クリームを印刷し
て溶融した半田１２を付着しており、このブロック取り
付ける際にホットプレート上で再び半田１２を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。
【００１６】最後に、図２０に示す如く太線ボンダー工
程では、パワートランジスタ１１のベース電極およびエ
ミッタ電極と所定の導電路２との接続を約３００μｍの
径のアルミニウムのボンディング太線１３で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路２間にはジャンパー線を形成する。
程では、パワートランジスタ１１のベース電極およびエ
ミッタ電極と所定の導電路２との接続を約３００μｍの
径のアルミニウムのボンディング太線１３で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路２間にはジャンパー線を形成する。
【００１７】以上に詳述した従来の混成集積回路装置の
製造方法を実現する製造ラインを図２１に示す。
製造方法を実現する製造ラインを図２１に示す。
【００１８】所望のパターンに導電路２を形成された基
板１はマガジンＭに収納されて各工程を流れる。
板１はマガジンＭに収納されて各工程を流れる。
【００１９】最初に、ロット番号印刷工程の基板を供給
するロード装置ＬにマガジンＭを配置し、印刷が終了し
た基板１はアンロード装置ＵＬで基板をマガジンＭに収
納する。
するロード装置ＬにマガジンＭを配置し、印刷が終了し
た基板１はアンロード装置ＵＬで基板をマガジンＭに収
納する。
【００２０】次に、半田印刷工程では、前工程からマガ
ジンＭに収納された形で運ばれてきたものをロード装置
Ｌにセットし、マガジンＭ内の基板１を１枚ずつ供給し
て半田クリーム３のスクリーン印刷を行い、アンロード
装置ＵＬにセットしたマガジンＭに１枚ずつ収納してい
く。
ジンＭに収納された形で運ばれてきたものをロード装置
Ｌにセットし、マガジンＭ内の基板１を１枚ずつ供給し
て半田クリーム３のスクリーン印刷を行い、アンロード
装置ＵＬにセットしたマガジンＭに１枚ずつ収納してい
く。
【００２１】更に、チップマウント工程では、２台のチ
ップマウンタでチップ部品４の装着を行うことで、工程
の処理能力を平準化している。
ップマウンタでチップ部品４の装着を行うことで、工程
の処理能力を平準化している。
【００２２】同様に、銀ペーストスタンプ工程、約７時
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンＭの形でロード装置Ｌ、アンロード装
置ＵＬを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンＭを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンＭを収容して処理する。
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンＭの形でロード装置Ｌ、アンロード装
置ＵＬを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンＭを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンＭを収容して処理する。
【００２３】図２２に混成集積回路装置の上面図を示
す。基板１の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路２
が延在している。チップ部品４は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ６は導電路２上に大部分が菱形に見えるものが該当
し、ベース電極Ｂとエミッタ電極Ｅが付されている。こ
の小信号トランジスタ６からは２本のボンディング細線
９が伸びており、導電路２との接続を行っている。バン
プ７はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に４個並べられたブ
ロックがヒートシンク１０上にパワートランジスタ１１
を固着したブロックである。パワートランジスタ１１の
ベース電極Ｂおよびエミッタ電極Ｅからは２本のボンデ
ィング太線１３（図でも太く記載している。）が所定の
導電路２との接続を行っている。このボンディング太線
１３では交差導電路のジャンパー線Ｊやアース線Ａも形
成される。
す。基板１の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路２
が延在している。チップ部品４は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ６は導電路２上に大部分が菱形に見えるものが該当
し、ベース電極Ｂとエミッタ電極Ｅが付されている。こ
の小信号トランジスタ６からは２本のボンディング細線
９が伸びており、導電路２との接続を行っている。バン
プ７はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に４個並べられたブ
ロックがヒートシンク１０上にパワートランジスタ１１
を固着したブロックである。パワートランジスタ１１の
ベース電極Ｂおよびエミッタ電極Ｅからは２本のボンデ
ィング太線１３（図でも太く記載している。）が所定の
導電路２との接続を行っている。このボンディング太線
１３では交差導電路のジャンパー線Ｊやアース線Ａも形
成される。
【００２４】
【発明が解決しようとする課題】従来の混成集積回路装
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために各工程間が順
次マガジンＭの形でロード装置Ｌ、アンロード装置ＵＬ
を用いて流す搬送設備を必要とし、各工程の加工設備と
搬送設備で多くの作業面積を必要とする問題点があっ
た。
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために各工程間が順
次マガジンＭの形でロード装置Ｌ、アンロード装置ＵＬ
を用いて流す搬送設備を必要とし、各工程の加工設備と
搬送設備で多くの作業面積を必要とする問題点があっ
た。
【００２５】また、銀ペーストスタンプ工程後に半田溶
融工程で加熱をすると、この有機溶剤が飛散して導電路
に付着してボンディングワイヤーの固着度の信頼性を悪
化させる問題点があるので、銀ペーストに含まれる有機
溶剤を蒸発させるために約７時間の常温放置が不可欠で
あり、これが工程日数を長くする原因となる問題点とな
った。具体的には、チップマウント工程までで約１日、
バンプソルダー工程までで約１日、銀ペースト硬化工程
までで約１．５日かかり、更に工程間の仕掛かり日数が
約０．５日必要として、約４日の工程日数となる。
融工程で加熱をすると、この有機溶剤が飛散して導電路
に付着してボンディングワイヤーの固着度の信頼性を悪
化させる問題点があるので、銀ペーストに含まれる有機
溶剤を蒸発させるために約７時間の常温放置が不可欠で
あり、これが工程日数を長くする原因となる問題点とな
った。具体的には、チップマウント工程までで約１日、
バンプソルダー工程までで約１日、銀ペースト硬化工程
までで約１．５日かかり、更に工程間の仕掛かり日数が
約０．５日必要として、約４日の工程日数となる。
【００２６】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、混成集積回路基板の所望の導電
路に導電性ロウ材を付着する工程と、前記導電路上に少
なくとも前記導電性ロウ材で固着される回路素子を一括
してマウントする工程と、前記導電性ロウ材を溶融炉内
で一括溶融して、前記回路素子を前記導電路に固着する
工程とを具備することを特徴とする。特に、半田ペース
トで固着するチップ部品、バンプおよびパワートランジ
スタを半田クリーム印刷後に一括してマウントし、半田
溶融炉で一括して溶融するすることで、従来の複数工程
を１ライン化したシンプルラインを実現するものであ
る。
の課題に鑑みて成され、混成集積回路基板の所望の導電
路に導電性ロウ材を付着する工程と、前記導電路上に少
なくとも前記導電性ロウ材で固着される回路素子を一括
してマウントする工程と、前記導電性ロウ材を溶融炉内
で一括溶融して、前記回路素子を前記導電路に固着する
工程とを具備することを特徴とする。特に、半田ペース
トで固着するチップ部品、バンプおよびパワートランジ
スタを半田クリーム印刷後に一括してマウントし、半田
溶融炉で一括して溶融するすることで、従来の複数工程
を１ライン化したシンプルラインを実現するものであ
る。
【００２７】また、本発明では前記回路素子としてチッ
プ部品等の定型回路素子とヒートシンクに固着されたパ
ワートランジスタ等の非定型回路素子を含み、前記定型
回路素子および非定型回路素子を連続して前記導電路上
にマウントすることに特徴を有し、従来の小型の部品か
ら順序よく大型の部品を取り付ける工程に並べるのでは
なく、回路素子を固着する導電性ロウ材に着目して工程
日数の短縮を図る混成集積回路装置の製造方法を提供す
るものである。
プ部品等の定型回路素子とヒートシンクに固着されたパ
ワートランジスタ等の非定型回路素子を含み、前記定型
回路素子および非定型回路素子を連続して前記導電路上
にマウントすることに特徴を有し、従来の小型の部品か
ら順序よく大型の部品を取り付ける工程に並べるのでは
なく、回路素子を固着する導電性ロウ材に着目して工程
日数の短縮を図る混成集積回路装置の製造方法を提供す
るものである。
【００２８】
【発明の実施の形態】本発明の混成集積回路装置の製造
方法を図１から図１１を参照して説明する。
方法を図１から図１１を参照して説明する。
【００２９】図１は工程フロー図であり、ロット番号印
刷、半田印刷、チップマウント、多機能マウンタ（バン
プソルダー、パワートランジスタソルダー）、半田溶
融、銀ペーストスタンプ／小信号トランジスタソルダ
ー、銀ペースト硬化、細線ボンダー、アースボンダー、
太線ボンダーの各工程から構成されている。このフロー
から明確なように、半田ペーストで固着する回路素子を
一括してまとめたことで、工程のシンプル化を実現して
いる。
刷、半田印刷、チップマウント、多機能マウンタ（バン
プソルダー、パワートランジスタソルダー）、半田溶
融、銀ペーストスタンプ／小信号トランジスタソルダ
ー、銀ペースト硬化、細線ボンダー、アースボンダー、
太線ボンダーの各工程から構成されている。このフロー
から明確なように、半田ペーストで固着する回路素子を
一括してまとめたことで、工程のシンプル化を実現して
いる。
【００３０】図２から図９に、各工程の断面図を示す。
なお、図示しなくても明確な工程は図面を省略してい
る。従来と同一構成要素には同一符号を付した。
なお、図示しなくても明確な工程は図面を省略してい
る。従来と同一構成要素には同一符号を付した。
【００３１】ロット番号印刷工程では混成集積回路基板
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。
【００３２】次に、図２に示す如く半田印刷工程では、
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板１あるいは金属基板の表面を絶縁処理した基板１を準
備し、この基板１の表面に所望のパターンの銅箔あるい
は導電性塗料で形成された導電路２が形成され、この導
電路２のチップ部品、バンプおよびパワートランジスタ
を載置する所定の部分に半田クリーム３をスクリーン印
刷して選択的に半田クリーム３を付着する。本工程の特
徴は半田クリーム５で固着する回路素子はすべてこの工
程で半田クリーム５の印刷を行う点である。
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板１あるいは金属基板の表面を絶縁処理した基板１を準
備し、この基板１の表面に所望のパターンの銅箔あるい
は導電性塗料で形成された導電路２が形成され、この導
電路２のチップ部品、バンプおよびパワートランジスタ
を載置する所定の部分に半田クリーム３をスクリーン印
刷して選択的に半田クリーム３を付着する。本工程の特
徴は半田クリーム５で固着する回路素子はすべてこの工
程で半田クリーム５の印刷を行う点である。
【００３３】更に、図３に示す如くチップマウント工程
では、中速のチップマウンタを用いて定型部品であるチ
ップコンデンサやチップ抵抗等のチップ部品４を半田ク
リーム３上に仮接着する。
では、中速のチップマウンタを用いて定型部品であるチ
ップコンデンサやチップ抵抗等のチップ部品４を半田ク
リーム３上に仮接着する。
【００３４】続いて、図４に示す如く多機能マウンター
工程の前半では、予めセミパワーのトランジスタ８を固
着した金属片よりなるバンプ７を準備し、異形部品用の
多機能チップマウンタを用いて、所定の導電路２上の半
田クリーム３に仮接着する。
工程の前半では、予めセミパワーのトランジスタ８を固
着した金属片よりなるバンプ７を準備し、異形部品用の
多機能チップマウンタを用いて、所定の導電路２上の半
田クリーム３に仮接着する。
【００３５】続いて、図５に示す如く多機能マウンター
工程の後半では、放熱性の良いヒートシンク１０上にパ
ワートランジスタ１１を固着したブロックを準備し、同
様に異形部品用の多機能チップマウンタを用いて、所定
の導電路２上の半田クリーム３に仮接着する。この際、
半田クリーム３は溶融されない状態である。
工程の後半では、放熱性の良いヒートシンク１０上にパ
ワートランジスタ１１を固着したブロックを準備し、同
様に異形部品用の多機能チップマウンタを用いて、所定
の導電路２上の半田クリーム３に仮接着する。この際、
半田クリーム３は溶融されない状態である。
【００３６】続いて、図６に示す如く半田溶融工程で
は、半田クリーム３の一括溶融を行い、チップ部品４、
バンプ７およびヒートシンク１０の導電路２への固着を
行う。
は、半田クリーム３の一括溶融を行い、チップ部品４、
バンプ７およびヒートシンク１０の導電路２への固着を
行う。
【００３７】本工程は、Ｎ2リフロー半田溶融炉内で半
田クリーム３を加熱溶融処理されることが特徴である。
このＮ2リフロー半田溶融炉は基板１を載置して定速で
移動する金属メッシュのベルト２１と、このベルト２１
の下に設けたヒーターブロック２２と、基板１の上面に
Ｎ2ガスのリフローを行う交互に配置した排出管２３と
吸入管２４と、上面から基板１を加熱する赤外線ランプ
２５から構成されている。赤外線ランプ２５とヒーター
ブロック２２とで両面から基板１を均一に早く加熱し、
ヒートシンク１０上にパワートランジスタ１１を固着し
たブロックの最適な固着ができる約２１０℃で４〜５分
間で半田クリーム３を一括して加熱溶融する。またＮ2
ガスのリフローを矢印で示すように近接した排出管２３
と吸入管２４とで行うので、フラックスの飛散も無く、
半田ボールの発生も無く、銅箔等の導電路２表面の酸化
も防止できる。
田クリーム３を加熱溶融処理されることが特徴である。
このＮ2リフロー半田溶融炉は基板１を載置して定速で
移動する金属メッシュのベルト２１と、このベルト２１
の下に設けたヒーターブロック２２と、基板１の上面に
Ｎ2ガスのリフローを行う交互に配置した排出管２３と
吸入管２４と、上面から基板１を加熱する赤外線ランプ
２５から構成されている。赤外線ランプ２５とヒーター
ブロック２２とで両面から基板１を均一に早く加熱し、
ヒートシンク１０上にパワートランジスタ１１を固着し
たブロックの最適な固着ができる約２１０℃で４〜５分
間で半田クリーム３を一括して加熱溶融する。またＮ2
ガスのリフローを矢印で示すように近接した排出管２３
と吸入管２４とで行うので、フラックスの飛散も無く、
半田ボールの発生も無く、銅箔等の導電路２表面の酸化
も防止できる。
【００３８】続いて、図７および図８に示す如く銀ペー
ストスタンプ／小信号トランジスタソルダー工程で小信
号トランジスタを搭載する導電路２上に先端に銀ペース
ト５を付着したスタンプ針で銀ペースト５を付着し、付
着した銀ペースト５上に小信号トランジスタのチップ６
を半導体用チップマウンタを用いて載置する。
ストスタンプ／小信号トランジスタソルダー工程で小信
号トランジスタを搭載する導電路２上に先端に銀ペース
ト５を付着したスタンプ針で銀ペースト５を付着し、付
着した銀ペースト５上に小信号トランジスタのチップ６
を半導体用チップマウンタを用いて載置する。
【００３９】本工程では、銀ペーストは有機溶剤で低粘
度にしているが、銀ペースト硬化工程まで加熱工程が無
いので有機溶剤が飛散する恐れはないので、従来のよう
に約７時間放置なしに直ちに小信号トランジスタのチッ
プ６を載置して、次工程に送る。なお、この工程は銀ペ
ースト５の常温乾燥をしないので、半導体用チップマウ
ンタ内で連続して処理されることで処理のスピード化を
図れる。
度にしているが、銀ペースト硬化工程まで加熱工程が無
いので有機溶剤が飛散する恐れはないので、従来のよう
に約７時間放置なしに直ちに小信号トランジスタのチッ
プ６を載置して、次工程に送る。なお、この工程は銀ペ
ースト５の常温乾燥をしないので、半導体用チップマウ
ンタ内で連続して処理されることで処理のスピード化を
図れる。
【００４０】続いて、図示しないが銀ペースト硬化工程
では、硬化炉内に多数の基板１を収納して、約１５０℃
で４〜５時間還元雰囲気中で銀ペースト５の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板１への付着は防止できる。
では、硬化炉内に多数の基板１を収納して、約１５０℃
で４〜５時間還元雰囲気中で銀ペースト５の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板１への付着は防止できる。
【００４１】続いて、硬化炉から取り出された基板１は
図９に示す如く細線ボンダー工程に移行する。細線ボン
ダー工程では小信号トランジスタ６およびバンプ７に固
着されたセミパワーのトランジスタのベースおよびエミ
ッタ電極と対応する導電路２とを約５０μｍの径のアル
ミニウムのボンディング細線９で超音波ボンダーにより
接続する。
図９に示す如く細線ボンダー工程に移行する。細線ボン
ダー工程では小信号トランジスタ６およびバンプ７に固
着されたセミパワーのトランジスタのベースおよびエミ
ッタ電極と対応する導電路２とを約５０μｍの径のアル
ミニウムのボンディング細線９で超音波ボンダーにより
接続する。
【００４２】続いて、図示しないがアースボンダー工程
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。
【００４３】最後に、図１０に示す如く太線ボンダー工
程では、パワートランジスタ１１のベース電極およびエ
ミッタ電極と所定の導電路２との接続を約３００μｍの
径のアルミニウムのボンディング太線１３で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路２間にはジャンパー線を形成する。
程では、パワートランジスタ１１のベース電極およびエ
ミッタ電極と所定の導電路２との接続を約３００μｍの
径のアルミニウムのボンディング太線１３で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路２間にはジャンパー線を形成する。
【００４４】以上に詳述した本発明の混成集積回路装置
の製造方法を実現する製造ラインを図１１に示す。
の製造方法を実現する製造ラインを図１１に示す。
【００４５】所望のパターンに導電路２を形成された基
板１はマガジンＭに収納されて各工程を流れる。
板１はマガジンＭに収納されて各工程を流れる。
【００４６】本発明の特徴は、ロット番号印刷工程、半
田印刷工程、チップマウント工程、多機能マウンター工
程（バンプソルダー、パワートランジスタソルダー）お
よび半田溶融工程を１ライン化したことにある。これら
の工程では基板１は連続して流れ、搬送設備は設けな
い。
田印刷工程、チップマウント工程、多機能マウンター工
程（バンプソルダー、パワートランジスタソルダー）お
よび半田溶融工程を１ライン化したことにある。これら
の工程では基板１は連続して流れ、搬送設備は設けな
い。
【００４７】最初に、基板１を供給するロード装置Ｌに
マガジンＭを配置し、ロット番号印刷工程へ基板１を送
る。この工程ではレーザー印刷により基板１の裏面にロ
ット番号を印刷して、次工程の半田印刷工程からの送り
信号待っている。送り信号が来ると次工程に基板１を送
り、次の基板１にロット番号を印刷して待機する。
マガジンＭを配置し、ロット番号印刷工程へ基板１を送
る。この工程ではレーザー印刷により基板１の裏面にロ
ット番号を印刷して、次工程の半田印刷工程からの送り
信号待っている。送り信号が来ると次工程に基板１を送
り、次の基板１にロット番号を印刷して待機する。
【００４８】次に、半田印刷工程では、前工程から１枚
ずつ基板１が供給されて半田クリーム３のスクリーン印
刷を行い待機する。
ずつ基板１が供給されて半田クリーム３のスクリーン印
刷を行い待機する。
【００４９】更に、チップマウント工程では、中速のチ
ップマウンタでチップ部品４の装着を行い待機する。そ
の後多機能マウンター工程では異形部品用の多機能チッ
プマウンタを用いて、前半でバンプソルダー、後半でパ
ワートランジスタソルダーを行い、直ちに半田溶融工程
に送られ、Ｎ2リフロー半田溶融炉内で半田クリーム３
を加熱溶融処理される。アンロード装置ＵＬのマガジン
Ｍに１枚ずつ収容される。
ップマウンタでチップ部品４の装着を行い待機する。そ
の後多機能マウンター工程では異形部品用の多機能チッ
プマウンタを用いて、前半でバンプソルダー、後半でパ
ワートランジスタソルダーを行い、直ちに半田溶融工程
に送られ、Ｎ2リフロー半田溶融炉内で半田クリーム３
を加熱溶融処理される。アンロード装置ＵＬのマガジン
Ｍに１枚ずつ収容される。
【００５０】その後は、銀ペーストスタンプ／小信号ト
ランジスタソルダー工程、銀ペースト硬化工程、細線ボ
ンダー工程、アースボンダー工程、太線ボンダー工程と
順次マガジンＭの形でロード装置Ｌ、アンロード装置Ｕ
Ｌを用いて流すことで混成集積回路装置を完成させる。
ただ銀ペースト硬化工程では硬化炉を用いるので、従来
同様に多数のマガジンＭを貯めて、バッチ処理で硬化炉
に収納可能な数のマガジンＭを収容して処理する。
ランジスタソルダー工程、銀ペースト硬化工程、細線ボ
ンダー工程、アースボンダー工程、太線ボンダー工程と
順次マガジンＭの形でロード装置Ｌ、アンロード装置Ｕ
Ｌを用いて流すことで混成集積回路装置を完成させる。
ただ銀ペースト硬化工程では硬化炉を用いるので、従来
同様に多数のマガジンＭを貯めて、バッチ処理で硬化炉
に収納可能な数のマガジンＭを収容して処理する。
【００５１】完成された混成集積回路装置は図２２に示
すものと同じであるが、その製造ラインは従来より大幅
に短縮されている。
すものと同じであるが、その製造ラインは従来より大幅
に短縮されている。
【００５２】
【発明の効果】本発明に依れば、第１に、半田ペースト
で固着するチップ部品、バンプおよびパワートランジス
タを半田クリーム印刷後に一括してマウントし、半田溶
融炉で一括して溶融するすることで、従来の複数工程を
１ライン化したシンプルラインを実現するので、ロット
番号印刷工程から半田溶融工程までを連続して処理で
き、処理日数を０．５日に短縮できる。また、最初から
銀ペースト硬化工程まででも１日から１．５日で処理で
き、従来の４日から約１／３以下に短縮できる。
で固着するチップ部品、バンプおよびパワートランジス
タを半田クリーム印刷後に一括してマウントし、半田溶
融炉で一括して溶融するすることで、従来の複数工程を
１ライン化したシンプルラインを実現するので、ロット
番号印刷工程から半田溶融工程までを連続して処理で
き、処理日数を０．５日に短縮できる。また、最初から
銀ペースト硬化工程まででも１日から１．５日で処理で
き、従来の４日から約１／３以下に短縮できる。
【００５３】第２に、ロット番号印刷工程から半田溶融
工程までを１ライン化するので、各工程の前後に設けた
ロード装置Ｌ、アンロード装置ＵＬ等の搬送設備が不要
となり、設備面積を大幅に削減でき、設備投資額を抑え
ることができる。
工程までを１ライン化するので、各工程の前後に設けた
ロード装置Ｌ、アンロード装置ＵＬ等の搬送設備が不要
となり、設備面積を大幅に削減でき、設備投資額を抑え
ることができる。
【００５４】第３に、Ｎ2リフロー半田溶融炉内で半田
クリームを一括して加熱溶融処理されるので、フラック
スの飛散も無く、半田ボールの発生も無く、銅箔等の導
電路表面の酸化も防止できる。
クリームを一括して加熱溶融処理されるので、フラック
スの飛散も無く、半田ボールの発生も無く、銅箔等の導
電路表面の酸化も防止できる。
【図１】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図２】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図３】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図７】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図８】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図９】本発明の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１０】本発明の混成集積回路装置の製造方法を説明
する図である。
する図である。
【図１１】本発明の混成集積回路装置の製造方法を説明
する図である。
する図である。
【図１２】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１３】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１４】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１５】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１６】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１７】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１８】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図１９】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図２０】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図２１】従来の混成集積回路装置の製造方法を説明す
る図である。
る図である。
【図２２】本発明および従来の混成集積回路装置を説明
する図である。
する図である。
１ 混成集積回路基板 ２ 導電路 ３ 半田ペースト ４ チップ部品 ５ 銀ペースト ６ 小信号トランジスタ ７ バンプ １０ ヒートシンク １１ パワートランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5E319 AA03 AC01 BB05 CC33 CD29 GG15
Claims (5)
- 【請求項１】 混成集積回路基板の所望の導電路に導電
性ロウ材を付着する工程と、 前記導電路上に少なくとも前記導電性ロウ材で固着され
る回路素子を一括してマウントする工程と、 前記導電性ロウ材を溶融炉内で一括溶融して、前記回路
素子を前記導電路に固着する工程とを具備することを特
徴とする混成集積回路装置の製造方法。 - 【請求項２】 前記導電性ロウ材として半田ペーストを
用いることを特徴とする請求項１記載の混成集積回路装
置の製造方法。 - 【請求項３】 前記半田ペーストをスクリーン印刷して
前記所望の導電路に付着することを特徴とする請求項２
記載の混成集積回路装置の製造方法。 - 【請求項４】 前記回路素子としてチップ部品等の定型
回路素子とヒートシンクに固着されたパワートランジス
タ等の非定型回路素子を含み、前記定型回路素子および
非定型回路素子を連続して前記導電路上にマウントする
ことを特徴とする請求項１記載の混成集積回路装置の製
造方法。 - 【請求項５】 前記溶融炉に窒素ガスを流入させて、前
記回路素子を固着する前記導電性ロウ材を一括リフロー
することを特徴とする請求項１から請求項４のいずれか
に記載された混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326302A JP2002134683A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326302A JP2002134683A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134683A true JP2002134683A (ja) | 2002-05-10 |
Family
ID=18803516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326302A Pending JP2002134683A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134683A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101349766B (zh) * | 2008-09-02 | 2011-01-19 | 中国科学院紫金山天文台 | 微尺寸超导隧道结的热熔蜡二次加热的固定安装方法 |
-
2000
- 2000-10-26 JP JP2000326302A patent/JP2002134683A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101349766B (zh) * | 2008-09-02 | 2011-01-19 | 中国科学院紫金山天文台 | 微尺寸超导隧道结的热熔蜡二次加热的固定安装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09330996A (ja) | 電子パッケージ | |
| JP3219793B2 (ja) | 基板にｓｍｄ構成要素を実装する方法 | |
| JP2004311768A (ja) | 基板の製造方法及び半導体装置用基板及び半導体装置 | |
| JP2002134682A (ja) | 混成集積回路装置の製造方法 | |
| JP2002134683A (ja) | 混成集積回路装置の製造方法 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| KR100676353B1 (ko) | 혼성 집적 회로 장치의 제조 방법 | |
| JP2002134680A (ja) | 混成集積回路装置の製造方法 | |
| JP2002134687A (ja) | 混成集積回路装置の製造方法 | |
| JP3869643B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2002134902A (ja) | 混成集積回路装置の製造方法 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JP2002134901A (ja) | 混成集積回路装置の製造方法 | |
| JP2002134893A (ja) | 混成集積回路装置の製造方法 | |
| JP3203176B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2004241416A (ja) | 電子回路ユニットおよびその製造方法 | |
| JP4909283B2 (ja) | 電子回路の製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPS5921093A (ja) | リ−ドレスチツプキヤリアの取付方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH0231794Y2 (ja) | ||
| JP2002237548A (ja) | 混成集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Effective date: 20061013 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |