JP4909283B2 - 電子回路の製造方法 - Google Patents
電子回路の製造方法 Download PDFInfo
- Publication number
- JP4909283B2 JP4909283B2 JP2007548799A JP2007548799A JP4909283B2 JP 4909283 B2 JP4909283 B2 JP 4909283B2 JP 2007548799 A JP2007548799 A JP 2007548799A JP 2007548799 A JP2007548799 A JP 2007548799A JP 4909283 B2 JP4909283 B2 JP 4909283B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- terminal
- semiconductor chip
- support
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
電子制御装置では、損失電力の高い、パッケージされない半導体が複数の受動構成素子と共に適用固有に構造化された電力基板にハンダ付けされる。現在、基板材料として有利にはいわゆるDBC(ダイレクトボンディング銅)−セラミック基板が使用される。ここでは電力半導体構成素子がハンダ付けされる。電力半導体のソース端子およびドレイン端子は、引き続きアルミニウムワイヤ−ボンディング接続によって電力基板の導体路と接触接続される。制御機器ケーシングのプラスチック射出挿入部材への接続も、同様にアルミニウムワイヤ−ボンディング接続によって行われる。適用固有に要求される電流強度を導くために、通常は多層ボンディングが必要である。電力半導体に発生する損失熱は、この取付け技術の場合、チップ下側を介してしか放出することができない。
請求項1の特徴を備える本発明の方法は、2つの半導体チップが導体路表面とは反対の側で、リードフレームによって相互の接続されており、これによりこのリードフレームを介してとりわけ良好に熱を放出することができ、またリードフレームと2つの半導体チップとの接続をハンダ付けプロセスによって行うことができるという利点を有する。このハンダ付けプロセスは、チップを第1導体路支持体の導体路に接続するために使用される接続方法に相当する。したがってチップと導体路との接続およびリードフレームと半導体チップとの接続が、1つの同じ方法ステップで行われる。このことにより一方では時間が得られる。なぜなら面倒なボンディングステップが省略されるからである。他方では熱放出が改善される。なぜならリードフレームが熱をとりわけ良好に導くからである。
図面には本発明の方法の実施例が示されている。
図1には、製造方法のフローが概略的に示されている。図1による方法のフローを、図2から7に基づいて詳細に説明する。
1つは金属製、有利には銅製のプレスグリッドである。または導体路支持体10と同じようにセラミックである絶縁材料からなり、導体路16により被覆された第2導体路支持体からなる。半導体チップ46の第1表面49にあるソース端子55とゲート端子52は、第1導体路支持体10に位置決めされる前に金属化される。
Claims (5)
- 導体路(16)により被覆された、第1導体路支持体(10)の表面(13)に、同じように構成された2つの半導体チップ(46)を取付け、
該2つの半導体チップ(46)は第1の表面(49)と第2の表面(58)を有し、
一方の半導体チップ(46)はその第1の表面(49)を以て前記表面(13)に、他方の半導体チップ(46)はその第2の表面(58)を以て前記表面(13)に取付けられ、
一方の半導体チップ(46)の第2の表面(58)と、他方の半導体チップ(46)の第1の表面(49)は、リードフレーム(64)によって交流端子(31)と相互に接続される、電子回路の製造方法であって、
前記リードフレーム(64)は、半導体チップ(46)に実装された直後に、種々異なるコンタクト個所間にある回路技術的には無意味な接続(73)を実現し、
前記回路技術的に無意味な接続は後のステップで切断される方法において、
前記リードフレーム(64)は、電子回路に集積されない支持個所(40)に支承される、ことを特徴とする方法。 - 請求項1記載の方法において、
前記リードフレーム(64)は金属製のプレスグリッドからなるか、または導体路により被覆された、絶縁材料製の第2導体路支持体からなる、ことを特徴とする方法。 - 請求項1または2記載の方法において、
半導体チップ(46)の第2表面(58)にあるソース端子(55)とゲート端子(52)は、第1導体路支持体(10)に位置決めされる前に金属化される、ことを特徴とする方法。 - 請求項3記載の方法において、
2つの半導体チップ(46)の一方はフリップチップ技術で取付けられる、ことを特徴とする方法。 - 請求項1から4までのいずれか一項記載の方法において、
電子回路はHブリッジ回路である、ことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004063851.9 | 2004-12-30 | ||
DE102004063851.9A DE102004063851B4 (de) | 2004-12-30 | 2004-12-30 | Verfahren zur Herstellung einer elektronischen Schaltung |
PCT/EP2005/056277 WO2006072512A1 (de) | 2004-12-30 | 2005-11-28 | Verfahren zur herstellung einer elektronischen schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008526037A JP2008526037A (ja) | 2008-07-17 |
JP4909283B2 true JP4909283B2 (ja) | 2012-04-04 |
Family
ID=36004509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007548799A Expired - Fee Related JP4909283B2 (ja) | 2004-12-30 | 2005-11-28 | 電子回路の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7601560B2 (ja) |
EP (1) | EP1834351A1 (ja) |
JP (1) | JP4909283B2 (ja) |
DE (1) | DE102004063851B4 (ja) |
WO (1) | WO2006072512A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7898067B2 (en) * | 2008-10-31 | 2011-03-01 | Fairchild Semiconductor Corporaton | Pre-molded, clip-bonded multi-die semiconductor package |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5260269U (ja) * | 1975-10-30 | 1977-05-02 | ||
JPS52148045U (ja) * | 1976-05-06 | 1977-11-09 | ||
US5032691A (en) * | 1988-04-12 | 1991-07-16 | Kaufman Lance R | Electric circuit assembly with voltage isolation |
JP3879150B2 (ja) * | 1996-08-12 | 2007-02-07 | 株式会社デンソー | 半導体装置 |
GB2338827B (en) * | 1998-06-27 | 2002-12-31 | Motorola Gmbh | Electronic package assembly |
US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
DE19912443C2 (de) * | 1999-03-19 | 2003-05-28 | Trw Automotive Electron & Comp | eine elektrische Baueinheit mit wenigstens einem Leistungshalbleiterbauelement |
DE19946259A1 (de) * | 1999-09-27 | 2001-03-29 | Philips Corp Intellectual Pty | Gleichrichteranordnung |
DE10038092A1 (de) * | 2000-08-04 | 2002-02-14 | Bosch Gmbh Robert | Verfahren zur elektrischen Verbindung eines Halbleiterbauelements mit einer elektrischen Baugruppe |
US6541352B2 (en) * | 2001-07-27 | 2003-04-01 | Texas Instruments Incorporated | Semiconductor die with contoured bottom surface and method for making same |
EP1316999A1 (de) | 2001-11-28 | 2003-06-04 | Continental ISAD Electronic Systems GmbH & Co. oHG | Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen |
US6946740B2 (en) | 2002-07-15 | 2005-09-20 | International Rectifier Corporation | High power MCM package |
US7045884B2 (en) | 2002-10-04 | 2006-05-16 | International Rectifier Corporation | Semiconductor device package |
DE102004015654A1 (de) * | 2003-04-02 | 2004-10-21 | Luk Lamellen Und Kupplungsbau Beteiligungs Kg | Endstufe zum Ansteuern einer elektrischen Maschine |
-
2004
- 2004-12-30 DE DE102004063851.9A patent/DE102004063851B4/de not_active Expired - Fee Related
-
2005
- 2005-11-28 US US11/575,586 patent/US7601560B2/en not_active Expired - Fee Related
- 2005-11-28 WO PCT/EP2005/056277 patent/WO2006072512A1/de active Application Filing
- 2005-11-28 EP EP05813517A patent/EP1834351A1/de not_active Withdrawn
- 2005-11-28 JP JP2007548799A patent/JP4909283B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1834351A1 (de) | 2007-09-19 |
US7601560B2 (en) | 2009-10-13 |
US20070231968A1 (en) | 2007-10-04 |
DE102004063851B4 (de) | 2020-01-09 |
DE102004063851A1 (de) | 2006-07-13 |
WO2006072512A1 (de) | 2006-07-13 |
JP2008526037A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106373952B (zh) | 功率模块封装结构 | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
JP2006502595A (ja) | 半導体装置パッケージ | |
KR20080087161A (ko) | 오픈 프레임 패키지를 가지는 하이 파워 모듈 | |
JP5930980B2 (ja) | 半導体装置およびその製造方法 | |
JP2007533146A (ja) | 電力半導体回路および電力半導体回路の製造方法 | |
US11749589B2 (en) | Module | |
JP2004515077A (ja) | 半導体モジュールのための中間担体、このような中間担体を使用の下で製作された半導体モジュール、およびこのような中間担体を製作するための方法 | |
JP3907845B2 (ja) | 半導体装置 | |
JP4909283B2 (ja) | 電子回路の製造方法 | |
JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
JP2009141236A (ja) | 電子回路の実装方法及び実装構造 | |
WO2001015225A1 (en) | A combined heat sink/electromagnetic shield | |
JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
US20050094383A1 (en) | Substrate for use in forming electronic package | |
JP2712939B2 (ja) | チップキャリア | |
JP2583507B2 (ja) | 半導体実装回路装置 | |
JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JP2015005664A (ja) | 電子部品およびその製造方法 | |
JPH06334280A (ja) | 回路基板 | |
JP2000174039A (ja) | 半導体装置及びその製造方法 | |
JPH11220050A (ja) | 半導体パッケージ | |
JPH02267942A (ja) | 半導体チップの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100728 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110126 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4909283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |