JP2002237548A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JP2002237548A
JP2002237548A JP2001034694A JP2001034694A JP2002237548A JP 2002237548 A JP2002237548 A JP 2002237548A JP 2001034694 A JP2001034694 A JP 2001034694A JP 2001034694 A JP2001034694 A JP 2001034694A JP 2002237548 A JP2002237548 A JP 2002237548A
Authority
JP
Japan
Prior art keywords
integrated circuit
metal plate
manufacturing
hybrid integrated
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001034694A
Other languages
English (en)
Inventor
Shinichi Toyooka
伸一 豊岡
Junji Sakamoto
純次 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001034694A priority Critical patent/JP2002237548A/ja
Publication of JP2002237548A publication Critical patent/JP2002237548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の混成集積回路装置の製造方法は、小型
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、工程日数がかかる問題があった。 【解決手段】 ヒートシンクに固着された小信号回路素
子、セミパワー半導体素子およびパワー半導体素子で形
成されるモジュールを形成する工程と、混成集積回路基
板の所望の導電路に導電性ロウ材を付着する工程と、前
記導電路上に少なくとも前記導電性ロウ材で固着される
前記モジュールを含む回路素子を一括してマウントする
工程と、前記導電性ロウ材を溶融炉内で一括溶融して、
前記回路素子を前記導電路に固着する工程とを具備し、
特に、準備工程で前記モジュールを別個の量産工程で製
造することで、簡素化された組み立て工程を実現でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、混成集積回路装置
の製造方法に関し、特に工程をシンプルにした混成集積
回路装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の混成集積回路装置の製造方法を図
１７〜図２７を参照して説明する。
【０００３】図１７は工程フロー図であり、ロット番号
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。
【０００４】図１８〜図２５に、各工程の断面図を示
す。なお、図示しなくても明確な工程は図面を省略して
いる。
【０００５】ロット番号印刷工程では混成集積回路基板
（以下基板という。）の反対主面に製造管理のためのロ
ット番号を印刷する。
【０００６】次に、図１８に示す如く半田印刷工程で
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板１あるいは金属基板の表面を絶縁処理した基板１
を準備し、この基板１の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路２が形成され、こ
の導電路２の所定の部分に半田クリーム３をスクリーン
印刷して選択的に半田クリーム３を付着する。
【０００７】更に、図１９に示す如くチップマウント工
程では、例えば、中速のチップマウンタを用いて定型部
品であるチップコンデンサやチップ抵抗等のチップ部品
４を半田クリーム３上に仮接着する。
【０００８】続いて、図２０に示す如く銀ペーストスタ
ンプ工程で小信号トランジスタを搭載する導電路２上に
先端に銀ペースト５を付着したスタンプ針で銀ペースト
５を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約７時間放置して有機溶剤を蒸発させる必要があ
る。
【０００９】続いて、図２１に示す如く小信号トランジ
スタソルダー工程では、前工程付着した銀ペースト５上
に小信号トランジスタのチップ６を半導体用チップマウ
ンタを用いて載置する。
【００１０】続いて、図２２に示す如くバンプソルダー
工程では予めセミパワーのトランジスタ８を固着した金
属片よりなるバンプ７を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路２に本工程でディスペンサ
ーで付着した銀ペースト５上に載置する。
【００１１】続いて、図示しないが半田溶融工程では、
半田クリーム３の溶融を行う。すなわち、ホットプレー
ト上に基板１を配置し、２１０℃で約２〜３分間加熱を
してチップ部品４の固着を行う。
【００１２】続いて、図示しないが銀ペースト硬化工程
では、硬化炉内に多数の基板１を収納して、約１５０℃
で４〜５時間還元雰囲気中で銀ペースト５の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板１への付着は防止できる。
【００１３】続いて、硬化炉から取り出された基板１は
図２３に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ６およびバンプ７に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路２とを約５０μｍの径のア
ルミニウムのボンディング細線９で超音波ボンダーによ
り接続する。
【００１４】続いて、図示しないがアースボンダー工程
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。
【００１５】続いて、図２４に示す如くパワートランジ
スタソルダー工程では、放熱性の良いヒートシンク１０
上にパワートランジスタ１１を固着したブロックの取り
付けを行う。導電路２上には予め半田クリームを印刷し
て溶融した半田１２を付着しており、このブロック取り
付ける際にホットプレート上で再び半田１２を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。
【００１６】最後に、図２５に示す如く太線ボンダー工
程では、パワートランジスタ１１のベース電極およびエ
ミッタ電極と所定の導電路２との接続を約３００μｍの
径のアルミニウムのボンディング太線１３で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路２間にはジャンパー線を形成する。
【００１７】以上に詳述した従来の混成集積回路装置の
製造方法を実現する製造ラインを図２６に示す。
【００１８】所望のパターンに導電路２を形成された基
板１はマガジンＭに収納されて各工程を流れる。
【００１９】最初に、ロット番号印刷工程の基板を供給
するロード装置ＬにマガジンＭを配置し、印刷が終了し
た基板１はアンロード装置ＵＬで基板をマガジンＭに収
納する。
【００２０】次に、半田印刷工程では、前工程からマガ
ジンＭに収納された形で運ばれてきたものをロード装置
Ｌにセットし、マガジンＭ内の基板１を１枚ずつ供給し
て半田クリーム３のスクリーン印刷を行い、アンロード
装置ＵＬにセットしたマガジンＭに１枚ずつ収納してい
く。
【００２１】更に、チップマウント工程では、２台のチ
ップマウンタでチップ部品４の装着を行うことで、工程
の処理能力を平準化している。
【００２２】同様に、銀ペーストスタンプ工程、約７時
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンＭの形でロード装置Ｌ、アンロード装
置ＵＬを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンＭを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンＭを収容して処理する。
【００２３】図２７に混成集積回路装置の上面図を示
す。基板１の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路２
が延在している。チップ部品４は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ６は導電路２上に大部分が菱形に見えるものが該当
し、ベース電極Ｂとエミッタ電極Ｅが付されている。こ
の小信号トランジスタ６からは２本のボンディング細線
９が伸びており、導電路２との接続を行っている。バン
プ７はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に４個並べられたブ
ロックがヒートシンク１０上にパワートランジスタ１１
を固着したブロックである。パワートランジスタ１１の
ベース電極Ｂおよびエミッタ電極Ｅからは２本のボンデ
ィング太線１３（図でも太く記載している。）が所定の
導電路２との接続を行っている。このボンディング太線
１３では交差導電路のジャンパー線Ｊやアース線Ａも形
成される。
【００２４】
【発明が解決しようとする課題】従来の混成集積回路装
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために各工程間が順
次マガジンＭの形でロード装置Ｌ、アンロード装置ＵＬ
を用いて流す搬送設備を必要とし、各工程の加工設備と
搬送設備で多くの作業面積を必要とする問題点があっ
た。
【００２５】また、銀ペーストスタンプ工程後に半田溶
融工程で加熱をすると、この有機溶剤が飛散して導電路
に付着してボンディングワイヤーの固着度の信頼性を悪
化させる問題点があるので、銀ペーストに含まれる有機
溶剤を蒸発させるために約７時間の常温放置が不可欠で
あり、これが工程日数を長くする原因となる問題点とな
った。具体的には、チップマウント工程までで約１日、
バンプソルダー工程までで約１日、銀ペースト硬化工程
までで約１．５日かかり、更に工程間の仕掛かり日数が
約０．５日必要として、約４日の工程日数となる。
【００２６】更に、小信号トランジスタソルダー工程、
バンプソルダー工程およびパワートランジスタソルダー
工程と回路素子の搭載する工程が散在しており、同様に
細線ボンダー工程、アースボンダー工程および太線ボン
ダー工程とボンディング工程も散在しており、このため
にこの工程を流れる基板は必然的に完成するまでの動線
が長くなり、工程日数を長くする問題点となっていた。
【００２７】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、ヒートシンクに固着された半導
体素子で形成されるモジュールを形成する工程と、混成
集積回路基板の所望の導電路に導電性ロウ材を付着する
工程と、前記導電路上に少なくとも前記導電性ロウ材で
固着される前記第１および第２のモジュールを含む回路
素子を一括してマウントする工程と、前記導電性ロウ材
を溶融炉内で一括溶融して、前記回路素子を前記導電路
に固着する工程とを具備することを特徴とする。特に、
半田ペーストで固着するチップ部品、モジュールを半田
クリーム印刷後に一括してマウントし、半田溶融炉で一
括して溶融するすることで、従来の複数工程を１ライン
化したシンプルラインを実現するものである。
【００２８】また、本発明では回路素子としてチップ部
品等の定型回路素子と小信号回路素子で形成される第１
のモジュールおよびヒートシンクに固着されたパワー半
導体素子で形成される第２のモジュール等の非定型回路
素子を含み、定型回路素子および非定型回路素子を連続
して導電路上にマウントすることに特徴を有し、従来の
小型の部品から順序よく大型の部品を取り付ける工程に
並べるのではなく、回路素子を固着する導電性ロウ材に
着目して工程日数の短縮を図る混成集積回路装置の製造
方法を提供するものである。
【００２９】また、本発明では、準備工程としてヒート
シンクに固着されたパワー半導体素子、セミパワー半導
体素子または小信号半導体素子等の前記半導体素子で形
成されるモジュールを組み立て工程前に形成する。その
ことにより、従来の組み立て工程で行われていた太線ボ
ンディング工程、細線ボンディング工程および半導体素
子のダイボンディング工程等を本実施の組み立て工程か
ら省略することができ、簡素化された組み立て工程を実
現するものである。
【００３０】
【発明の実施の形態】本発明の混成集積回路装置の製造
方法を図１から図７を参照して説明する。
【００３１】図１は工程フロー図であり、ロット番号印
刷、半田印刷、チップマウント、異形部品マウンタ（モ
ジュールソルダー、パワートランジスタソルダー）、半
田溶融、アースボンダーの各工程から構成されている。
このフローから明確なように、半田ペーストで固着する
回路素子を一括してまとめたことで、その後の工程はア
ースボンダーだけになり、工程のシンプル化を実現して
いる。
【００３２】図２から図６に、各工程の断面図を示す。
なお、図示しなくても明確な工程は図面を省略してい
る。
【００３３】ロット番号印刷工程では混成集積回路基板
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。
【００３４】次に、図２に示す如く半田印刷工程では、
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板２１あるいは金属基板の表面を絶縁処理した基板２１
を準備し、この基板２１の表面に所望のパターンの銅箔
あるいは導電性塗料で形成された導電路２２が形成さ
れ、この導電路２２のチップ部品、小信号トランジスタ
で形成されたモジュールおよびパワートランジスタで形
成されたモジュールを載置する所定の部分に半田クリー
ム２３をスクリーン印刷して選択的に半田クリーム２３
を付着する。本工程の特徴は半田クリーム２３で固着す
る回路素子はすべてこの工程で半田クリーム２３の印刷
を行う点である。
【００３５】更に、図３に示す如くチップマウント工程
では、定形部品用のチップマウンタ１を用いて定型部品
であるチップコンデンサやチップ抵抗等のチップ部品２
４を半田クリーム２３上に仮接着する。
【００３６】続いて、図４に示す如く異形部品のマウン
ター工程の前半では、予め小信号トランジスタで形成さ
れたモジュール２５を準備し、異形部品用のチップマウ
ンタ２を用いて、所定の導電路２２上の半田クリーム２
３に仮接着する。
【００３７】続いて、図５に示す如く異形部品のマウン
ター工程の後半では、上記した小信号トランジスタの場
合と同様に、予めパワートランジスタで形成されたモジ
ュール２６を準備し、同様に異形部品用のチップマウン
タ２を用いて、所定の導電路２２上の半田クリーム２３
に仮接着する。この際、半田クリーム２３は溶融されな
い状態である。尚、モジュール２６の説明は図８〜図１
６を参照して後で記載する。
【００３８】続いて、図６に示す如く半田溶融工程で
は、半田クリーム２３の一括溶融を行い、チップ部品２
４、小信号トランジスタで形成されたモジュール２５お
よびパワートランジスタで形成されたモジュール２６の
導電路２２への固着を行う。
【００３９】本工程は、Ｎ2リフロー半田溶融炉内で半
田クリーム２３を加熱溶融処理されることが特徴であ
る。このＮ2リフロー半田溶融炉は基板２１を載置して
定速で移動する金属メッシュのベルト３０と、このベル
ト３０の下に設けたヒーターブロック３１と、基板２１
の上面にＮ2ガスのリフローを行う交互に配置した排出
管２７と吸入管２８と、上面から基板２１を加熱する赤
外線ランプ２９から構成されている。赤外線ランプ２９
とヒーターブロック３１とで両面から基板２１を均一に
早く加熱し、パワートランジスタで形成されたモジュー
ル２６の最適な固着ができる約２１０℃で４〜５分間で
半田クリーム２３を一括して加熱溶融する。またＮ2ガ
スのリフローを矢印で示すように近接した排出管２７と
吸入管２８とで行うので、フラックスの飛散も無く、半
田ボールの発生も無く、銅箔等の導電路２２表面の酸化
も防止できる。本実施例では、リフロー工程にＮ2ガス
を用いた場合を記載したが、特に、Ｎ2ガスに限定する
必要はなく、作業性等が考慮されて使用される材料が選
択される。
【００４０】続いて、図示しないがアースボンダー工程
は基板２１として金属基板を用いた場合の特有の工程で
あり、導電路２２と基板２１間の絶縁膜に起因する寄生
容量を除去するために導電路２２と露出させた金属基板
とを接続するものである。
【００４１】最後に、後に記載するが、パワートランジ
スタで形成されたモジュール２６形成時に、パワートラ
ンジスタのベース電極およびエミッタ電極と取り出し電
極との接続を約３００μｍの径のアルミニウムのボンデ
ィング太線で超音波ボンダーを用いて行う。そのため、
太線ボンダー工程は、本発明の製造工程から削除されよ
り簡素化された製造ラインを提供することができる。
尚、本工程でクロス配線を必要とする導電路２間にはジ
ャンパー線を形成する。
【００４２】ここでは、アースボンダー工程や必要に応
じてはジャンピングワイヤーボンディング工程はシンプ
ル・ライン外の別工程として実施したが、条件しだいで
はこのアースボンダー工程や必要に応じてはジャンピン
グワイヤーボンディング工程も上記した１ライン化した
ライン内に取り込める場合もある。それは、前工程であ
る半田溶融工程において、基板２１が加熱された状態に
あってもボンディングパッドが大きく形成されている場
合は認識が可能で、多少の位置ずれも問題としない場合
である。そして、このことにより、基板２１が加熱され
た状態であってもワイヤーボンディングが可能となり、
半田溶融工程後も直ちにアースボンダー工程や必要に応
じてはジャンピングワイヤーボンディング工程を行うこ
とができ、アースボンダー工程や必要に応じてはジャン
ピングワイヤーボンディング工程も上記した１ライン化
したライン内に取り込むことができる。
【００４３】以上に詳述した本発明の混成集積回路装置
の製造方法を実現する製造ラインを図７に示す。
【００４４】所望のパターンに導電路２２を形成された
基板２１はマガジンＭに収納されて各工程を流れる。
【００４５】本発明の特徴は、ロット番号印刷工程、半
田印刷工程、チップマウント工程、多機能マウンター工
程（モジュールソルダー）および半田溶融工程を１ライ
ン化したことにある。これらの工程では基板２１は連続
して流れ、搬送設備は設けない。
【００４６】最初に、基板２１を供給するロード装置Ｌ
にマガジンＭを配置し、ロット番号印刷工程へ基板２１
を送る。この工程ではレーザー印刷により基板２１の裏
面にロット番号を印刷して、次工程の半田印刷工程から
の送り信号待っている。送り信号が来ると次工程に基板
２１を送り、次の基板２１にロット番号を印刷して待機
する。
【００４７】次に、半田印刷工程では、前工程から１枚
ずつ基板２１が供給されて半田クリーム２３のスクリー
ン印刷を行い待機する。
【００４８】更に、チップマウント工程では、中速のチ
ップマウンタでチップ部品２４の装着を行い待機する。
その後多機能マウンター工程では異形部品用の多機能チ
ップマウンタを用いて、前半でモジュールソルダー、後
半でパワートランジスタソルダーを行い、直ちに半田溶
融工程に送られ、Ｎ2リフロー半田溶融炉内で半田クリ
ーム２３を加熱溶融処理される。アンロード装置ＵＬの
マガジンＭに１枚ずつ収容される。
【００４９】その後は、アースボンダー工程へとマガジ
ンＭの形でロード装置Ｌ、アンロード装置ＵＬを用いて
流すことで混成集積回路装置を完成させる。
【００５０】次に、本発明の特徴であるパワートランジ
スタで形成されたモジュールの製造方法を図８〜図１６
を参照して説明する。
【００５１】まず本発明に用いるヒートシンクに固着さ
れた半導体素子で形成されるモジュールの製造方法につ
いて図８を参照しながら説明する。
【００５２】モジュールは、前記ヒートシンクに固着さ
れた前記半導体素子で形成される前記モジュールを形成
する工程は、金属板を用意し、前記金属板をハーフプレ
スして前記ヒートシンクと該ヒートシンクに近接した位
置に配置する取り出し電極とを凸部とした多数組のユニ
ットを設ける工程と、前記金属板の前記各ユニットの前
記ヒートシンクに前記半導体素子のベアチップを固着す
る工程と、前記金属板の前記各ユニットの前記半導体素
子の電極と前記取り出し電極とを接続する工程と、前記
金属板の前記各ユニットを絶縁性樹脂で一体にモールド
する工程と、前記金属板の裏面から前記各ユニットの前
記ヒートシンクと前記取り出し電極間の凹部を除去する
工程と、前記絶縁性樹脂で一括してモールドされた前記
各ユニットの前記半導体素子の特性の測定を行う工程
と、前記絶縁性樹脂を切断して前記各モジュール毎に分
離する工程から製造される。
【００５３】図８に示すフローは上述した工程とは一致
していないが、金属板、ハーフプレスの２つのフロー
で、パワートランジスタの放熱用のヒートシンクおよび
パワートランジスタの取り出し電極の形成が行われる。
ダイボンドおよびワイヤーボンディングの２つのフロー
で、各ユニットへのパワートランジスタの固着とパワー
トランジスタの電極とパワートランジスタ取り出し電極
の接続が行われる。トランスファーモールドのフローで
は、絶縁性樹脂による共通モールドが行われる。裏面金
属板除去のフローでは、ヒートシンクおよびパワートラ
ンジスタの取り出し電極以外の金属板のエッチングが行
われる。裏面処理のフローでは、裏面に露出した導電パ
ターンの電極処理が行われる。測定のフローでは、各搭
載部に組み込まれたパワートランジスタの良品判別や特
性ランク分けが行われる。ダイシングのフローでは、絶
縁性樹脂からダイシングで個別のモジュールへの分離が
行われる。
【００５４】以下に、モジュールの製造方法の各工程を
図９〜図１６を参照して説明する。
【００５５】第１の工程は、図９から図１０に示すよう
に、金属板３１を用意し、少なくともパワートランジス
タ３８の搭載部となる放熱用のヒートシンク３６および
パワートランジスタの取り出し電極３７を多数個形成す
る領域の金属板３１に金属板３１の厚みよりも浅い分離
溝を形成して導電パターン４４を形成することにある。
【００５６】本工程では、まず図９に示すように、先
ず、大判の金属板３１を準備する。金属板３１は銅、銀
等の金属から成り、０．５〜３．０ｍｍの板厚を具備す
る。
【００５７】続いて、導電パターンを形成する。
【００５８】図１０（Ａ）に示すように、図９において
準備した金属板３１をプレス機の台座３２に設置し、金
属板３１はパワートランジスタ設置部３６およびエミッ
タ、ベース取り出し電極３７の形成部をプレス機に認識
させ、パワートランジスタ設置部３６およびエミッタ、
ベース取り出し電極３７の形成部を残してパンチ３３に
て半抜き状態にプレス加工する。このとき、金属板３１
は１／２〜４／５程度抜き出されるが、使用用途に応じ
てできる限り接続部が少なくなるよにプレス加工する。
【００５９】そして、図１０（Ｂ）に示すように、プレ
ス加工をした金属板３１の表面に形成される凹部および
金属板３１の裏面に形成される凸部の側面には、せん断
面３４および破断面３５が形成される。せん断面３４は
金属板３１表裏の先端部に形成され、破断面３５は抜き
出された金属板３１の接続部およびその周辺に形成され
る。尚、せん断面３４の厚さは、金属板３１の厚さの１
／２〜１／３程度の厚さとなる。ここで、破断面３５は
分離して図示されているが、実際は破断面３５は接合し
ている。
【００６０】次に、図１０（Ｃ）に示すように、金属板
３１上に形成される複数のヒートシンク３６およびエミ
ッタ、ベース取り出し電極３７の位置をプレス機に認識
させる。そして、金属板３１上にそれぞれの設置部３６
および電極３７を残すように、上記したプレス加工を繰
り返すことで金属板３１に複数の半導体装置形成部を形
成する。
【００６１】本工程の特徴は、大判の金属板３１上に複
数のパワーユニット部、つまり、パワートランジスタを
設置するヒートシンク３６およびエミッタ、ベース取り
出し電極３７を一度に形成することができることにあ
る。
【００６２】第２の工程は、図１１に示すように、所望
の導電パターン４４の各ヒートシンク部３６にパワート
ランジスタ３８を固着し、各ヒートシンク部３６のパワ
ートランジスタ３８の電極とエミッタ、ベース取り出し
電極３７とを電気的に接続する接続手段を形成すること
にある。
【００６３】図１１に示すように、金属板３１の凸部の
ヒートシンク３６にパワートランジスタ３８を半田ペー
スト３９を介して固着する。そして、固着されたパワー
トランジスタ３８のボンディングパッド部とエミッタ、
ベース取り出し電極３７とをボンディング太線４０で電
気的に接続する。このとき、大電流を流すパワートラン
ジスタ３８はチップ自身が大きく電流容量も多いのでボ
ンディングパッドのサイズも大きく形成されているた
め、金属細線４０は、例えば、大径（３００μｍ）のＡ
ｌ線が用いられる。そして、太線ボンダーによりボンデ
ィングパッド部および電極３７には超音波ダイボンディ
ングされることで接続される。
【００６４】尚、図示はしていないが、ヒートシンク３
６上には半田ペースト３９との接着性を考慮して銀メッ
キや金メッキが施されている場合もある。また、取り出
し電極３７上には金属細線４０の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。
【００６５】本工程では、金属板３１に多数のパワーユ
ニット部が集積されているので、パワートランジスタ３
８の固着およびボンディング太線４０のワイヤーボンデ
ィングが極めて効率的に行える利点がある。
【００６６】第３の工程は、図１２に示すように、各ヒ
ートシンク３６のパワートランジスタ３８およびエミッ
タ、ベース取り出し電極３７そして、両者を電気的に接
続するボンディング太線４０を一括して被覆し、金属板
３１表面に形成された凹部に充填されるように絶縁性樹
脂４１で共通モールドすることにある。
【００６７】図１２に示すように、複数のパワーユニッ
ト部にパワートランジスタ３８を半田ペースト３９を介
して固着し、ボンディング太線４０により各々のエミッ
タ、ベース取り出し電極３７と接続されている金属板３
１に絶縁性樹脂４１を付着する工程である。これは、ト
ランスファーモールド、インジェクションモールド、ま
たはポッティングや印刷により実現できるが、本実施例
では、例えば、トランスファーモールドにより絶縁性樹
脂４１が一体にモールドされる。ここで、絶縁性樹脂４
１としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミ
ド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂
を用いることができる。また絶縁性樹脂４１は、金型を
用いて固める樹脂、塗布をして被覆できる樹脂であれ
ば、全ての樹脂が採用できる。
【００６８】本実施の形態では、金属板３１表面に被覆
された絶縁性樹脂４１の厚さは、パワートランジスタ３
８の最頂部から約１００μｍ程度が被覆されるように調
整されている。この厚みは、強度を考慮して厚くするこ
とも、薄くすることも可能である。
【００６９】また、従来は部品のサイズ毎にトランスフ
ァーモールド金型が必要であった。しかし、本発明で
は、トランスファーモールドにより絶縁性樹脂４１が一
体にモールドされるため、トランスファーモールド用の
金型は、フレームの大きさに合わせた１組あれば、部品
のサイズに関係なく同じ金型でトランスファーモールド
することができる。
【００７０】本工程の特徴は、絶縁性樹脂４１を被覆す
るまでは、導電パターン４４となる金属板３１が支持基
板となることである。従来では、本来必要としない支持
基板を採用して導電路を形成しているが、本発明では、
支持基板となる金属板３１は、電極材料として必要な材
料である。そのため、構成材料を極力省いて作業できる
メリットを有し、コストの低下も実現できる。
【００７１】また金属板３１はハーフプレスにより完全
に分離されていないため、金属板３１が導電パターン４
４として個々に分離されていない。従って、金属板３１
として一体で取り扱え、絶縁性樹脂４１をモールドする
際、金型への搬送、金型への実装の作業が非常に容易に
なる特徴を有する。
【００７２】第４の工程は、図１３から図１４に示すよ
うに、ヒートシンク３６とエミッタ、ベース取り出し電
極３７を分離するために金属板３１を裏面から除去し、
その裏面部に電極部４３を形成することにある。
【００７３】図１３（Ａ）、（Ｂ）に示すように、全体
を絶縁性樹脂４１で被覆された金属板３１の裏面を物理
的にまたは物理的および化学的に除き、ヒートシンク３
６とエミッタ、ベース取り出し電極３７とを分離する工
程がある。ここで、この金属板３１の裏面を除く工程
は、研磨、切削、エッチング、レーザの金属蒸発等によ
り施される。本発明の実施形態の一例では、図１３
（Ａ）に示したように、図１２に示した２点鎖線部ま
で、具体的には、金属板３１に形成された凹部の底部か
ら絶縁性樹脂４１が露出するまで下面切削で削る。この
作業により、ヒートシンク３６とエミッタ、ベース取り
出し電極３７とを分離することができる。
【００７４】また、その他の金属板３１の裏面を除く工
程としては、図１３（Ｂ）に示したように、金属板３１
の裏面の凸部、図１２に示した１点鎖線部まで下面切削
により削り、２点鎖線部まではエッチングにより除去す
る工程や金属板３１の裏面を図１２に示した２点鎖線部
手前まで下面切削により削り、その後、凹部の底部から
絶縁性樹脂４１が露出するまでエッチングし金属板３１
の裏面を平坦にする工程や金属板３１の裏面を凹部の底
部から絶縁性樹脂４１が露出するまでエッチングにより
除去する工程等がある。
【００７５】ここで、例えば、絶縁性樹脂４１が露出す
るまで下面切削により削ると金属板３１の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂４１等
に食い込んでしまう場合がある。そこで、ヒートシンク
３６とエミッタ、ベース取り出し電極３７とを分離する
最終段階で、エッチングにより分離する工程を用いるこ
とで、より確実に絶縁性樹脂４１等は、金属板３１の削
りカスや外側に薄くのばされたバリ状の金属が食い込む
ことなく形成される。このことにより、微細間隔の導電
パターン同士の短絡を防止することができる。
【００７６】次に、図１４に示すように、ヒートシンク
３６とエミッタ、ベース取り出し電極３７とに分離され
た金属板３１の裏面に電極部を形成する工程がある。上
記した工程により、金属板３１および絶縁性樹脂４１が
露出した裏面にはレジスト４２を全体に塗布する。この
とき、レジスト４２の厚みは４０μｍ程度になるように
形成する。そして、実装基板上の配線を延在させるため
の部分であるヒートシンク３６とエミッタ、ベース取り
出し電極３７の裏面のレジスト４２をエッチングにより
除去する。その除去された部分に半田４３を固着させる
ことにより電極部が完成する。
【００７７】本工程の特徴は、金属板３１の裏面から、
下面切削、エッチング等により物理的、化学的または物
理的および化学的の組み合わせにより金属板３１を除去
し、その後、金属板３１の裏面に電極部４３を形成する
ことで、一度に多数組のパワートランジスタを搭載した
モジュールを形成することにある。
【００７８】第５の工程は、図１５に示すように、絶縁
性樹脂４１で一括してモールドされた各モジュールのパ
ワートランジスタ３８の特性の測定を行うことにある。
【００７９】前工程で金属板３１の裏面エッチングをし
た後に、金属板３１から各パワーユニットが切り離され
る。このパワーユニット４６は絶縁性樹脂４１で金属板
３１の残余部と連結されているので、切断金型を用いず
機械的に金属板３１の残余部から剥がすことで達成でき
る。
【００８０】各パワーユニット４６の裏面には図１５に
示すように導電パターン４４の裏面が露出されており、
各パワーユニット４６が導電パターン４４形成時と全く
同一にマトリックス状に配列されている。この導電パタ
ーン４４の絶縁性樹脂４１から露出した裏面電極４３に
プローブ４５を当てて、各パワーユニット４６のパワー
トランジスタ３８の特性パラメータ等を個別に測定して
良不良の判定を行い、不良品には磁気インク等でマーキ
ングを行う。
【００８１】本工程では、各パワーユニット４６の回路
装置は絶縁性樹脂４１でそれぞれ一体に支持されている
ので、個別にバラバラに分離されていない。従って、テ
スターの載置台に置かれた金属板３１はパワーユニット
４６のサイズ分だけ矢印のように縦方向および横方向に
ピッチ送りをすることで、極めて早く大量に各パワーユ
ニット４６の回路装置の測定を行える。すなわち、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にできるので、測定時間の大幅な短縮を図れ
る。
【００８２】第６の工程は、図１６に示す如く、絶縁性
樹脂４１を各パワーユニット４６毎にダイシングにより
分離することにある。
【００８３】本工程では、金属板３１をダイシング装置
の載置台に真空で吸着させ、ダイシングブレード４７で
各パワーユニット４６間のダイシングライン４８に沿っ
て絶縁性樹脂４１をダイシングし、個別のモジュールに
分離する。
【００８４】本工程で、ダイシングブレード４７はほぼ
絶縁性樹脂４１を切断する切削深さで行い、ダイシング
装置から金属板３１を取り出した後にローラでチョコレ
ートブレークするとよい。あるいはダイシングブレード
４７は完全に絶縁性樹脂４１を切断する切削深さで行
い、載置台から直接吸着コレットでテーピングをしても
良い。
【００８５】なお、ダイシング時は相対向する位置合わ
せマーク４９を認識して、これを基準としてダイシング
を行う。周知ではあるが、ダイシングは縦方向にすべて
のダイシングライン４８をダイシングをした後、載置台
を９０度回転させて横方向のダイシングライン４８に従
ってダイシングを行う。
【００８６】本実施例では、大電流を要するパワートラ
ンジスタを例に実施例について説明したが、ヒートシン
ク上に固着される半導体素子としては発熱を伴う小信号
半導体素子やドライバーに用いられる中、小信号半導体
素子、または、モノリシックに形成された集積回路でも
よい。上記したように、こういった半導体素子等により
形成されたモジュールを一括して多数形成することで、
本発明である従来の複数工程を１ライン化したシンプル
ラインを実現することができる。
【００８７】
【発明の効果】本発明に依れば、第１に、小信号回路素
子、バンプに搭載するセミパワー回路素子およびヒート
シンクに搭載するパワー回路素子をモジュール化するこ
とにより、半田ペーストで固着するチップ部品および複
数種類のモジュールを半田クリーム印刷後に一括してマ
ウントし、半田溶融炉で一括して溶融するすることで、
すべての回路素子を１ライン化したシンプルラインで組
み込みできる。この結果、工程日数の短縮のネックとな
っていた銀ペースト硬化工程を排除でき、更に、ヒート
シンクに搭載するパワー回路素子をモジュール化する時
に太線ボンダー工程を行うことで、半田溶融工程後はア
ースボンダー工程のみとなり、大幅な工程数を削減でき
る。この結果、本発明の製造ラインの工程日数は約０．
５日と極限まで短縮できる。
【００８８】第２に、本発明に用いるモジュールは大量
生産ができるので、これを搭載する混成集積回路装置の
製造ラインの１ライン化による工程日数の短縮により、
より量産性を高めることができる。また標準化した共通
回路のモジュールを量産することで搭載する部品数を大
幅に減らすとともに各モジュール毎に測定できるのでこ
の製造ラインで製造される混成集積回路装置の信頼性も
向上できる。
【００８９】第３に、ロット番号印刷工程から半田溶融
工程までを１ライン化するので、各工程の前後に設けた
ロード装置Ｌ、アンロード装置ＵＬ等の搬送設備が不要
となり、設備面積を大幅に削減でき、設備投資額を抑え
ることができる。
【００９０】第４に、Ｎ2リフロー半田溶融炉内で半田
クリームを一括して加熱溶融処理されるので、フラック
スの飛散も無く、半田ボールの発生も無く、銅箔等の導
電路表面の酸化も防止できる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図２】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図３】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図７】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図８】本発明の混成集積回路装置に搭載するモジュー
ルの製造方法を説明する図である。
【図９】本発明の混成集積回路装置に搭載するモジュー
ルの製造方法を説明する図である。
【図１０】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１１】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１２】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１３】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１４】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１５】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１６】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。
【図１７】従来の混成集積回路装置の製造方法を説明す
る図である。
【図１８】従来の混成集積回路装置の製造方法を説明す
る図である。
【図１９】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２０】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２１】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２２】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２３】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２４】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２５】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２６】従来の混成集積回路装置の製造方法を説明す
る図である。
【図２７】従来の混成集積回路装置を説明する図であ
る。
【符号の説明】
５ 銀ペースト ２１ 混成集積回路基板 ２２ 導電路 ２３ 半田ペースト ２４ チップ部品 ２５ 小信号回路素子モジュール ２６ パワー半導体素子モジュール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０５Ｋ 3/34 ５０７Ｃ 25/18 ５０７Ｊ Ｈ０５Ｋ 3/34 ５０５ Ｈ０１Ｌ 23/52 Ａ ５０７ 25/04 Ｚ Ｆターム(参考） 4M109 AA01 BA03 CA21 DB03 FA00 GA05 5E319 AA03 AC02 AC06 BB05 CC36 CD29 GG15 5F061 AA01 BA03 CA21 CB13 DD13 FA05

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ヒートシンクに固着された半導体素子で
    形成されるモジュールを形成する工程と、 混成集積回路基板の所望の導電路に導電性ロウ材を付着
    する工程と、 前記導電路上に少なくとも前記導電性ロウ材で固着され
    る前記モジュールを含む回路素子を一括してマウントす
    る工程と、 前記導電性ロウ材を溶融炉内で一括溶融して、前記回路
    素子を前記導電路に固着する工程とを具備することを特
    徴とする混成集積回路装置の製造方法。
  2. 【請求項２】 前記導電性ロウ材として半田ペーストを
    用いることを特徴とする請求項１記載の混成集積回路装
    置の製造方法。
  3. 【請求項３】 前記半田ペーストをスクリーン印刷して
    前記所望の導電路に付着することを特徴とする請求項２
    記載の混成集積回路装置の製造方法。
  4. 【請求項４】 前記回路素子としてチップ部品等の定型
    回路素子と前記モジュールの非定型回路素子を含み、前
    記定型回路素子および前記非定型回路素子を連続して前
    記導電路上にマウントすることを特徴とする請求項１記
    載の混成集積回路装置の製造方法。
  5. 【請求項５】 前記溶融炉に窒素ガスを流入させて、前
    記回路素子を固着する前記導電性ロウ材を一括リフロー
    することを特徴とする請求項１から請求項４のいずれか
    に記載された混成集積回路装置の製造方法。
  6. 【請求項６】 前記ヒートシンクに固着された前記半導
    体素子で形成される前記モジュールを形成する工程は、 金属板をハーフプレスして前記ヒートシンクと該ヒート
    シンクに近接した位置に配置する取り出し電極とを凸部
    とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに前記
    半導体素子のベアチップを固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
    前記取り出し電極とを接続する工程と、 前記金属板の前記各ユニットを絶縁性樹脂で一体にモー
    ルドする工程と、 前記金属板の裏面から前記各ユニットの前記ヒートシン
    クと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂で一括してモールドされた前記各ユニッ
    トの前記半導体素子の特性の測定を行う工程と、 前記絶縁性樹脂を切断して前記各モジュール毎に分離す
    る工程から構成されることを特徴とする請求項１記載の
    混成集積回路装置の製造方法。
  7. 【請求項７】 前記金属板は銅板または銀板で構成され
    ることを特徴とする請求項６に記載された混成集積回路
    装置の製造方法。
  8. 【請求項８】 前記半導体素子は、パワー半導体素子、
    セミパワー半導体素子または小信号半導体素子のいずれ
    かを固着されることを特徴とする請求項６記載の混成集
    積回路装置の製造方法。
  9. 【請求項９】 前記接続手段はワイヤーボンディングで
    形成されることを特徴とする請求項６に記載の混成集積
    回路装置の製造方法。
  10. 【請求項１０】 前記絶縁性樹脂はトランスファーモー
    ルドで付着されることを特徴とする請求項６に記載の混
    成集積回路装置の製造方法。
  11. 【請求項１１】 ダイシングにより個別の前記モジュー
    ルに分離することを特徴とする請求項６記載の混成集積
    回路装置の製造方法。
JP2001034694A 2001-02-09 2001-02-09 混成集積回路装置の製造方法 Pending JP2002237548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001034694A JP2002237548A (ja) 2001-02-09 2001-02-09 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001034694A JP2002237548A (ja) 2001-02-09 2001-02-09 混成集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002237548A true JP2002237548A (ja) 2002-08-23

Family

ID=18898251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001034694A Pending JP2002237548A (ja) 2001-02-09 2001-02-09 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002237548A (ja)

Similar Documents

Publication Publication Date Title
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US7960209B2 (en) Semiconductor device assembly process
US7170153B2 (en) Semiconductor device and its manufacturing method
JP2002050645A (ja) 半導体装置の製造方法
JP2002110717A (ja) 回路装置の製造方法
JPH10214921A (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP4034468B2 (ja) 半導体装置の製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP2002237548A (ja) 混成集積回路装置の製造方法
JP4698080B2 (ja) 回路装置の製造方法
JPH0582713A (ja) マルチチツプモジユール及びその製造方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JPH07159485A (ja) 半導体装置のテストボード
JP2002134893A (ja) 混成集積回路装置の製造方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JP3408246B2 (ja) 混成集積回路装置の製造方法
JP3600132B2 (ja) 回路装置の製造方法
JP2006013555A (ja) 半導体装置
JP2002134682A (ja) 混成集積回路装置の製造方法
JP4748892B2 (ja) 回路装置の製造方法
JP2002190552A (ja) 半導体装置の製造方法
JP2002237545A (ja) 回路装置の製造方法
JP3475181B2 (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP2003037345A (ja) 回路装置およびその製造方法
JP2002134687A (ja) 混成集積回路装置の製造方法