KR100676353B1 - 혼성 집적 회로 장치의 제조 방법 - Google Patents

혼성 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100676353B1
KR100676353B1 KR1020010055418A KR20010055418A KR100676353B1 KR 100676353 B1 KR100676353 B1 KR 100676353B1 KR 1020010055418 A KR1020010055418 A KR 1020010055418A KR 20010055418 A KR20010055418 A KR 20010055418A KR 100676353 B1 KR100676353 B1 KR 100676353B1
Authority
KR
South Korea
Prior art keywords
solder
integrated circuit
hybrid integrated
conductive
substrate
Prior art date
Application number
KR1020010055418A
Other languages
English (en)
Other versions
KR20020032298A (ko
Inventor
사까이노리야스
사까모또노리아끼
마에하라에이주
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000326300A external-priority patent/JP3869643B2/ja
Priority claimed from JP2000326295A external-priority patent/JP2002134901A/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020032298A publication Critical patent/KR20020032298A/ko
Application granted granted Critical
Publication of KR100676353B1 publication Critical patent/KR100676353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

종래의 혼성 집적 회로 장치의 제조 방법은, 소형의 부품으로부터 순서대로 대형의 부품을 부착시키는 공정으로 되어 있으므로, 공정 일수가 걸리는 문제가 있었다.
땜납 페이스트로 고착하는 칩 부품(4), 범프(7) 및 파워 트랜지스터(11)를 땜납 크림(3)을 인쇄 후에 일괄하여 마운트하고, N2 리플로우 땜납 용융로에서 일괄하여 용융함으로써, 종래의 복수의 땜납 용융 공정을 한번에 통합한 심플라인을 실현하는 것이다.
혼성 집적 회로 장치, 땜납 용융로, 파워 트랜지스터 솔더 공정, 땜납 페이스트, 냉각 블록

Description

혼성 집적 회로 장치의 제조 방법{METHOD FOR MANUFACTURING HYBRID INTEGRATED CIRCUIT DEVICE}
도 1 내지 도 11은 본 발명의 제1 실시예의 혼성 집적 회로 장치의 제조 방법을 설명하는 도면.
도 12는 본 발명의 제1 실시예의 혼성 집적 회로 장치의 제조 방법에 이용하는 땜납 용융로를 설명하는 도면.
도 13 내지 도 23은 본 발명의 제2 실시예의 혼성 집적 회로 장치의 제조 방법을 설명하는 도면.
도 24는 본 발명의 제2 실시예의 혼성 집적 회로 장치의 제조 방법에 이용하는 땜납 용융로를 설명하는 도면.
도 25 내지 34는 종래의 혼성 집적 회로 장치의 제조 방법을 설명하는 도면.
도 35는 본 발명 및 종래의 혼성 집적 회로 장치를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 혼성 집적 회로 기판
2 : 도전로
3 : 땜납 페이스트
4 : 칩 부품
5 : 은 페이스트
6 : 소 신호 트랜지스터
7 : 범프
10 : 히트 싱크
11 : 파워 트랜지스터
101 : 혼성 집적 회로 기판
102 : 도전로
103 : 땜납 페이스트
105 : 은 페이스트
106 : 소 신호 트랜지스터
107 : 범프
110 : 히트 싱크
111 : 파워 트랜지스터
121 : 벨트
122 : 히터 블록
130 ：냉각 블록
본 발명은, 혼성 집적 회로 장치의 제조 방법에 관한 것으로, 특히 공정을 심플하게 한 혼성 집적 회로 장치의 제조 방법에 관한 것이다.
종래의 혼성 집적 회로 장치의 제조 방법을 도 25∼도 34를 참조하여 설명한다.
도 25는 공정 플로우도이고, 로트 번호 인쇄, 땜납 인쇄, 칩 마운트, 은 페이스트 스탬프, 소 신호 트랜지스터 솔더, 범프 솔더, 땜납 용융, 은 페이스트 경화, 세선 본더, 접지 본더, 파워 트랜지스터 솔더, 태선 본더의 각 공정을 포함하고 있다. 상기 플로우로부터 명확히 알 수 있듯이, 소형 부품으로부터 순서대로 대형 부품을 부착하는 공정으로 되어 있다. 또한, 각 공정은 단 기능의 제조 장치를 포함하고 있으므로, 나중에 명백해지겠지만 각 공정 사이에는 반송 설비가 설치되어 있다.
도 26으로부터 도 32에, 각 공정의 단면도를 나타낸다. 또, 도시하지 않아도 명확한 공정은 도면을 생략하고 있다.
로트 번호 인쇄 공정도에서는 혼성 집적 회로 기판(이하 기판)의 반대 주면에 제조 관리를 위한 로트 번호를 잉크로 인쇄한다.
이어서, 도 26에 나타낸 바와 같이 땜납 인쇄 공정도에서는, 세라믹이나 유리 에폭시 수지의 절연 기판을 포함하는 기판(1) 혹은 금속 기판의 표면을 절연 처리한 기판(1)을 준비하고, 상기 기판(1)의 표면에 원하는 패턴의 동박 혹은 도전성 도료로 형성된 도전로(2)가 형성되며, 상기 도전로(2)의 소정 부분에 땜납 크림(3)을 스크린 인쇄하여 선택적으로 땜납 크림(3)을 부착한다.
또한, 도 27에 나타낸 바와 같이 칩 마운트 공정에서는, 중속의 칩 마운터를 이용하여 정형 부품인 칩 컨덴서나 칩 저항 등의 칩 부품(4)을 땜납 크림(3) 상에 가접착한다.
계속해서, 도 28에 나타낸 바와 같이 은 페이스트 스탬프 공정에서 소 신호 트랜지스터를 탑재하는 도전로(2) 상에 선단에 은 페이스트(5)를 부착한 스탬프바늘로 은 페이스트(5)를 부착한다. 은 페이스트는 유기 용매로 저점도로 하고 있으므로, 유기 용매가 본딩 시의 고착을 저해하지 않도록 약 7 시간 방치하여 유기 용매를 증발시킬 필요가 있다.
계속해서, 도 29에 나타낸 바와 같이 소 신호 트랜지스터 솔더 공정에서는, 앞 공정에서 부착한 은 페이스트(5) 상에 소 신호 트랜지스터의 칩(6)을 반도체용 칩 마운터를 이용하여 탑재한다.
계속해서, 도 30에 나타낸 바와 같이 범프 솔더 공정에서는 사전에 세미파워의 트랜지스터(8)를 고착시킨 금속편을 포함하는 범프(7)를 이형 부품용의 다기능 칩 마운터를 이용하여, 소정의 도전로(2)에 본 공정에서 디스펜서로 부착한 은 페이스트(5) 상에 탑재한다.
계속해서, 도시하지 않았지만 땜납 용융 공정에서는, 땜납 크림(3)의 용융을 행한다. 즉, 핫 플레이트 상에 기판(1)을 배치하고, 210℃에서 약 2∼3분간 가열을 하여 칩 부품(4)의 고착을 행한다.
계속해서, 도시하지 않았지만 은 페이스트 경화 공정에서는, 경화로 내에 다수의 기판(1)을 수납하여, 약 150℃에서 4∼5 시간 환원 분위기 속에서 은 페이스트(5)의 경화를 배치 처리로 행한다. 경화 중에 발생하는 유기 용매는 즉시 경화 로 내에서 배기되므로, 기판(1)에 대한 부착은 방지할 수 있다.
계속해서, 경화로로부터 추출된 기판(1)은 도 31에 나타낸 바와 같이 세선 본더 공정으로 이행한다. 세선 본더 공정에서는 소 신호 트랜지스터(6) 및 범프(7)에 고착된 세미파워의 트랜지스터의 베이스 및 에미터 전극과 대응하는 도전로(2)를 약 50㎛ 직경의 알루미늄의 본딩 세선(9)으로 초음파 본더에 의해 접속한다.
계속해서, 도시하지 않았지만 접지 본더 공정은 기판(1)으로서 금속 기판을 이용한 경우의 특유의 공정이고, 도전로(2)와 기판(1) 사이의 절연막에 기인하는 기생 용량을 제거하기 위해 도전로(2)와 노출시킨 금속 기판을 접속하는 것이다.
계속해서, 도 32에 나타낸 바와 같이 파워 트랜지스터 솔더 공정에서는, 방열성이 좋은 히트 싱크(10) 상에 파워 트랜지스터(11)를 고착시킨 블록의 부착을 행한다. 도전로(2) 상에는 사전에 땜납 크림을 인쇄하여 용융한 땜납(12)을 부착하고 있으며, 블록 부착할 때에 핫 플레이트 상에서 다시 땜납(12)을 용융하여 골고루 초음파를 가하여 블록을 고착시킨다.
마지막으로, 도 33에 나타낸 바와 같이 태선 본더 공정에서는, 파워 트랜지스터(11)의 베이스 전극 및 에미터 전극과 소정의 도전로(2)와의 접속을 약 300㎛ 직경의 알루미늄의 본딩 태선(13)으로 초음파 본더를 이용하여 행한다. 또, 본 공정에서 크로스 배선을 필요로 하는 도전로(2) 사이에는 점퍼선을 형성한다.
이상에 상술한 종래의 혼성 집적 회로 장치의 제조 방법을 실현하는 제조 라인을 도 34에 나타낸다.
원하는 패턴으로 도전로(2)를 형성한 기판(1)은 매거진 M에 수납되어 각 공정을 흐른다.
최초로, 로트 번호 인쇄 공정도의 기판을 공급하는 로드 장치 L에 매거진 M을 배치하고, 인쇄가 종료한 기판(1)은 언로드 장치 UL에서 기판을 매거진 M에 수납한다.
이어서, 땜납 인쇄 공정도에서는, 앞 공정으로부터 매거진 M에 수납된 형태로 운반된 것을 로드 장치 L에 세트하고 매거진 M 내의 기판(1)을 1매씩 공급하여 땜납 크림(3)의 스크린 인쇄를 행하며, 언로드 장치 UL에 세트한 매거진 M에 1매씩 수납해 간다.
또한, 칩 마운트 공정에서는, 2대의 칩 마운터로 칩 부품(4)의 탑재를 행함으로써, 공정의 처리 능력을 평준화하고 있다.
마찬가지로, 은 페이스트 스탬프 공정, 약 7 시간의 상온 방치, 소 신호 트랜지스터 솔더 공정, 범프 솔더 공정, 땜납 용융 공정, 은 페이스트 경화 공정, 세선 본더 공정, 접지 본더 공정, 땜납 인쇄 공정, 파워 트랜지스터 솔더 공정, 태선 본더 공정과 순차 매거진 M의 형태로 로드 장치 L, 언로드 장치 UL을 이용하여 진행시킴으로써 혼성 집적 회로 장치를 완성시킨다. 단, 은 페이스트 경화 공정에서는 경화로를 이용하므로, 다수의 매거진 M을 축적하고, 배치 처리로 경화로에 수납 가능한 수의 매거진 M을 수용하여 처리한다.
도 35에 혼성 집적 회로 장치의 상면도를 나타낸다. 기판(1)의 상측에 배열된 것이 외부 리드를 고착시키는 전극이고, 상기 전극으로부터 원하는 패턴으로 도 전로(2)가 연장되어 있다. 칩 부품(4)은 저항 혹은 컨덴서의 회로 기호를 붙인 것이 해당한다. 소 신호 트랜지스터(6)는 도전로(2) 상에 대부분이 마름모형으로 보이는 것이 해당하며, 베이스 전극 B와 에미터 전극 E가 첨부되어 있다. 상기 소 신호 트랜지스터(6)로부터는 2개의 본딩 세선(9)이 신장하며, 도전로(2)와의 접속을 행하고 있다. 범프(7)는 그 위에 방열을 필요로 하는 세미파워의 트랜지스터가 고착되어 있다. 하측의 좌측에 4개 배열된 블록이 히트 싱크(10) 상에 파워 트랜지스터(11)를 고착시킨 블록이다. 파워 트랜지스터(11)의 베이스 전극 B 및 에미터 전극 E로부터는 2개의 본딩 태선(13) (도면에서도 굵게 기재)이 소정의 도전로(2)와의 접속을 행하고 있다. 상기 본딩 태선(13)으로는 교차 도전로의 점퍼선 J나 어스선 A도 형성된다.
종래의 혼성 집적 회로 장치의 제조 방법으로는, 소형의 부품으로부터 순서대로 대형의 부품을 부착하는 공정으로 되어 있으므로 각 공정 사이가 순차 매거진 M의 형태로 로드 장치 L, 언로드 장치 UL을 이용하여 진행시키는 반송 설비를 필요로 하고, 각 공정의 가공 설비와 반송 설비로 많은 작업 면적을 필요로 하는 문제점이 있었다.
또한, 칩 마운트 공정 후의 땜납 용융 공정과 파워 트랜지스터 솔더 공정의 2군데에서 땜납을 용융하기 위해, 땜납 크림의 인쇄 공정와 땜납 용융 공정이 중복되며, 공정 수가 증가되어 공정 일수를 장기화시키는 문제점이나, 땜납 용융 공정에서의 도전로 표면의 산화에 의해 본딩 와이어의 고착 강도가 충분하지 않다는 문 제점도 있었다.
본 발명은, 상술된 많은 문제점에 감안하여 이루어진 것으로, 혼성 집적 회로 기판의 원하는 도전로에 도전성 납재를 부착시키는 공정과, 상기 도전로 상에 적어도 상기 도전성 납재로 고착되는 회로 소자를 일괄하여 마운트하는 공정과, 상기 혼성 집적 회로 기판을 용융로 내에 설치한 히터 블록 상을 이동하는 벨트에 탑재하며, 더욱 상측으로부터 적외선 램프로 가열하거나 N2 가스를 순환시켜, 상기 도전성 납재를 일괄 용융하여, 상기 회로 소자를 상기 도전로에 고착하는 공정을 구비하는 것을 특징으로 한다. 특히, 땜납 페이스트로 고착하는 칩 부품, 범프 및 파워 트랜지스터를 땜납 크림 인쇄 후에 일괄하여 마운트하고, 즉시 땜납 용융로에서 일괄하여 용융함으로써, 종래의 복수 공정을 1 라인화한 심플라인을 실현하는 것이다.
또한, 본 발명에서는 상기 회로 소자로서 칩 부품 등의 정형 회로 소자와 히트 싱크에 고착된 파워 트랜지스터 등의 비정형 회로 소자를 포함하고, 상기 정형 회로 소자 및 비정형 회로 소자를 연속하여 상기 도전로 상에 마운트하는 것에 특징을 갖고, 종래의 소형의 부품으로부터 순서대로 대형의 부품을 부착하는 공정으로 되는 것은 아니며, 회로 소자를 고착시키는 도전성 납재에 주목하여 공정 일수의 단축을 도모하는 혼성 집적 회로 장치의 제조 방법을 제공하는 것이다.
또한, 본 발명에서는, 혼성 집적 회로 기판이 원하는 도전로에 도전성 납재를 부착시키는 공정과, 상기 도전로 상에 적어도 상기 도전성 납재로 고착되는 회로 소자를 일괄하여 마운트하는 공정과, 상기 혼성 집적 회로 기판을 용융로 내에 설치한 히터 블록 상을 이동하는 벨트에 탑재하며, 더욱 상측에서 적외선 램프로 가열하고 또한 N2 가스를 순환시켜, 상기 도전성 납재를 일괄 용융하여, 상기 회로 소자를 상기 도전로에 고착하는 공정과, 상기 용융로의 말단에 냉각 블록을 설치하여 상기 혼성 집적 회로 기판을 급냉시키는 공정을 구비하는 것을 특징으로 한다. 특히, 땜납 페이스트로 고착하는 칩 부품, 범프 및 파워 트랜지스터를 땜납 크림 인쇄 후에 일괄하여 마운트하고, 즉시 땜납 용융로에서 일괄하여 용융하여 그 후 혼성 집적 회로 기판을 급냉하여 도전로 표면의 산화를 방지함으로써, 종래의 복수 공정을 1 라인화한 심플라인을 실현하는 것이다.
<발명의 실시예>
제1 실시예
본 발명의 혼성 집적 회로 장치의 제조 방법을 도 1로부터 도 12를 참조하여 설명한다.
도 1은 공정 플로우도이고, 로트 번호 인쇄, 땜납 인쇄, 칩 마운트, 다기능 마운터(범프 솔더, 파워 트랜지스터 솔더), 땜납 용융, 은 페이스트 스탬프/소 신호 트랜지스터 솔더, 은 페이스트 경화, 세선 본더, 접지 본더, 태선 본더의 각 공정을 포함하고 있다. 상기 플로우로부터 명확히 알 수 있듯이, 땜납 페이스트로 고착하는 회로 소자를 일괄하여 통합한 것으로, 공정의 심플화를 실현한다.
도 2로부터 도 9에, 각 공정의 단면도를 나타낸다. 또, 도시하지 않아도 명확한 공정은 도면을 생략하고 있다. 종래와 동일 구성 요소에는 동일 부호를 붙였다.
로트 번호 인쇄 공정에서는 혼성 집적 회로 기판 (이하 기판)의 반대 주면에 제조 관리를 위한 로트 번호를 레이저로 인쇄한다.
이어서, 도 2에 나타낸 바와 같이 땜납 인쇄 공정에서는, 세라믹이나 유리 에폭시 수지의 절연 기판을 포함하는 기판(1) 혹은 금속 기판의 표면을 절연 처리한 기판(1)을 준비하며, 상기 기판(1)의 표면에 원하는 패턴의 동박 혹은 도전성 도료로 형성된 도전로(2)가 형성되고, 상기 도전로(2)의 칩 부품, 범프 및 파워 트랜지스터를 탑재하는 소정의 부분에 땜납 크림(3)을 스크린 인쇄하여 선택적으로 땜납 크림(3)을 부착한다. 본 공정의 특징은 땜납 크림(3)으로 고착하는 회로 소자는 전부 이 공정에서 땜납 크림(3)의 인쇄를 행한다는 점이다.
또한, 도 3에 나타낸 바와 같이 칩 마운트 공정에서는, 중속의 칩 마운터를 이용하여 정형 부품인 칩 컨덴서나 칩 저항 등의 칩 부품(4)을 땜납 크림(3) 상에 가접착한다.
계속해서, 도 4에 나타낸 바와 같이 다기능 마운터 공정의 전반에서는, 사전에 세미파워의 트랜지스터(8)를 고착시킨 금속편을 포함하는 범프(7)를 준비하고, 이형 부품용의 다기능 칩 마운터를 이용하여, 소정의 도전로(2) 상의 땜납 크림(3)에 가접착한다.
계속해서, 도 5에 나타낸 바와 같이 다기능 마운터 공정의 후반에서는, 방열 성이 좋은 히트 싱크(10) 상에 파워 트랜지스터(11)를 고착시킨 블록을 준비하고, 마찬가지로 이형 부품용의 다기능 칩 마운터를 이용하여, 소정의 도전로(2) 상의 땜납 크림(3)에 가접착한다. 이 때, 땜납 크림(3)은 용융되지 않은 상태이다.
계속해서, 도 6에 나타낸 바와 같이 땜납 용융 공정에서는, 땜납 크림(3)의 일괄 용융을 행하고, 칩 부품(4), 범프(7) 및 히트 싱크(10)의 도전로(2)에 대한 고착을 행한다.
본 공정은, N2 리플로우 땜납 용융로 내에서 땜납 크림(3)을 가열 용융 처리하는 것이 특징이다. 상기 N2 리플로우 땜납 용융로는 기판(1)을 탑재하여 정속으로 이동하는 금속 메쉬의 벨트(21)와, 상기 벨트(21) 밑에 설치한 히터 블록(22)과, 기판(1)의 상면에 N2 가스의 리플로우를 행하여 교대로 배치한 배출관(23)과 흡입관(24)과, 상면으로부터 기판(1)을 가열하는 적외선 램프(25)를 포함하고 있다. 적외선 램프(25)와 히터 블록(22)에서 양면으로부터 기판(1)을 균일하고 빠르게 가열하고, 히트 싱크(10) 상에 파워 트랜지스터(11)를 고착시킨 블록의 최적의 고착할 수 있는 리플로우 조건 하(투입 시 상온→용융시 약 210℃에서 4∼5초동안→냉각시 100℃ 이하)에서 4∼5분간 땜납 크림(3)을 일괄하여 가열 용융한다. 또한 N2 가스의 리플로우를 화살표로 나타낸 바와 같이 근접한 배출관(23)과 흡입관(24)으로 행하므로, 플럭스의 비산도 없고, 땜납볼의 발생도 없어, 동박 등의 도전로(2) 표면의 산화도 방지할 수 있다. 본 공정에서 이용하는 땜납 용융로는 나중에 도 12를 참조하여 설명한다.
계속해서, 도 7 및 도 8에 나타낸 바와 같이 은 페이스트 스탬프/소 신호 트랜지스터 솔더 공정으로 소 신호 트랜지스터를 탑재하는 도전로(2) 상에 선단에 은 페이스트(5)를 부착한 스탬프바늘로 은 페이스트(5)를 부착하고, 부착한 은 페이스트(5) 상에 소 신호 트랜지스터의 칩(6)을 반도체용 칩 마운터를 이용하여 탑재한다.
본 공정에서는, 은 페이스트는 유기 용매로 저점도로 하고 있지만, 은 페이스트 경화 공정까지 가열 공정이 없으므로 유기 용매가 비산할 우려는 없으므로, 종래와 같이 약 7시간 방치없이 즉시 소 신호 트랜지스터의 칩(6)을 탑재하여, 다음 공정으로 전송한다. 또, 이 공정은 은 페이스트(5)의 상온 건조를 시키지 않으므로, 반도체용 칩 마운터 내에서 연속하여 처리됨으로써 처리의 스피드화를 도모할 수 있다.
계속해서, 도시하지 않았지만 은 페이스트 경화 공정에서는, 경화로 내에 다수의 기판(1)을 수납하여, 약 150℃에서 4∼5 시간 환원 분위기 속에서 은 페이스트(5)의 경화를 배치 처리로 행한다. 경화 중에 발생하는 유기 용매는 즉시 경화로 내에서 배기되므로, 기판(1)에 대한 부착은 방지할 수 있다.
계속해서, 경화로로부터 추출된 기판(1)은 도 9에 나타낸 바와 같이 세선 본더 공정으로 이행한다. 세선 본더 공정에서는 소 신호 트랜지스터(6) 및 범프(7)에 고착된 세미파워의 트랜지스터의 베이스 및 에미터 전극과 대응하는 도전로(2)를 약 50㎛ 직경의 알루미늄의 본딩 세선(9)으로 초음파 본더에 의해 접속한다.
계속해서, 도시하지 않았지만 접지 본더 공정은 기판(1)으로서 금속 기판을 이용한 경우의 특유의 공정이고, 도전로(2)와 기판(1) 사이의 절연막에 기인하는 기생 용량을 제거하기 위해 도전로(2)와 노출시킨 금속 기판을 접속하는 것이다.
마지막으로, 도 10에 나타낸 바와 같이 태선 본더 공정에서는 파워 트랜지스터(11)의 베이스 전극 및 에미터 전극과 소정의 도전로(2)와의 접속을 약 300㎛ 직경의 알루미늄의 본딩 태선(13)으로 초음파 본더를 이용하여 행한다. 또, 본 공정에서 크로스 배선을 필요로 하는 도전로(2) 사이에는 점퍼선을 형성한다.
이상에 상술한 본 발명의 혼성 집적 회로 장치의 제조 방법을 실현하는 제조 라인을 도 11에 나타낸다.
원하는 패턴으로 도전로(2)를 형성한 기판(1)은 매거진 M에 수납되어 각 공정을 흐른다.
본 발명의 특징은, 로트 번호 인쇄 공정, 땜납 인쇄 공정, 칩 마운트 공정, 다기능 마운터 공정(범프 솔더, 파워 트랜지스터 솔더) 및 땜납 용융 공정을 1 라인화한 것에 있다. 이들 공정에서는 기판(1)은 연속하여 진행되어, 반송 설비는 설치하지 않는다.
최초로, 기판(1)을 공급하는 로드 장치 L에 매거진 M을 배치하고, 로트 번호 인쇄 공정에 기판(1)을 전송한다. 상기 공정에서는 레이저 인쇄에 의해 기판(1) 이면에 로트 번호를 인쇄하여, 다음 공정의 땜납 인쇄 공정으로부터의 전송 신호를 대기하고 있다. 전송 신호가 오면 다음 공정으로 기판(1)을 전송하고, 다음 기판(1)에 로트 번호를 인쇄하여 대기한다.
이어서, 땜납 인쇄 공정에서는, 앞 공정으로부터 1매씩 기판(1)이 공급되어 땜납 크림(3)의 스크린 인쇄를 행하여 대기한다.
또한, 칩 마운트 공정에서는 중속의 칩 마운터로 칩 부품(4)의 탑재를 행하여 대기한다. 그 후 다기능 마운터 공정에서는 이형 부품용의 다기능 칩 마운터를 이용하여, 전반에서 범프 솔더, 후반에서 파워 트랜지스터 솔더를 행하며, 즉시 땜납 용융 공정으로 전송되고, N2 리플로우 땜납 용융로 내에서 땜납 크림(3)을 가열 용융 처리한다. 언로드 장치 UL의 매거진 M에 1매씩 수용된다.
그 후에는, 은 페이스트 스탬프/소 신호 트랜지스터 솔더 공정, 은 페이스트 경화 공정, 세선 본더 공정, 접지 본더 공정, 태선 본더 공정과 순차 매거진 M의 형태로 로드 장치 L, 언로드 장치 UL을 이용하여 진행시킴으로써 혼성 집적 회로 장치를 완성시킨다. 단 은 페이스트 경화 공정에서는 경화로를 이용하므로, 종래 마찬가지로 다수의 매거진 M을 축적하고, 배치 처리에서 경화로에 수납 가능한 수의 매거진 M을 수용하여 처리한다.
도 12에, 본 발명에 이용하는 땜납 용융로를 나타낸다.
금속 메쉬의 벨트(21)는 엔드레스 구조로, 모터로 구동되어 한 방향으로 정속으로 움직인다. 따라서 땜납 용융에 필요한 시간 4∼5분에 기판(1)이 용융로 내에서 나오는 스피드로 설정된다.
상기 벨트(21) 밑에는 히터 블록(22)이 설치되고, 위에는 일정한 간격으로 적외선 램프(25)가 설치되어 있다. 적외선 램프(25)와 히터 블록(22)으로 양면으 로부터 기판(1)을 균일하고 빠르게 가열하며, 히트 싱크(10) 상에 파워 트랜지스터(11)를 고착시킨 블록의 최적의 고착을 할 수 있는 리플로우 조건 하(투입시 상온→용융시 약 210℃에서 4∼5초동안→냉각시 100℃ 이하)에서 4∼5분간 땜납 크림(3)을 일괄하여 가열 용융할 수 있다.
또한 벨트(21) 상에는 근접하여 N2 가스의 리플로우를 행하는 교대로 배치한 배출관(23)과 흡입관(24)이 설치되어 있다. 즉, 벨트(21) 상측에 N2 가스를 축적한 리플로우실(26)이 5개 연속하여 배치되고, 각 리플로우실(26) 천장에 설치한 팬(27)으로 배출관(23)으로부터 N2 가스를 송출하고 있다. 흡입관(24)은 배출관(23)과 교대로 배열되고, 각 흡입관(24)에는 팬(28)이 설치되어 배출관(23)으로부터 송출된 N2 가스를 즉시 회수함으로써 리플로우를 실현하고 있다.
상술된 본 발명에 이용하는 땜납 용융로에서는, 땜납 크림(3)을 인쇄 후에 즉시 칩 부품(4), 범프(7) 및 히트 싱크(10)의 도전로(2)에 대한 고착을 행하고, 히트 싱크(10)의 땜납 용융을 행할 수 있는 조건으로 진행시킬 수 있는 특징이 있다. 특히, N2 리플로우에 의해 플럭스의 비산도 없고, 땜납볼의 발생도 없고, 동박 등의 도전로(2) 표면의 산화도 방지할 수 있다. 또한, 본 발명에 이용하는 땜납 용융로에서는, 종래의 N2 리플로우 장치에 비교하여 동박 등의 도전로(2) 표면의 산화도 방지하는 산소 농도 500ppm 이하의 환원 분위기를 만들기 위해 소비하는 N2 소비량이 500L/min으로부터 N2 가스를 순환시킴으로써 250L/min로 반이면 된다.
완성된 혼성 집적 회로 장치는 도 23에 나타낸 것과 동일하지만, 그 제조 라인은 종래보다 대폭 단축되어 있다.
제2 실시예
본 발명의 혼성 집적 회로 장치의 제조 방법을 도 13으로부터 도 24를 참조하여 설명한다.
도 13은 공정 플로우도이고, 로트 번호 인쇄, 땜납 인쇄, 칩 마운트, 다기능 마운터(범프 솔더, 파워 트랜지스터 솔더), 땜납 용융(급냉), 은 페이스트 스탬프/소 신호 트랜지스터 솔더, 은 페이스트 경화, 세선 본더, 접지 본더, 태선 본더의 각 공정을 포함하고 있다. 상기 플로우로부터 명확히 알 수 있듯이, 땜납 페이스트로 고착하는 회로 소자를 일괄하여 통합한 것으로, 공정의 심플화를 실현하고 있다.
도 14로부터 도 21에, 각 공정의 단면도를 나타낸다. 또, 도시하지 않아도 명확한 공정은 도면을 생략하고 있다. 종래와 동일한 구성 요소에는 동일 부호를 붙였다.
로트 번호 인쇄 공정에서는 혼성 집적 회로 기판 (이하 기판)의 반대 주면에 제조 관리를 위한 로트 번호를 레이저로 인쇄한다.
이어서, 도 14에 나타낸 바와 같이 땜납 인쇄 공정에서는, 세라믹이나 유리 에폭시 수지의 절연 기판을 포함하는 기판(101) 혹은 금속 기판의 표면을 절연 처리한 기판(101)을 준비하고, 상기 기판(101)의 표면에 원하는 패턴의 동박 혹은 도전성 도료로 형성된 도전로(102)가 형성되며, 상기 도전로(102)의 칩 부품, 범프 및 파워 트랜지스터를 탑재하는 소정의 부분에 땜납 크림(103)을 스크린 인쇄하여 선택적으로 땜납 크림(103)을 부착한다. 본 공정의 특징은 땜납 크림(103)으로 고착하는 회로 소자는 전부 상기 공정으로 땜납 크림(103)의 인쇄를 행하는 점이다.
또한, 도 15에 나타낸 바와 같이 칩 마운트 공정에서는, 중속의 칩 마운터를 이용하여 정형 부품인 칩 컨덴서나 칩 저항 등의 칩 부품(104)을 땜납 크림(103) 상에 가접착한다.
계속해서, 도 16에 나타낸 바와 같이 다기능 마운터 공정의 전반에서는, 사전에 세미파워의 트랜지스터(108)를 고착시킨 금속편을 포함하는 범프(107)를 준비하고, 이형 부품용의 다기능 칩 마운터를 이용하여, 소정의 도전로(102) 상의 땜납 크림(103)에 가접착한다.
계속해서, 도 17에 나타낸 바와 같이 다기능 마운터 공정의 후반에서는, 방열성이 좋은 히트 싱크(110) 상에 파워 트랜지스터(111)를 고착시킨 블록을 준비하고, 마찬가지로 이형 부품용의 다기능 칩 마운터를 이용하여, 소정의 도전로(102) 상의 땜납 크림(103)에 가접착한다. 이 때, 땜납 크림(103)은 용융되지 않은 상태이다.
계속해서, 도 18에 나타낸 바와 같이 땜납 용융 공정에서는, 땜납 크림(103)의 일괄 용융을 행하고, 칩 부품(104), 범프(107) 및 히트 싱크(110)의 도전로(102)에 대한 고착을 행한다.
본 공정은, N2 리플로우 땜납 용융로 내에서 땜납 크림(103)을 가열 용융 처리하는 것이 특징이다. 상기 N2 리플로우 땜납 용융로는 기판(101)을 탑재하여 정속으로 이동하는 금속 메쉬의 벨트(121)와, 상기 벨트(121) 밑에 설치한 히터 블록(122)과, 기판(101)의 상면에 N2 가스의 리플로우를 행하는 교대로 배치한 배출관(123)과 흡입관(124)과, 상면으로부터 기판(101)을 가열하는 적외선 램프(125)를 포함한다. 적외선 램프(125)와 히터 블록(122)에서 양면으로부터 기판(101)을 균일하고 빠르게 가열하며, 히트 싱크(110) 상에 파워 트랜지스터(111)를 고착한 블록의 최적의 고착을 할 수 있는 리플로우 조건 하(투입시 상온→용융시 약 210℃에서 4∼5초동안→냉각시 100℃ 이하)에서 4∼5분간 땜납 크림(103)을 일괄하여 가열 용융한다. 또한 N2 가스의 리플로우를 화살표로 나타낸 바와 같이 근접한 배출관(123)과 흡입관(124)으로 행하므로, 플럭스의 비산도 없어, 땜납볼의 발생도 없고, 동박 등의 도전로(102) 표면의 산화도 방지할 수 있다. 본 공정에서 이용하는 땜납 용융로는 나중에 도 24를 참조하여 설명한다.
계속해서, 마찬가지로 도 18에 나타낸 바와 같이 용융로의 말단에 히터 블록(122)에 인접하여 냉각 블록(130)을 설치하고, 상기 냉각 블록(130) 상을 움직이는 벨트(121)에 탑재된 기판(101)을 급냉한다. 본 공정에서는 약 210℃까지 가열된 기판(101)을 곧 용융로밖으로 반출하면 공기 내의 산소에 의해 도전로(102) 표면이 산화되므로, 산화를 방지하기 위해 기판(101)을 N2 가스 분위기 내에서 단시간에 100℃ 이하로 급냉한다. 본 공정에서 이용하는 냉각 블록(130)은 땜납 용융로와 함께 나중에 도 24를 참조하여 설명한다.
계속해서, 도 19 및 도 20에 나타낸 바와 같이 은 페이스트 스탬프/소 신호 트랜지스터 솔더 공정으로 소 신호 트랜지스터를 탑재하는 도전로(102) 상에 선단에 은 페이스트(105)를 부착한 스탬프바늘로 은 페이스트(105)를 부착하고, 부착한 은 페이스트(105) 상에 소 신호 트랜지스터의 칩(106)을 반도체용 칩 마운터를 이용하여 탑재한다.
본 공정에서는, 은 페이스트는 유기 용매로 저점도로 하고 있지만, 은 페이스트 경화 공정까지 가열 공정이 없으므로 유기 용매가 비산할 우려는 없으므로, 종래와 같이 약 7 시간 방치없이 즉시 소 신호 트랜지스터의 칩(106)을 탑재하여, 다음 공정으로 전송한다. 또, 이 공정은 은 페이스트(105)를 상온 건조시키지 않으므로, 반도체용 칩 마운터 내에서 연속하여 처리됨으로써 처리의 스피드화를 도모할 수 있다.
계속해서, 도시하지 않았지만 은 페이스트 경화 공정에서는, 경화로 내에 다수의 기판(101)을 수납하여, 약 150℃에서 4∼5 시간 환원 분위기 내에서 은 페이스트(105)의 경화를 배치 처리로 행한다. 경화 중에 발생하는 유기 용매는 즉시 경화로 내에서 배기되므로, 기판(101)에 대한 부착은 방지할 수 있다.
계속해서, 경화로로부터 추출된 기판(101)은 도 21에 나타낸 바와 같이 세선 본더 공정으로 이행한다. 세선 본더 공정에서는 소 신호 트랜지스터(106) 및 범프(107)에 고착된 세미파워의 트랜지스터의 베이스 및 에미터 전극과 대응하는 도전로(102)를 약 50㎛ 직경의 알루미늄의 본딩 세선(109)으로 초음파 본더에 의해 접속한다.
계속해서, 도시하지 않았지만 접지 본더 공정은 기판(101)으로서 금속 기판을 이용한 경우의 특유의 공정으로서, 도전로(102)와 기판(101) 사이의 절연막에 기인하는 기생 용량을 제거하기 위해 도전로(102)와 노출시킨 금속 기판을 접속하는 것이다.
마지막으로, 도 22에 나타낸 바와 같이 태선 본더 공정에서는, 파워 트랜지스터(111)의 베이스 전극 및 에미터 전극과 소정의 도전로(102)와의 접속을 약 300㎛ 직경의 알루미늄의 본딩 태선(113)으로 초음파 본더를 이용하여 행한다. 또, 본 공정에서 크로스 배선을 필요로 하는 도전로(102) 사이에는 점퍼선을 형성한다.
이상으로 상술한 본 발명의 혼성 집적 회로 장치의 제조 방법을 실현하는 제조 라인을 도 23에 나타낸다.
원하는 패턴으로 도전로(102)를 형성된 기판(101)은 매거진 M에 수납되어 각 공정을 진행시킨다.
본 발명의 특징은, 로트 번호 인쇄 공정, 땜납 인쇄 공정, 칩 마운트 공정, 다기능 마운터 공정(범프 솔더, 파워 트랜지스터 솔더) 및 땜납 용융 공정(급냉을 포함)을 1 라인화한 것에 있다. 이들 공정에서는 기판(101)은 연속하여 진행되어, 반송 설비는 설치하지 않는다.
최초로, 기판(101)을 공급하는 로드 장치 L에 매거진 M을 배치하고, 로트 번호 인쇄 공정으로 기판(101)을 전송한다. 상기 공정에서는 레이저 인쇄에 의해 기 판(101)의 이면에 로트 번호를 인쇄하며, 다음 공정의 땜납 인쇄 공정으로부터의 전송 신호를 대기하고 있다. 전송 신호가 오면 다음 공정으로 기판(101)을 전송하고, 다음 기판(101)에 로트 번호를 인쇄하여 대기한다.
이어서, 땜납 인쇄 공정에서는, 앞 공정으로부터 1매씩 기판(101)이 공급되어 땜납 크림(103)의 스크린 인쇄를 행하며 대기한다.
또한, 칩 마운트 공정에서는 중속의 칩 마운터로 칩 부품(104)의 탑재를 행하며 대기한다. 그 후 다기능 마운터 공정에서는 이형 부품용의 다기능 칩 마운터를 이용하여, 전반에서 범프 솔더, 후반에서 파워 트랜지스터 솔더를 행하며, 즉시 땜납 용융 공정으로 전송되고, N2 리플로우 땜납 용융로 내에서 땜납 크림(103)을 가열 용융 처리하고, 마지막으로 기판(101)을 100℃ 이하로 급냉하여 언로드 장치 UL의 매거진 M에 1매씩 수용한다.
그 후에는, 은 페이스트 스탬프/소 신호 트랜지스터 솔더 공정, 은 페이스트 경화 공정, 세선 본더 공정, 접지 본더 공정, 태선 본더 공정과 순차 매거진 M의 형태로 로드 장치 L, 언로드 장치 UL을 이용하여 진행시킴으로써 혼성 집적 회로 장치를 완성시킨다. 단, 은 페이스트 경화 공정에서는 경화로를 이용하므로, 종래 마찬가지로 다수의 매거진 M을 축적하여, 배치 처리로 경화로에 수납 가능한 수의 매거진 M을 수용하여 처리한다.
도 24의 (a)에, 본 발명에 이용하는 땜납 용융로를 나타낸다.
금속 메쉬의 벨트(121)는 엔드레스 구조로, 모터로 구동되어 한 방향으로 정속으로 움직인다. 따라서 땜납 용융에 필요한 시간 4∼5분에 기판(101)이 용융로 내에서 나오는 스피드로 설정된다.
상기 벨트(121) 밑에는 히터 블록(122)과 냉각 블록(130)이 설치되고, 히터 블록(122) 상에는 일정한 간격으로 적외선 램프(125)가 설치되어 있다. 적외선 램프(125)와 히터 블록(122)에서 양면으로부터 기판(101)을 균일하고 빠르게 가열하고, 히트 싱크(110) 상에 파워 트랜지스터(111)를 고착시킨 블록의 최적의 고착을 할 수 있는 리플로우 조건 하(투입시 상온→용융시 약210℃에서 4∼5초동안)에서 땜납 크림(103)을 일괄하여 가열 용융할 수 있고, 그 후 N2 가스 분위기 내에서 기판(101)을 냉각수를 순환시키는 냉각 블록(130)으로 한번에 100℃이하로 냉각시킨다.
또한, 벨트(121)의 히터 블록(122) 상에는 근접하여 N2 가스의 리플로우를 행하는 교대로 배치한 배출관(123)과 흡입관(124)이 설치되어 있다. 즉, 벨트(121)의 상측에 N2 가스를 축적한 리플로우실(126)이 5개 연속하여 배치되고, 각 리플로우실(126) 천장에 설치한 팬(127)으로 배출관(123)으로부터 N2 가스를 송출하고 있다. 흡입관(124)은 배출관(123)과 교대로 배열되고, 각 흡입관(124)에는 팬(128)이 설치되어 배출관(123)으로부터 송출된 N2 가스를 즉시 회수함으로써 리플로우를 실현하고 있다.
도 24의 (b)를 참조하여, 땜납 용융로 내의 온도 분포 및 시간을 설명한다. 우선, 히터 블록(122)은 ①②③④⑤의 5개의 블록을 포함하며, ①로부터 ③까지 기판(101)을 약 120초동안 상온으로부터 약 170℃까지 승온시키고, ④에서 60초동안 약 180℃로 유지하며, ⑤에서 땜납 용융 온도인 약 210℃로 가열하여 4∼5초동안 땜납 크림(103)을 일괄 용융한다. 계속해서 본 발명의 특징인 냉각 블록(130)에서 약 10∼20초동안 약 210℃로부터 100℃ 이하로 급냉시키고, 기판(101)이 땜납 용융로로부터 나올 때는 60℃ 이하로 냉각되는 것이 도전로(102) 표면의 산화를 방지하는 의미에서 바람직하다. 냉각 블록(130)은 냉각수를 순환시키므로 열용량이 커서, 이러한 급냉이 가능하다.
상술된 본 발명에 이용하는 땜납 용융로에서는 땜납 크림(103)을 인쇄 후에 즉시 칩 부품(104), 범프(107) 및 히트 싱크(110)의 도전로(102)에 대한 고착을 행하고, 히트 싱크(110)의 땜납 용융을 행할 수 있는 조건으로 진행시킨다는 특징이 있다. 특히, N2 리플로우에 의해 플럭스의 비산도 없고, 땜납볼의 발생도 없어, 동박 등의 도전로(102) 표면의 산화도 방지할 수 있다. 또한, 본 발명에 이용하는 땜납 용융로에서는 종래의 N2 리플로우 장치에 비교하여 동박 등의 도전로(102) 표면의 산화도 방지하는 산소 농도 500ppm 이하의 환원 분위기를 만들기 위해 소비하는 N2 소비량이 500L/min으로부터 N2 가스를 순환시킴으로써 250L/min로 반이면 된다.
완성된 혼성 집적 회로 장치는 도 35에 나타낸 것과 동일하지만, 그 제조 라인은 종래보다 대폭 단축되어 있다.
본 발명에 따르면, 첫째, 땜납 페이스트로 고착하는 칩 부품, 범프 및 파워 트랜지스터를 땜납 크림 인쇄 후에 일괄하여 마운트하고, 땜납 용융로에서 일괄하여 용융함으로써, 종래의 복수 공정을 1 라인화한 심플라인을 실현하므로, 로트 번호 인쇄 공정으로부터 땜납 용융 공정까지를 연속하여 처리할 수 있고, 처리 일수를 0.5일로 단축할 수 있다. 또한, 처음부터 은 페이스트 경화 공정까지라도 1일부터 1.5일로 처리할 수 있고, 종래의 4일부터 약 1/3 이하로 단축할 수 있다.
둘째, 로트 번호 인쇄 공정으로부터 땜납 용융 공정까지를 1 라인화하므로, 각 공정 전후로 설치한 로드 장치 L, 언로드 장치 UL 등의 반송 설비가 불필요해져, 설비 면적을 대폭 삭감시킬 수 있고, 설비 투자액을 억제할 수 있다.
셋째, N2 리플로우 땜납 용융로 내에서 땜납 크림을 일괄하여 가열 용융 처리되므로, 칩 부품, 범프 및 히트 싱크의 고착을 동시에 행할 수 있고, 또한 플럭스의 비산도 없고, 땜납볼의 발생도 없어, 동박 등의 도전로 표면의 산화도 방지할 수 있다.
넷째, 땜납 용융로의 히터 블록에 근접하여 냉각 블록을 설치하여 N2 가스 분위기 속에서 기판을 급냉하므로, 땜납 용융로로부터 배출된 기판의 도전로 표면이 산화되는 것도 방지할 수 있다.

Claims (9)

  1. 로드 장치로부터 언로드 장치까지 1 라인화되고, 상기 로드 장치로부터 공급된 혼성 집적 회로 기판의 도전로 상에, 도전성 납재를 이용하여 고착되는 복수 종류의 이형 부품이 배치되는 상기 도전로에 상기 도전성 납재를 부착하는 공정과,
    상기 도전로의 상기 도전성 납재 상에 상기 이형 부품을 연속하여 마운트하는 공정과,
    상기 혼성 집적 회로 기판을 용융로 내에 설치한 히터 블록 상을 이동하는 벨트에 탑재하고, 가열하여, 상기 도전성 납재를 용융하여, 상기 이형 부품을 상기 도전로 상에 고착하는 고정과,
    상기 이형 부품이 고착된 상기 혼성 집적 회로 기판을 냉각한 후, 상기 혼성 집적 회로 기판을 상기 언로드 장치로 반출하는 공정을 구비하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 도전성 납재로서 땜납 페이스트를 이용하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 땜납 페이스트를 스크린 인쇄하여 상기 도전로에 부착하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 용융로 내에서 배기관으로부터 N2 가스를 유입시키고, 인접한 흡입 기관으로 N2 가스를 흡출하여, 상기 혼성 집적 회로 기판 상에서 N2 가스를 순환시켜 상기 도전성 납재를 일괄 리플로우하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 이형 부품은 칩 부품, 범프 상에 고착된 세미 파워 트랜지스터 및 히트 싱크 상에 고착된 파워 트랜지스터인 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 이형 부품을 상기 도전로 상에 마운트하는 공정에서는, 복수 종류의 이형 부품을 처리하는 다기능 마운터를 이용하는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 로드 장치 및 상기 언로드 장치에는, 상기 혼성 집적 회로 기판이 수납되는 매거진이 배치되어 있는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 용융로의 상기 히터 블록에 인접하여, 냉각수를 순환시키는 냉각 블록을 설치하고, 상기 벨트 상에 탑재되어 이동하는 상기 혼성 집적 회로 기판을 땜납 용융 온도로부터 100℃ 이하로 급냉하여 꺼내는 것을 특징으로 하는 혼성 집적 회로 장치의 제조 방법.
KR1020010055418A 2000-10-26 2001-09-10 혼성 집적 회로 장치의 제조 방법 KR100676353B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000326300A JP3869643B2 (ja) 2000-10-26 2000-10-26 混成集積回路装置の製造方法
JP2000326295A JP2002134901A (ja) 2000-10-26 2000-10-26 混成集積回路装置の製造方法
JPJP-P-2000-00326300 2000-10-26
JPJP-P-2000-00326295 2000-10-26

Publications (2)

Publication Number Publication Date
KR20020032298A KR20020032298A (ko) 2002-05-03
KR100676353B1 true KR100676353B1 (ko) 2007-01-31

Family

ID=26602787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010055418A KR100676353B1 (ko) 2000-10-26 2001-09-10 혼성 집적 회로 장치의 제조 방법

Country Status (2)

Country Link
KR (1) KR100676353B1 (ko)
CN (1) CN1221157C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812429B2 (ja) * 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
JP4714026B2 (ja) * 2006-01-10 2011-06-29 株式会社東芝 電子部品実装装置、電子部品実装方法及び電子部品装置
CN101969054B (zh) * 2010-08-20 2012-01-18 常州银河电器有限公司 一种半导体芯片的制备方法
CN202394017U (zh) * 2011-11-02 2012-08-22 深圳市华星光电技术有限公司 配向液干燥装置及玻璃基板传送设备
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01262069A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 基板の加熱装置及び加熱方法
JPH09283916A (ja) * 1996-04-09 1997-10-31 Omron Corp リフロー炉およびリフロー炉による半田付け方法
JPH10215064A (ja) * 1997-01-30 1998-08-11 Matsushita Electric Ind Co Ltd 弱耐熱性電子部品の実装方法
KR19990051019A (ko) * 1997-12-19 1999-07-05 왕중일 회로기판의 부품 탑재방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01262069A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 基板の加熱装置及び加熱方法
JPH09283916A (ja) * 1996-04-09 1997-10-31 Omron Corp リフロー炉およびリフロー炉による半田付け方法
JPH10215064A (ja) * 1997-01-30 1998-08-11 Matsushita Electric Ind Co Ltd 弱耐熱性電子部品の実装方法
KR19990051019A (ko) * 1997-12-19 1999-07-05 왕중일 회로기판의 부품 탑재방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
01262069 *
10215064 *

Also Published As

Publication number Publication date
CN1221157C (zh) 2005-09-28
CN1351466A (zh) 2002-05-29
KR20020032298A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
US6178628B1 (en) Apparatus and method for direct attachment of heat sink to surface mount
US8183682B2 (en) Methods of packaging a semiconductor die and package formed by the methods
US5308429A (en) System for bonding a heatsink to a semiconductor chip package
KR20050105499A (ko) 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리
US20090194857A1 (en) Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
JPH0636393B2 (ja) 電子部品の製造方法
US6259155B1 (en) Polymer enhanced column grid array
KR100919931B1 (ko) 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
KR20160108196A (ko) 반도체 장치의 제조 방법
KR100676353B1 (ko) 혼성 집적 회로 장치의 제조 방법
EP0998175B1 (en) Method for soldering Dpak-type electronic components to circuit boards
CN106356308B (zh) 管芯结合到板的方法以及使用该方法制成的设备
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
JP3869643B2 (ja) 混成集積回路装置の製造方法
JP2002134901A (ja) 混成集積回路装置の製造方法
JP2002134682A (ja) 混成集積回路装置の製造方法
JP3360778B2 (ja) 半導体装置の半田付け方法
US6194246B1 (en) Process for fabricating electronic devices having a thermally conductive substrate
JPH11121921A (ja) 電子部品のはんだ付け方法および装置
JPH11251335A (ja) 半導体素子の実装装置及びその実装方法
JP2002134680A (ja) 混成集積回路装置の製造方法
JP2002134687A (ja) 混成集積回路装置の製造方法
JP2674336B2 (ja) パワー用混成集積回路の製造方法
JP2002134683A (ja) 混成集積回路装置の製造方法
JP2002134902A (ja) 混成集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee