JP2674336B2 - パワー用混成集積回路の製造方法 - Google Patents
パワー用混成集積回路の製造方法Info
- Publication number
- JP2674336B2 JP2674336B2 JP3053606A JP5360691A JP2674336B2 JP 2674336 B2 JP2674336 B2 JP 2674336B2 JP 3053606 A JP3053606 A JP 3053606A JP 5360691 A JP5360691 A JP 5360691A JP 2674336 B2 JP2674336 B2 JP 2674336B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- wiring board
- integrated circuit
- solder
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路の製造方法
に関し、特にパワー用混成集積回路の製造方法に関す
る。
に関し、特にパワー用混成集積回路の製造方法に関す
る。
【０００２】
【従来の技術】従来のパワー用混成集積回路、特にパワ
ートランジスタを絶縁性基板に搭載した上でこれらを放
熱性基体に搭載した集積回路の製造方法は、先ず、図２
（ａ）に示すように、銅材表面に金メッキを施した金属
ディスク５の上に、 240℃程度の融点を有するシート状
半田片６を用いて 280℃〜 300℃に加熱したヒーター上
で半田片６を溶融させ、パワートランジスタ７を固着さ
せる。次に、図２（ｂ）に示すように、アルミナセラミ
ックス等によりなる絶縁性配線基板２の上部に形成され
たメタライズ層３に半田層４を形成しておき、この絶縁
性配線基板２に前工程でパワートランジスタ７を搭載し
た金属ディスク５を半田層４により溶融固着させる。そ
の後、図２（ｃ）に示すように、絶縁性配線基板２と放
熱性基体１を接着層８で接着させている。
ートランジスタを絶縁性基板に搭載した上でこれらを放
熱性基体に搭載した集積回路の製造方法は、先ず、図２
（ａ）に示すように、銅材表面に金メッキを施した金属
ディスク５の上に、 240℃程度の融点を有するシート状
半田片６を用いて 280℃〜 300℃に加熱したヒーター上
で半田片６を溶融させ、パワートランジスタ７を固着さ
せる。次に、図２（ｂ）に示すように、アルミナセラミ
ックス等によりなる絶縁性配線基板２の上部に形成され
たメタライズ層３に半田層４を形成しておき、この絶縁
性配線基板２に前工程でパワートランジスタ７を搭載し
た金属ディスク５を半田層４により溶融固着させる。そ
の後、図２（ｃ）に示すように、絶縁性配線基板２と放
熱性基体１を接着層８で接着させている。
【０００３】
【発明が解決しようとする課題】このような従来のパワ
ー用混成集積回路の製造方法は、半導体電力素子を搭載
するために、２回以上の半田溶融工程、即ち高温を加え
る工程を施しているため、半導体電力素子に対する熱履
歴が多くなり、混成集積回路の特性劣化が生じ易いとい
う問題がある。本発明の目的は、熱履歴を削減して特性
劣化を防止したパワー用混成集積回路の製造方法を提供
することにある。
ー用混成集積回路の製造方法は、半導体電力素子を搭載
するために、２回以上の半田溶融工程、即ち高温を加え
る工程を施しているため、半導体電力素子に対する熱履
歴が多くなり、混成集積回路の特性劣化が生じ易いとい
う問題がある。本発明の目的は、熱履歴を削減して特性
劣化を防止したパワー用混成集積回路の製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】本発明の製造方法は、放
熱性基体上に、予めその両面のメタライズ層に半田層が
形成された配線基板を載せ、その上に金属ディスクを載
せ、更にシート状半田片を介して半導体電力素子を重
ね、その上で還元雰囲気中で一回のリフロー処理により
前記半田を一括して溶融して放熱性基体、配線基板、金
属ディスク、半導体電力素子を固着する。
熱性基体上に、予めその両面のメタライズ層に半田層が
形成された配線基板を載せ、その上に金属ディスクを載
せ、更にシート状半田片を介して半導体電力素子を重
ね、その上で還元雰囲気中で一回のリフロー処理により
前記半田を一括して溶融して放熱性基体、配線基板、金
属ディスク、半導体電力素子を固着する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明方法で製造したパワー用混成集積回路
の断面図である。以下、製造工程に従って説明する。先
ず、絶縁性配線基板２の表裏に形成されたメタライズ層
３に予め半田層４，４を形成しておく。そして、放熱性
基体１上に前記絶縁性配線基板２を載せ、更にその上に
銅材で作られた金属ディスク５を載せ、この上にシート
状半田片６を介してパワートランジスタ７を載せる。こ
の状態で位置ずれを防止するための図外の治具をセット
して前記各部品の相互位置を固定関係とした上で、全体
を還元性雰囲気リフロー炉に通す。これにより、前記半
田層４，４とシート状半田片６が一括して溶融され、そ
の後固化したときに放熱性基体１、絶縁性配線基板２、
パワートランジスタ７を一体的に固定する。
る。図１は本発明方法で製造したパワー用混成集積回路
の断面図である。以下、製造工程に従って説明する。先
ず、絶縁性配線基板２の表裏に形成されたメタライズ層
３に予め半田層４，４を形成しておく。そして、放熱性
基体１上に前記絶縁性配線基板２を載せ、更にその上に
銅材で作られた金属ディスク５を載せ、この上にシート
状半田片６を介してパワートランジスタ７を載せる。こ
の状態で位置ずれを防止するための図外の治具をセット
して前記各部品の相互位置を固定関係とした上で、全体
を還元性雰囲気リフロー炉に通す。これにより、前記半
田層４，４とシート状半田片６が一括して溶融され、そ
の後固化したときに放熱性基体１、絶縁性配線基板２、
パワートランジスタ７を一体的に固定する。
【０００６】尚、前記実施例では、パワートランジスタ
の搭載例を示したが、複数の半導体電力素子を同時に搭
載することも可能であり、本方法によれば高機能を有す
る混成集積回路が実現できる。
の搭載例を示したが、複数の半導体電力素子を同時に搭
載することも可能であり、本方法によれば高機能を有す
る混成集積回路が実現できる。
【０００７】
【発明の効果】以上説明したように本発明は、放熱性基
体上に、予めその両面のメタライズ部に半田層が形成さ
れた配線基板と、金属ディスクと、シート状半田片を介
して半導体電力素子を順次重ね、その上で還元雰囲気中
で一回のリフロー処理により半田を一括して溶融してこ
れらを固着するので、半導体電力素子の熱履歴を１回に
抑えることができ、特性劣化を抑制したパワー用混成集
積回路を製造することが可能となる。また、配線基板の
両面に形成されたメタライズ層により前記した半田付け
構造の強度を保つことも可能となる。
体上に、予めその両面のメタライズ部に半田層が形成さ
れた配線基板と、金属ディスクと、シート状半田片を介
して半導体電力素子を順次重ね、その上で還元雰囲気中
で一回のリフロー処理により半田を一括して溶融してこ
れらを固着するので、半導体電力素子の熱履歴を１回に
抑えることができ、特性劣化を抑制したパワー用混成集
積回路を製造することが可能となる。また、配線基板の
両面に形成されたメタライズ層により前記した半田付け
構造の強度を保つことも可能となる。
【図１】本発明の製造方法により製造された集積回路の
断面図である。
断面図である。
【図２】（ａ）乃至（ｃ）は従来の製造方法を工程順に
示す断面図である。
示す断面図である。
１ 放熱性基体 ２ 絶縁性配線基板 ３ メタライズ層 ４，４ 半田層 ５ 金属ディスク ６ シート状半田 ７ パワートランジスタ（半導体電力素子）
Claims (1)
- 【請求項１】 少なくとも半導体電力素子が金属ディス
クを介して配線基板に搭載され、前記配線基板はその両
面に互いに絶縁されたメタライズ層を有し、前記配線基
板が放熱性基体に固着されてなるパワー用混成集積回路
の製造方法において、前記放熱性基体上に、予めその両
面のメタライズ層に半田層が形成された配線基板を載
せ、その上に前記金属ディスクを載せ、更にシート状半
田片を介して半導体電力素子を重ね、その上で還元雰囲
気中で一回のリフロー処理により前記半田を一括して溶
融し、前記放熱性基体、配線基板、金属ディスク、半導
体電力素子を固着することを特徴とするパワー用混成集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053606A JP2674336B2 (ja) | 1991-02-27 | 1991-02-27 | パワー用混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053606A JP2674336B2 (ja) | 1991-02-27 | 1991-02-27 | パワー用混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273155A JPH04273155A (ja) | 1992-09-29 |
| JP2674336B2 true JP2674336B2 (ja) | 1997-11-12 |
Family
ID=12947551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053606A Expired - Lifetime JP2674336B2 (ja) | 1991-02-27 | 1991-02-27 | パワー用混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674336B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2864992B2 (ja) * | 1994-07-28 | 1999-03-08 | 株式会社デンソー | 混成集積回路装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146349U (ja) * | 1984-03-07 | 1985-09-28 | 三菱電機株式会社 | 半導体装置の放熱板半田付け構造 |
-
1991
- 1991-02-27 JP JP3053606A patent/JP2674336B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273155A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159861B2 (ja) | プリント回路基板の放熱構造の製造方法 | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US8021920B2 (en) | Method for producing a metal-ceramic substrate for electric circuits on modules | |
| KR100957078B1 (ko) | 전기적으로 절연된 전력 장치 패키지 | |
| KR950000203B1 (ko) | 전력용 반도체 장치 | |
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| KR100957079B1 (ko) | 플라스틱 주조 패키지 및 직접 결합 기판을 갖는 전력 장치 | |
| JP2674336B2 (ja) | パワー用混成集積回路の製造方法 | |
| JP3284969B2 (ja) | 多層配線基板 | |
| JP2002343911A (ja) | 基 板 | |
| JP2004327711A (ja) | 半導体モジュール | |
| JPH0922970A (ja) | 電子部品 | |
| JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
| JPH0263146A (ja) | プリント板に装着する発熱部品の放熱構造 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH04158559A (ja) | 電子回路用基板 | |
| JPH05114665A (ja) | 放熱性基板 | |
| JPH10135405A (ja) | 配線基板モジュール | |
| JPS59227132A (ja) | 半導体装置 | |
| JPS6315430A (ja) | 半導体装置の製造方法 | |
| JP2568301Y2 (ja) | 配線基板へのｉｃチップ取付構造 | |
| WO2021239984A1 (en) | Method of assembling a semiconductor component | |
| JPH04196345A (ja) | 金属基板の構造 | |
| JPH06181395A (ja) | 放熱形プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |