CN1221157C - 混合集成电路装置的制造方法 - Google Patents

混合集成电路装置的制造方法 Download PDF

Info

Publication number
CN1221157C
CN1221157C CNB011371994A CN01137199A CN1221157C CN 1221157 C CN1221157 C CN 1221157C CN B011371994 A CNB011371994 A CN B011371994A CN 01137199 A CN01137199 A CN 01137199A CN 1221157 C CN1221157 C CN 1221157C
Authority
CN
China
Prior art keywords
mentioned
integrated circuit
manufacture method
substrate
conducting wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011371994A
Other languages
English (en)
Other versions
CN1351466A (zh
Inventor
酒井纪泰
坂本则明
前原荣寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000326300A external-priority patent/JP3869643B2/ja
Priority claimed from JP2000326295A external-priority patent/JP2002134901A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1351466A publication Critical patent/CN1351466A/zh
Application granted granted Critical
Publication of CN1221157C publication Critical patent/CN1221157C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

现有的混合集成电路装置的制造方法，由于从小型部件到大型部件安装的工序是依序排列的，所以存在增加工序天数的问题。本发明提供一种混合集成电路装置的制造方法以及用于该制造方法的制造系统，它在印刷焊料膏(3)后，一并安装用焊料膏固定的芯片部件(4)、凸部(7)和功率晶体管(11)，并在N2回流焊料熔化炉内一并熔化，从而实现了将现有的多道焊料熔化工序合而为一的简单流程。

Description

混合集成电路装置的制造方法
技术领域
本发明涉及混合集成电路装置的制造方法以及用于该制造方法的制造系统，特别是简化了工序的混合集成电路装置的制造方法及用于该制造方法的制造系统。
背景技术
参照图25～图34，对现有的混合集成电路装置的制造方法进行说明。
图25是工序流程图，它由批号印刷、焊料印刷、芯片安装、银膏压印、小信号晶体管焊接、凸部焊接、焊料熔化、银膏固化、细线键合、地线键合、功率晶体管焊接以及粗线键合各工序构成。从该流程明确可知，从小型部件到大型部件安装的工序是依序排列的。另外，因各工序用单一功能的制造装置进行，所以，以后将要说明，在各工序间设置了传送设备。
图26至图32示出了各工序的剖面图。另外，对不用图示也能明白的工序便省略了附图。
在批号印刷工序中，用油墨在混合集成电路基板(以下称基板)主面的背面印制制造管理用的批号。
其次，在如图26所示的焊料印刷工序中，准备由陶瓷或玻璃环氧树脂绝缘基板构成的基板1，或对金属基板的表面进行了绝缘处理的基板1，在该基板1的表面形成由所希望的图形的铜箔或导电涂料构成的导电线路2，在该导电线路2的设定的部分丝网印刷焊料膏3并有选择地附着焊料膏3。
进而，在如图27所示的芯片安装工序中，使用中速芯片安装机，将定型部件—芯片电容器、芯片电阻器等芯片部件4暂时粘接在焊料膏3上。
接着，在如图28所示的银膏压印工序中，用顶端沾有银膏5的压印针，将银膏5附着在将要安装小信号晶体管的导电线路2上。由于用有机溶剂使银膏变成了低黏度，为使有机溶剂不妨碍键合时的粘附，必须放置约7小时，使有机溶剂挥发。
接着，在如图29所示的小信号晶体管焊接工序中，用半导体用芯片安装机将小信号晶体管的芯片6安装在由上工序已附着的银膏5上。
接着，在如图30所示的凸部焊接工序中，采用异形部件用的多功能芯片安装机，将由预先把中功率(semi-power)晶体管8贴附在其上的金属片构成的凸部7，安装到在本工序中用配料器附着在设定的导电线路2上的银膏5上。
接着，在未图示的焊料熔化工序中，进行焊料膏3的熔化。即，将基板1配置在加热板上，在210℃加热2～3分钟，进行芯片部件4的粘附。
接着，在未图示的银膏固化工序中，将多个基板1放入固化炉内，在约150℃，在还原性气体的气氛中经4～5小时，以批量处理方式对银膏5进行固化。由于固化中产生的有机溶剂气体立即从炉内排出，因而能够防止附着到基板1上。
接着，对从固化炉内取出的基板1移到如图31所示的细线键合工序。在细线键合工序中，借助于超声键合机，用直径为约50μm的铝质键合细线9，将小信号晶体管6和贴附在凸部7上的中功率晶体管的基极和发射极与对应的导电线路2连接起来。
接着，未图示的地线键合工序是以金属基板用作基板1的场合所特有的工序，它是为了消除由导电线路2和基板1之间的绝缘膜引起的寄生电容，将导电线路2与露出的金属基板连接起来的工序。
接着，在如图32所示的功率晶体管焊接工序中，对在散热性能良好的散热器10上贴附有功率晶体管11的部件进行安装。预先将焊料膏印刷好并熔化了的焊料12附着到导电线路2上，在安装该部件时，在加热板上再度将焊料熔化，以使在无气泡产生的状态下施加超声波将部件贴附。
最后，在图33所示的粗线键合工序中，借助于超声键合机，用直径为约300μm的铝质键合粗线13，将功率晶体管11的基极和发射极与设定的导电线路2进行连接。另外，在本工序中，在必须交叉布线的导电线路2之间，形成了跨接线。
实现以上详述的现有混合集成电路装置的制造方法的制造流程示于图34。
具有所希望图形的导电线路2形成的基板1被置于储料盒M中在各工序传送。
最初，在供给批号印刷工序的基板的装料装置L上配置储料盒M，对印刷完毕的基板1，用卸料装置UL将基板放入储料盒M中。
其次，在焊料印刷工序中，将以置于储料盒中的形式，从前道工序传来的储料盒M放置在装料装置L上，逐片提供储料盒M内的基板1，对其进行焊料膏3的丝网印刷，而后逐片将其放入置于卸料装置UL上的储料盒M内。
进而，在芯片安装工序中，用两台芯片安装机进行芯片部件4的安装，以使工序的处理能力均衡。
同样地，以储料盒M的形式，用装料装置L、卸料装置UL依序进行银膏压印工序、常温下放置约7小时、小信号晶体管焊接工序、凸部焊接工序、焊料熔化工序、银膏固化工序、细线键合工序、地线键合工序、焊料印刷工序、功率晶体管焊接工序、粗线键合工序，以制成混合集成电路装置。只是在银膏固化工序中，由于要使用固化炉，所以要储备多个储料盒M，以批量处理的方式，收容固化炉中可以容纳数量的储料盒M进行处理。
图35示出了混合集成电路装置的俯视图。在基板1的上侧排列的是粘附外部引线的电极，导电线路2以所希望的图形由该电极延伸。标有电阻器或电容器的电路标记的是相应的芯片部件4。导电线路2上的大部分呈菱形的部件是小信号晶体管6，其上附有基极B和发射极E。2条键合细线9从该小信号晶体管6延伸出来，与导电线路2进行连接。凸部7上贴附有需要散热的中功率晶体管。4个并排在左下方的部件是在散热器10上贴附有功率晶体管11的部件。从功率晶体管11的基极B和发射极E引出的2条键合粗线13(图中也用粗线标记)与设定的导电线路2进行连接。交叉导电线路的跨接线J和地线A也用这样的键合粗线13形成。
在现有的混合集成电路装置的制造方法中，为了将从小型部件到大型部件安装的工序依序排列，所以利用装料装置L、卸料装置UL，以储料盒M的形式在各工序间依次传送的传送设备是必要的，因而存在因各工序的加工设备和传送设备而需要大的作业面积的问题。
另外，在芯片安装工序之后的焊料熔化工序和功率晶体管焊接工序这两道工序中为了将焊料熔化，要重复焊料膏印刷工序和焊料熔化工序，因而存在工序数增多，工序天数长的问题，以及因焊料熔化工序中导电线路表面氧化而导致键合引线的粘附强度不充分的问题。
发明内容
本发明就是鉴于上述诸问题而提出的，其特征在于：本发明的混合集成电路装置的制造方法，包括：从装料装置到卸料装置同为一条生产线，在从上述装料装置供给的混合集成电路基板的导电线路上，将导电性焊料附着在配置有使用上述导电性焊料粘附的多种异形部件的所有上述导电线路上的工序；在上述导电线路的上述导电性焊料上，连续安装上述异形部件的工序；将上述混合集成电路基板装载到设置于熔化炉内的加热部件上移动的传送带上，进而用红外灯从上方加热，并使N2气循环，将上述导电性焊料一并熔化，使上述异形部件粘附在上述导电线路上的工序；以及通过设置于熔化炉的最后面的冷却部件，将粘附有上述异形部件的上述混合集成电路基板进行骤冷之后，向卸料装置把上述混合集成电路基板搬出的工序。特别是在焊料膏印刷后，一并安装用焊料膏粘附的芯片部件、凸部和功率晶体管，并立即在焊料熔化炉内一并熔化，从而实现了将现有的多道工序一生产线化的简单流程。
另外，本发明的特征在于：它包含作为上述电路元件的芯片部件等定型电路元件和贴附在散热器上的功率晶体管等非定型电路元件，并将上述定型电路元件和非定型电路元件连续地安装到上述导电线路上，它不是排列现有的从小型部件到大型部件依序安装的工序，而是着眼于粘附电路元件的导电焊料，提供可企望工序天数缩短的混合集成电路装置的制造方法。
另外，本发明的特征在于：它包括在混合集成电路基板所希望的导电线路上附着导电性焊料的工序；在上述导电线路上一并安装至少用上述导电性焊料粘附的电路元件的工序；将上述混合集成电路基板装载到设置于熔化炉内的加热部件上移动的传送带上，进而用红外灯从上方加热，并使N2气循环，将上述导电性焊料一并熔化，使上述电路元件贴附在上述导电线路上的工序；以及在上述熔化炉的最后面设置冷却部件，将上述混合集成电路基板骤冷的工序。特别是在焊料膏印刷后，一并安装用焊料膏粘附的芯片部件、凸部和功率晶体管，并立即在焊料熔化炉内一并熔化，然后将混合集成电路基板骤冷，以防止导电线路表面氧化，从而实现了将现有的多道工序一生产线化的简单流程。
附图说明
图1是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图2是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图3是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图4是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图5是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图6是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图7是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图8是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图9是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图10是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图11是本发明第1实施例的混合集成电路装置的制造方法的说明图。
图12是在本发明第1实施例的混合集成电路装置的制造方法中使用的焊料熔化炉的说明图。
图13是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图14是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图15是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图16是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图17是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图18是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图19是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图20是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图21是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图22是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图23是本发明第2实施例的混合集成电路装置的制造方法的说明图。
图24是在本发明第2实施例的混合集成电路装置的制造方法中使用的焊料熔化炉的说明图。
图25是现有的混合集成电路装置的制造方法的说明图。
图26是现有的混合集成电路装置的制造方法的说明图。
图27是现有的混合集成电路装置的制造方法的说明图。
图28是现有的混合集成电路装置的制造方法的说明图。
图29是现有的混合集成电路装置的制造方法的说明图。
图30是现有的混合集成电路装置的制造方法的说明图。
图31是现有的混合集成电路装置的制造方法的说明图。
图32是现有的混合集成电路装置的制造方法的说明图。
图33是现有的混合集成电路装置的制造方法的说明图。
图34是现有的混合集成电路装置的制造方法的说明图。
图35是本发明及现有的混合集成电路装置的说明图。
具体实施方式
第1实施例
参照图1至图12对本发明的混合集成电路装置的制造方法进行说明。
图1是工序流程图，它由批号印刷、焊料印刷、芯片安装、多功能安装(凸部焊接、功率晶体管焊接)、焊料熔化、银膏压印/小信号晶体管焊接、银膏固化、细线键合、地线键合以及粗线键合各工序构成。从该流程明确可知，用焊料膏粘附的电路元件被集中到一起，从而实现了工序的简化。
在图2至图9中，示出了各工序的剖面图。另外，对没有图示也能明确的工序便省略了附图。与以往有相同结构的要素标以相同的符号。
在批号印刷工序中，用激光在混合集成电路基板(以下称基板)主面的背面印制制造管理用的批号。
其次，在如图2所示的焊料印刷工序中，准备由陶瓷或玻璃环氧树脂绝缘基板构成的基板1，或者对金属基板的表面进行了绝缘处理的基板1，在该基板1的表面形成由所希望的图形的铜箔或导电涂料构成的导电线路2，在该导电线路2的装载有芯片部件、凸部和功率晶体管的设定的部分，丝网印刷焊料膏3，并有选择地附着焊料膏3。本工序的特征是，在本工序中，对所有用焊料膏3粘附的电路元件都进行焊料膏3的印刷。
进而，在如图3所示的芯片安装工序中，使用中速芯片安装机，将定型部件—芯片电容器、芯片电阻器等芯片部件4暂时粘接在焊料膏3上。
接着，在如图4所示的多功能安装工序的前半部中，准备由预先把中功率晶体管8贴附在其上的金属片构成的凸部7，并用异形部件用多功能芯片安装机将其暂时粘结在设定的导电线路2上的焊料膏3上。
接着，在如图5所示的多功能安装工序的后半部中，准备在散热性能良好的散热器10上贴附功率晶体管11的部件，同样地，采用异形部件用的多功能芯片安装机将其暂时粘结在设定的导电线路2上的焊料膏3上。此时，焊料膏3呈非熔化状态。
接着，在如图6所示的焊料熔化工序中，使焊料膏3一并熔化。将芯片部件4、凸部7和散热器10粘附在导电线路2上。
本工序的特征是在N2回流焊料熔化炉内对焊料膏3进行加热熔化处理。该N2回流焊料熔化炉由装载有基板1以恒速移动的金属网传送带21、设置在该传送带21之下的加热部件22、为进行N2气回流在基板1的上表面交互配置的排气管23和吸气管24、以及从上面对基板1加热的红外灯25构成。用红外灯25和加热部件22从两面对基板1均匀而快速地加热，在对散热器10上贴附有功率晶体管11的部件可进行最佳贴附的回流条件下(常温下投入→约210℃下熔化4～5秒钟→100℃以下冷却)，经4～5分钟将焊料膏3一并加热熔化。另外，由于用靠近的排气管23和吸气管24按箭头所示方向进行N2气回流，所以无焊剂飞溅，无焊料球产生，还能防止铜箔等导电线路2表面氧化。本工序中使用的焊料熔化炉将参照图12在后面进行说明。
接着，在图7和图8所示的银膏压印/小信号晶体管焊接工序中，用顶端沾有银膏5的压印针，将银膏5附着在将要安装小信号晶体管的导电线路2上，再用半导体用芯片安装机将小信号晶体管的芯片6安装在已附着的银膏5上。
在本工序中，虽然用有机溶剂使银膏变成了低黏度，但由于在银膏固化工序之前无加热工序，所以无有机溶剂飞散之虞，无需像以前那样放置约7个小时，可以立即安装小信号晶体管的芯片6，送至下一工序。另外，由于此工序不对银膏5进行常温干燥，所以通过在半导体用芯片安装机内连续进行处理以实现处理的高速化。
接着，在未图示的银膏固化工序中，将多个基板1置于固化炉内，在约150℃在还原性气体的气氛中经过4～5小时，以批量处理的方式，使银膏5固化。由于固化中产生的有机溶剂作为气体立即从炉内排出，因而能够防止附着到基板1上。
接着，将从固化炉中取出的基板1移向如图9所示的细线键合工序。在细线键合工序中，借助于超声键合机，用直径约50μm的铝质键合细线9，将小信号晶体管6和贴附在凸部7上的中功率晶体管的基极和发射极与对应的导电线路2连接起来。
接着，未图示的地线键合工序是以金属基板作为基板1的场合所特有的工序，它是为了消除由导电线路2和基板1之间的绝缘膜引起的寄生电容，将导电线路2与露出的金属基板进行连接的工序。
最后，在图10所示的粗线键合工序中，借助于超声键合机，用直径约300μm的铝质键合粗线13，将功率晶体管11的基极和发射极与设定的导电线路2进行连接。另外，在本工序中，在必须交叉布线的导电线路2之间，形成了跨接线。
实现以上详述的本发明的混合集成电路装置的制造方法的制造流程示于图11。
具有所希望图形的导电线路2形成的基板1被置于储料盒M中，在各工序传送。
本发明的特征在于：将批号印刷工序、焊料印刷工序、芯片安装工序、多功能安装工序(凸部焊接、功率晶体管焊接)以及焊料熔化工序一生产线化。在这些工序中，基板1连续流动，不设置传送设备。
最初，在提供基板1的装料装置L上配置储料盒M，向批号印刷工序传送基板1。在该工序中，通过激光印刷在基板1的背面印制批号，等待来自下道工序的焊料印刷工序的传送信号。一旦传送信号到来，就向下一工序传送基板1，接着在下一片基板1上印制批号并等待。
其次，在焊料印刷工序中，基板1逐片从前道工序供给，进行焊料膏3的丝网印刷并等待。
进而，在芯片安装工序中，利用中速芯片安装机进行芯片部件4的安装并等待。其后，在多功能安装工序中，前半用异形部件用的多功能安装机进行凸部焊接，后半进行功率晶体管焊接，并立即送至焊料熔化工序，在N2回流焊料熔化炉内，对焊料膏3进行加热熔化处理。再逐片放入卸料装置UL的储料盒M中。
此后，利用装料装置L、卸料装置UL，通过储料盒M，依序进行银膏压印/小信号晶体管焊接工序、银膏固化工序、细线键合工序、地线键合工序、粗线键合工序，以制成混合集成电路装置。只是在银膏固化工序中，由于要使用固化炉，所以与以往相同，要储备多个储料盒M，收容固化炉中可以容纳的数量的储料盒M，以批量处理的方式进行处理。
在图12中，示出了本发明用的焊料熔化炉。
金属网传送带21呈无接头的结构，用马达驱动，在一个方向上恒速移动。由此，其设定的速度使得基板1经焊料熔化所需时间4～5分钟从炉内移出。
在该传送带21的下方，设置了加热部件22。在上方，设置了相隔设定间隔的红外灯25。用红外灯25和加热部件22从两面对基板1均匀而快速地加热，在对散热器10上贴附有功率晶体管11的部件可进行最佳贴附的回流条件下(常温下投入→约210℃下熔化4～5秒钟→100℃以下冷却)，经4～5分钟将焊料膏3一并加热熔化。
另外，在靠近传送带21的上方，设置了为进行N2气回流而交互配置的排气管23和吸气管24，即，在传送带21的上方，连续配置了5个存储了N2气的回流室26，利用设置在各回流室26的顶板上的风扇27，将N2气从排气管23排出。吸气管24与排气管23交互排列，在各吸气管24上设置风扇28，直接回收从排气管23排出的N2气，以此实现回流。
在上述本发明利用的焊料熔化炉中，在印刷焊料膏3后，立即将芯片部件4、凸部7和散热器10向导电线路2上粘附，其特征是在可使散热器10的焊料熔化的条件下实施流程。特别是，由于N2回流，使得无焊剂飞溅，无焊料球产生，还能防止铜箔等导电线路2表面氧化。另外，在本发明所用的焊料熔化炉中，与现有的N2回流装置相比，为营造防止铜箔等导电线路2表面氧化的氧浓度为500ppm以下的还原性气体气氛，N2的消耗量从500L/min减半到了使N2气得以循环的250L/min。
完成了的混合集成电路装置与图35所示的相同，但其制造流程比以往大幅度缩短。
第2实施例
参照图13至图24对本发明的混合集成电路装置的制造方法进行说明。
图13是工序流程图，它由批号印刷、焊料印刷、芯片安装、多功能安装(凸部焊接、功率晶体管焊接)、焊料熔化(骤冷)、银膏压印/小信号晶体管焊接、银膏固化、细线键合、地线键合以及粗线键合各工序构成。从该流程明确可知，将用焊料膏粘附的电路元件被集中到一起，从而实现了工序的简化。
在图14至图21中，示出了各工序的剖面图。另外，对没有图示也明确的工序便省略了附图。与以往有相同结构的要素标以相同的符号。
在批号印刷工序中，用激光在混合集成电路基板(以下称基板)主面的背面印制制造管理用的批号。
其次，在如图14所示的焊料印刷工序中，准备由陶瓷或玻璃环氧树脂绝缘基板构成的基板101，或者对金属基板的表面进行了绝缘处理的基板101，在该基板101的表面形成由所希望的图形的铜箔或导电性涂料构成的导电线路102，在该导电线路102的装载有芯片部件、凸部和功率晶体管的设定的部分，丝网印刷焊料膏103，并有选择地附着焊料膏103。本工序的特征是，在本工序中，对所有用焊料膏103粘附的电路元件都进行焊料膏103的印刷。
进而，在如图15所示的芯片安装工序中，使用中速芯片安装机，将定型部件—芯片电容器、芯片电阻器等芯片部件104暂时粘接在焊料膏103上。
接着，在如图16所示的多功能安装工序的前半部中，准备由预先把中功率晶体管108贴附在其上的金属片构成的凸部107，并用异形部件用多功能芯片安装机将其暂时粘结在设定的导电线路102上的焊料膏103上。
接着，在如图17所示的多功能安装工序的后半部中，准备在散热性能良好的散热器110上贴附功率晶体管111的部件，同样地，采用异形部件用的多功能芯片安装机将其暂时粘结在设定的导电线路102上的焊料膏103上。此时，焊料膏103呈非熔化状态。
接着，在如图18所示的焊料熔化工序中，使焊料膏103一并熔化。将芯片部件104、凸部107和散热器110粘附在导电线路102上。
本工序的特征是在N2回流焊料熔化炉内对焊料膏103进行加热熔化处理。该N2回流焊料熔化炉由装载有基板101以恒速移动的金属网传送带121，设置在该传送带121之下的加热部件122，为进行N2气回流在基板101的上表面交互配置的排气管123和吸气管124，以及从上面对基板101加热的红外灯125构成。用红外灯125和加热部件122从两面对基板101均匀而快速地加热，在对散热器110上贴附有功率晶体管111的部件可进行最佳贴附的回流条件下(常温下投入→约210℃下熔化4～5秒钟→100℃以下冷却)，经4～5分钟将焊料膏103一并加热熔化。另外，由于用靠近的排气管123和吸气管124按箭头所示方向进行N2气回流，所以无焊剂飞溅，无焊料球产生，还能防止铜箔等导电线路102表面氧化。本工序中使用的焊料熔化炉，将参照图24在后面进行说明。
接着，同样，如图18所示，在熔化炉的最后面与加热部件122相邻设置冷却部件130，对装载在该冷却部件130上移动的传送带121上的基板101进行骤冷。在本工序中，由于若将加热至约210℃的基板101直接移至熔化炉外，导电线路102的表面将被空气中的氧气氧化，为防止氧化，所以在N2气气氛中在短时间内将基板101骤冷至100℃以下。本工序中使用的冷却部件130，后面将参照图24与焊料熔化炉一起进行说明。
接着，在如图19和图20所示的银膏压印/小信号晶体管焊接工序中，用顶端沾有银膏105的压印针将银膏105附着在将要安装小信号晶体管的导电线路102上，再用半导体用的芯片安装机将小信号晶体管的芯片106安装在附着的银膏105上。
在本工序中，虽然用有机溶剂使银膏变成了低黏度，但由于在银膏固化工序之前无加热工序，所以无有机溶剂飞散之虞，无需像以往那样放置约7个小时，可以立即安装小信号晶体管的芯片106，送至下一工序。另外，由于此工序不对银膏105进行常温干燥，所以通过在半导体用的芯片安装机内连续进行处理，实现了处理的高速化。
接着，在未图示的银膏固化工序中，将多个基板101放入固化炉内，在约150℃在还原性气体的气氛中经过4～5小时，以批量处理方式使银膏105固化。由于固化中产生的有机溶剂气体立即从炉内排出，因而能够防止附着到基板101上。
接着，将从固化炉中取出的基板101移向图21所示的细线键合工序。在细线键合工序中，借助于超声键合机，用直径约50μm的铝质键合细线109，将小信号晶体管106和贴附在凸部107上的中功率晶体管的基极和发射极与对应的导电线路102连接起来。
接着，未图示的地线键合工序是以金属基板作为基板101的场合所特有的工序，它是为了消除由导电线路102和基板101之间的绝缘膜引起的寄生电容，将导电线路102与露出的金属基板连接起来的工序。
最后，在如图22所示的粗线键合工序中，借助于超声键合机，用直径约300μm的铝质键合粗线113，将功率晶体管111的基极和发射极与设定的导电线路102进行连接。另外，在本工序中，在必须交叉布线的导电线路102之间，形成了跨接线。
实现以上详述的本发明的混合集成电路装置的制造方法的制造流程示于图23。
具有所希望图形的导电线路102形成的基板101被置于储料盒M中，在各工序传送。
本发明的特征在于：将批号印刷工序、焊料印刷工序、芯片安装工序、多功能安装工序(凸部焊接、功率晶体管焊接)以及焊料熔化工序(含骤冷)一生产线化。在这些工序中，基板101连续流动，不设置传送设备。
最初，在提供基板101的装料装置L上配置储料盒M，向批号印刷工序传送基板101。在该工序中，通过激光印刷在基板101的背面印制批号，等待来自下道工序的焊料印刷工序的传送信号。一旦传送信号到来，就向下一工序传送基板101，并在下一片基板101上印制批号并等待。
其次，在焊料印刷工序中，基板101逐片从前道工序供给，进行焊料膏103的丝网印刷并等待。
进而，在芯片安装工序中，利用中速芯片安装机进行芯片部件104的安装并等待。其后，在多功能安装工序中，前半用异形部件用的多功能安装机进行凸部焊接，后半进行功率晶体管焊接，并立即送至焊料熔化工序，在N2回流焊料熔化炉内，对焊料膏103进行加热熔化处理，最后在100℃以下将基板101骤冷，再逐片放入卸料装置UL的储料盒M中。
此后，利用装料装置L、卸料装置UL，通过储料盒M，依序进行银膏压印/小信号晶体管焊接工序、银膏固化工序、细线键合工序、地线键合工序、粗线键合工序，制成混合集成电路装置。只是在银膏固化工序中，由于要用固化炉，所以与以往相同，要储备多个储料盒M，以批量处理的方式，收容固化炉中可以容纳的数量的储料盒M进行处理。
在图24(A)中，示出了本发明用的焊料熔化炉。
金属网传送带121呈无接头的结构，用马达驱动，在一个方向上恒速移动。由此，其设定的速度使得基板101经焊料熔化所需时间4～5分钟从炉内移出。
在该传送带121的下方，设置了加热部件122和冷却部件130。在加热部件122的上方，设置了相隔设定间隔的红外灯125。用红外灯125和加热部件122从两面对基板101均匀而快速地加热，在对散热器110上贴附有功率晶体管111的部件可进行最佳贴附的回流条件下(常温下投入→约210℃下熔化4～5秒钟)，将焊料膏103一并加热熔化，其后，在N2气气氛中，用循环着冷却水的冷却部件130将基板101一下子冷却至100℃以下。
另外，在靠近传送带121的加热部件122的上方，设置了为进行N2气回流，交互配置的排气管123和吸气管124，即，在传送带121的上方，连续配置了5个存储了N2气的回流室126，利用设置在各回流室126的顶板上的风扇127，将N2气从排气管123排出。吸气管124与排气管123交互排列，在各吸气管124上设置了风扇128，直接回收从排气管123排出的N2气，以此实现回流。
参照图24(B)，对焊料溶化炉内的温度分布和时间进行说明。首先，加热部件122由①②③④⑤5个部件组成，在由①至③上，在约120秒内将基板101从常温升至约170℃，在④上，在约180℃下维持60秒，在⑤上，加热至焊料熔化温度约210℃，在4～5秒内使焊料膏103一并熔化。接着，用作为本发明之特征的冷却部件130在约10～20秒内从约210℃骤冷至100℃以下，基板101从焊料熔化炉中移出时已被冷却到60℃以下，在防止导电线路102表面氧化的意义上是理想的。由于循环着冷却水，冷却部件130的热容量大，这样的骤冷是可能的。
在上述本发明所用的焊料熔化炉中，在印刷焊料膏103后，直接将芯片部件104、凸部107和散热器110向导电线路102上粘附，其特征是在可将散热器110的焊料熔化的条件下实施流程。特别是，由于N2回流，使得无焊剂飞溅，无焊料球产生，还能防止铜箔等导电线路102表面氧化。另外，本发明所用的焊料熔化炉与现有的N2回流装置相比，为营造防止铜箔等导电线路102表面氧化的氧浓度为500ppm以下的还原性气体气氛，N2的消耗量从500L/min减半到了使N2气得以循环的250L/min。
完成了的混合集成电路装置与图35所示的相同，但其制造流程比以往大为缩短。
依据本发明，第1，由于在焊料膏印刷后，一并安装用焊料膏固定的芯片部件、凸部和功率晶体管，并在焊料熔化炉内一并熔化，由此实现了将现有的多道工序一生产线化的简单流程，所以从批号印刷工序到焊料熔化工序，能够连续进行处理，能将处理天数缩短至0.5天。另外，从开始到银膏固化工序，也能在1天到1.5天内处理，能够从现有的4天缩短至其约1/3以下。
第2，由于从批号印刷工序到焊料熔化工序的一生产线化，所以不需要在各工序前后设置的装料装置L、卸料装置UL等传送设备，从而能大幅度减少设备面积，能够降低设备投资额。
第3，由于在N2回流焊料熔化炉内对焊料膏一并加热熔化处理，因而芯片部件、凸部和散热器的贴附可以同时进行，而且无焊剂飞溅，无焊料球产生，还能防止铜箔等导电线路表面氧化。
第4，由于在焊料熔化炉的加热部件邻近设置了冷却部件，在N2气气氛中将基板骤冷，所以能防止从焊料熔化炉中移出的基板的导电线路表面氧化。

Claims (8)

1.一种混合集成电路装置的制造方法，其特征在于，包括：
从装料装置到卸料装置同为一条生产线，在从上述装料装置供给的混合集成电路基板的导电线路上，将导电性焊料附着在配置有使用上述导电性焊料粘附的多种异形部件的所有上述导电线路上的工序；
在上述导电线路的上述导电性焊料上，连续安装上述异形部件的工序；将上述混合集成电路基板装载到设置于熔化炉内的加热部件上移动的传送带上，进而用红外灯从上方加热，并使N2气循环，将上述导电性焊料一并熔化，使上述异形部件粘附在上述导电线路上的工序；以及
通过设置于熔化炉的最后面的冷却部件，将粘附有上述异形部件的上述混合集成电路基板进行骤冷之后，向卸料装置把上述混合集成电路基板搬出的工序。
2.如权利要求1所述的混合集成电路装置的制造方法，其特征在于：
使用焊料膏作为上述导电性焊料。
3.如权利要求2所述的混合集成电路装置的制造方法，其特征在于：
用丝网印刷将上述焊料膏附着在上述导电线路上。
4.如权利要求1所述的混合集成电路装置的制造方法，其特征在于：
使N2气从排气管流入上述熔化炉内，用邻近的吸气管吸出N2气，使N2气在上述混合集成电路基板上循环，同时在上述导电性焊料上回流。
5.如权利要求2所述的混合集成电路装置的制造方法，其特征在于：
在上述熔化炉的上述加热部件邻近设置了冷却部件，将装载在上述传送带上并移动的上述混合集成电路基板从焊料的熔化温度骤冷至100℃以下，然后取出。
6.如权利要求1所述的混合集成电路装置的制造方法，其特征在于：
上述异形部件是芯片部件、粘附在凸部上的中功率晶体管以及粘附在散热器上的功率晶体管。
7.如权利要求1所述的混合集成电路装置的制造方法，其特征在于：
在将上述异形部件安装在上述导电线路上的工序中，使用处理多种异形部件的多功能安装机。
8.如权利要求1所述的混合集成电路装置的制造方法，其特征在于：
在上述装料装置及上述卸料装置中，配置有收纳上述混合集成电路基板的储料盒。
CNB011371994A 2000-10-26 2001-10-25 混合集成电路装置的制造方法 Expired - Fee Related CN1221157C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000326300A JP3869643B2 (ja) 2000-10-26 2000-10-26 混成集積回路装置の製造方法
JP326295/00 2000-10-26
JP326300/00 2000-10-26
JP2000326295A JP2002134901A (ja) 2000-10-26 2000-10-26 混成集積回路装置の製造方法
JP326300/2000 2000-10-26
JP326295/2000 2000-10-26

Publications (2)

Publication Number Publication Date
CN1351466A CN1351466A (zh) 2002-05-29
CN1221157C true CN1221157C (zh) 2005-09-28

Family

ID=26602787

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011371994A Expired - Fee Related CN1221157C (zh) 2000-10-26 2001-10-25 混合集成电路装置的制造方法

Country Status (2)

Country Link
KR (1) KR100676353B1 (zh)
CN (1) CN1221157C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812429B2 (ja) * 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
JP4714026B2 (ja) * 2006-01-10 2011-06-29 株式会社東芝 電子部品実装装置、電子部品実装方法及び電子部品装置
CN101969054B (zh) * 2010-08-20 2012-01-18 常州银河电器有限公司 一种半导体芯片的制备方法
CN202394017U (zh) * 2011-11-02 2012-08-22 深圳市华星光电技术有限公司 配向液干燥装置及玻璃基板传送设备
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01262069A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 基板の加熱装置及び加熱方法
JPH09283916A (ja) * 1996-04-09 1997-10-31 Omron Corp リフロー炉およびリフロー炉による半田付け方法
JP3709036B2 (ja) * 1997-01-30 2005-10-19 松下電器産業株式会社 弱耐熱性電子部品の実装方法
KR19990051019A (ko) * 1997-12-19 1999-07-05 왕중일 회로기판의 부품 탑재방법

Also Published As

Publication number Publication date
KR20020032298A (ko) 2002-05-03
KR100676353B1 (ko) 2007-01-31
CN1351466A (zh) 2002-05-29

Similar Documents

Publication Publication Date Title
CN1290389C (zh) 有内构电子元件的电路板及其制造方法
CN1080984C (zh) 屏板组合结构
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1291467C (zh) 电子器件的制造方法
CN1497711A (zh) 铝-陶瓷组合构件
CN1164155C (zh) 电子单元的焊接装置
CN1606143A (zh) 半导体元件的安装方法及半导体元件安装基板
CN1214545A (zh) 半导体封装及其制造方法
CN1906984A (zh) 印刷电路板、印刷电路组件和电子设备
CN1226746A (zh) 用于半导体衬底的多层焊料密封带及其工艺
CN1390088A (zh) 电力组件及其制造方法
CN1235274C (zh) 电子器件制造装置以及电子器件的制造方法
CN1943024A (zh) 布线基板及半导体装置
CN1101642C (zh) 制备电路装置的方法及设备
CN1206899C (zh) 电子元件焊接装置及方法、电路板、及电子元件安装装置
CN1235457C (zh) 电路基片及其制造方法和显示装置
CN1221157C (zh) 混合集成电路装置的制造方法
CN1393920A (zh) 识别装置、接合装置及电路装置的制造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1574319A (zh) 电路装置及其制造方法
CN1874654A (zh) 焊接方法、电子部件和部件调换方法
CN1240255C (zh) 电源模块和其制造方法
CN1297046C (zh) 半导体发光设备及其制造方法
CN1795567A (zh) 发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050928

Termination date: 20121025