JP2002134902A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2002134902A JP2002134902A JP2000326296A JP2000326296A JP2002134902A JP 2002134902 A JP2002134902 A JP 2002134902A JP 2000326296 A JP2000326296 A JP 2000326296A JP 2000326296 A JP2000326296 A JP 2000326296A JP 2002134902 A JP2002134902 A JP 2002134902A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- chip
- mounter
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、それぞれの部品が個々にマウントされ
ていたため、機種によってはスムーズに工程が流れない
問題があった。 【解決手段】 混成集積回路基板1の所望の導電路2に
少なくとも導電性ロウ材3で固着される回路素子4、
7、11を一括してマウント、一括溶融し固着する工程
とを具備し、特に、導電性ロウ材3を用いてチップマウ
ント工程を行うライン内に中速マウンターおよび多機能
マウンターを設置し各マウンターの設定時間内に作業を
終えるように、回路素子4、7、11を各マウンターに
分割してマウントを行うことで、チップマウント工程に
おける作業時間の偏りを調整し、スムーズなライン作業
をするものである。
Description
の製造方法に関し、特に複数工程を連続して作業する混
成集積回路装置の製造方法に関するものである。
13〜図23を参照して説明する。
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。
す。なお、図示しなくても明確な工程は図面を省略して
いる。
(以下基板という。)の反対主面に製造管理のためのロ
ット番号をインキで印刷する。
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板1あるいは金属基板の表面を絶縁処理した基板1
を準備し、この基板1の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路2が形成され、こ
の導電路2の所定の部分に半田クリーム3をスクリーン
印刷して選択的に半田クリーム3を付着する。
程では、中速のチップマウンタを用いて定型部品である
チップコンデンサやチップ抵抗等のチップ部品4を半田
クリーム3上に仮接着する。
ンプ工程で小信号トランジスタを搭載する導電路2上に
先端に銀ペースト5を付着したスタンプ針で銀ペースト
5を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約7時間放置して有機溶剤を蒸発させる必要があ
る。
スタソルダー工程では、前工程付着した銀ペースト5上
に小信号トランジスタのチップ6を半導体用チップマウ
ンタを用いて載置する。
工程では予めセミパワーのトランジスタ8を固着した金
属片よりなるバンプ7を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路2に本工程でディスペンサ
ーで付着した銀ペースト5上に載置する。
半田クリーム3の溶融を行う。すなわち、ホットプレー
ト上に基板1を配置し、210℃で約2〜3分間加熱を
してチップ部品4の固着を行う。
では、硬化炉内に多数の基板1を収納して、約150℃
で4〜5時間還元雰囲気中で銀ペースト5の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板1への付着は防止できる。
図19に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ6およびバンプ7に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路2とを約50μmの径のア
ルミニウムのボンディング細線9で超音波ボンダーによ
り接続する。
は基板1として金属基板を用いた場合の特有の工程であ
り、導電路2と基板1間の絶縁膜に起因する寄生容量を
除去するために導電路2と露出させた金属基板とを接続
するものである。
スタソルダー工程では、放熱性の良いヒートシンク10
上にパワートランジスタ11を固着したブロックの取り
付けを行う。導電路2上には予め半田クリームを印刷し
て溶融した半田12を付着しており、このブロック取り
付ける際にホットプレート上で再び半田12を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。
程では、パワートランジスタ11のベース電極およびエ
ミッタ電極と所定の導電路2との接続を約300μmの
径のアルミニウムのボンディング太線13で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路2間にはジャンパー線を形成する。
製造方法を実現する製造ラインを図22に示す。
板1はマガジンMに収納されて各工程を流れる。
するロード装置LにマガジンMを配置し、印刷が終了し
た基板1はアンロード装置ULで基板をマガジンMに収
納する。
ジンMに収納された形で運ばれてきたものをロード装置
Lにセットし、マガジンM内の基板1を1枚ずつ供給し
て半田クリーム3のスクリーン印刷を行い、アンロード
装置ULにセットしたマガジンMに1枚ずつ収納してい
く。
ップマウンタでチップ部品4の装着を行うことで、工程
の処理能力を平準化している。
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンMの形でロード装置L、アンロード装
置ULを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンMを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンMを収容して処理する。
す。基板1の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路2
が延在している。チップ部品4は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ6は導電路2上に大部分が菱形に見えるものが該当
し、ベース電極Bとエミッタ電極Eが付されている。こ
の小信号トランジスタ6からは2本のボンディング細線
9が伸びており、導電路2との接続を行っている。バン
プ7はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に4個並べられたブ
ロックがヒートシンク10上にパワートランジスタ11
を固着したブロックである。パワートランジスタ11の
ベース電極Bおよびエミッタ電極Eからは2本のボンデ
ィング太線13(図でも太く記載している。)が所定の
導電路2との接続を行っている。このボンディング太線
13では交差導電路のジャンパー線Jやアース線Aも形
成される。
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために、具体的に
は、上記したように、チップマウント工程、小信号トラ
ンジスタソルダー工程、バンプソルダー工程、パワート
ランジスタソルダー工程が別々の工程で処理されてい
た。そのため、機種によりマウントするチップ数が異な
り、チップ数によってはそれぞれの目標工程時間を越え
てしまう場合があり、そのためラインが渋滞し、ライン
工程がスムーズに機能しないという問題点があった。
の課題に鑑みて成され、混成集積回路基板の所望の導電
路に導電性ロウ材を付着する工程と、前記導電路上の前
記導電性ロウ材にチップ部品をチップマウンターを用い
て仮接着する工程と、前記導電路上の前記導電性ロウ材
に異形部品を多機能チップマウンターを用いて仮接着す
る工程と、前記導電性ロウ材を溶融炉内で一括して溶融
する工程とを具備し、前記チップ部品を前記チップマウ
ンターと前記多機能チップマウンターに分割してマウン
トすることを特徴とする。特に、半田ペーストで固着す
るチップ部品、バンプおよびパワートランジスタを半田
クリーム印刷後に一括してマウントすることで、従来の
複数工程を1ライン化したため、中速マウンターおよび
多機能マウンター2台でマウントするチップ数をバラン
スとるため、機種に関係なくスムーズなライン工程を実
現するものである。
プ部品等の定型回路素子とヒートシンクに固着されたパ
ワートランジスタ等の非定型回路素子を含み、前記定型
回路素子および非定型回路素子を連続して前記導電路上
にマウントすることに特徴を有し、従来の小型の部品か
ら順序よく大型の部品を取り付ける工程に並べるのでは
なく、回路素子を固着する導電性ロウ材に着目して工程
日数の短縮を図る混成集積回路装置の製造方法を提供す
るものである。
方法を図1から図12を参照して説明する。
刷、半田印刷、チップマウント、多機能マウンタ(バン
プソルダチップマウント、パワートランジスタソルダチ
ップマウント)、半田溶融、銀ペーストスタンプ、小信
号トランジスタソルダー、銀ペースト硬化、細線ボンダ
ー、アースボンダー、太線ボンダーの各工程から構成さ
れている。このフローから明確なように、半田ペースト
で固着する回路素子を一括してまとめたことで、工程の
シンプル化を実現している。
なお、図示しなくても明確な工程は図面を省略してい
る。従来と同一構成要素には同一符号を付した。
(以下基板という。)の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板1あるいは金属基板の表面を絶縁処理した基板1を準
備し、この基板1の表面に所望のパターンの銅箔あるい
は導電性塗料で形成された導電路2が形成され、この導
電路2のチップ部品、バンプおよびパワートランジスタ
を載置する所定の部分に半田クリーム3をスクリーン印
刷して選択的に半田クリーム3を付着する。本工程の特
徴は半田クリーム5で固着する回路素子はすべてこの工
程で半田クリーム5の印刷を行う点である。
では、中速のチップマウンタを用いて定型部品であるチ
ップコンデンサやチップ抵抗等のチップ部品4を半田ク
リーム3上に仮接着する。
工程の前半では、予めセミパワーのトランジスタ8を固
着した金属片よりなるバンプ7を準備し、異形部品用
(チップ部品にも使用できる。)の多機能チップマウン
タを用いて、所定の導電路2上の半田クリーム3に仮接
着する。この際に空き時間を利用してチップ部品4をマ
ウントする。
工程の後半では、放熱性の良いヒートシンク10上にパ
ワートランジスタ11を固着したブロックを準備し、同
様に異形部品用の多機能チップマウンタを用いて、所定
の導電路2上の半田クリーム3に仮接着する。この際、
半田クリーム3は溶融されない状態である。ここでも、
空き時間を利用してチップ部品4をマウントする。
は、半田クリーム3の一括溶融を行い、チップ部品4、
バンプ7およびヒートシンク10の導電路2への固着を
行う。
田クリーム3を加熱溶融処理されることが特徴である。
このN2リフロー半田溶融炉は基板1を載置して定速で
移動する金属メッシュのベルト21と、このベルト21
の下に設けたヒーターブロック22と、基板1の上面に
N2ガスのリフローを行う交互に配置した排出管23と
吸入管24と、上面から基板1を加熱する赤外線ランプ
25から構成されている。赤外線ランプ25とヒーター
ブロック22とで両面から基板1を均一に早く加熱し、
ヒートシンク10上にパワートランジスタ11を固着し
たブロックの最適な固着ができるリフロー条件下(投入
時常温→溶融時約210℃で4〜5秒間→冷却時100
℃以下)で4〜5分間で半田クリーム3を一括して加熱
溶融する。またN2ガスのリフローを矢印で示すように
近接した排出管23と吸入管24とで行うので、フラッ
クスの飛散も無く、半田ボールの発生も無く、銅箔等の
導電路2表面の酸化も防止できる。
プ工程で小信号トランジスタを搭載する導電路2上に先
端に銀ペースト5を付着したスタンプ針で銀ペースト5
を付着する。銀ペーストは有機溶剤で低粘度にしている
が、銀ペースト硬化工程まで加熱工程が無いので有機溶
剤が飛散する恐れはないので、従来のように約7時間放
置なしに直ちに次工程に送る。
タソルダー工程では、前工程付着した銀ペースト5上に
小信号トランジスタのチップ6を半導体用チップマウン
タを用いて載置する。
では、硬化炉内に多数の基板1を収納して、約150℃
で4〜5時間還元雰囲気中で銀ペースト5の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板1への付着は防止できる。
図9に示す如く細線ボンダー工程に移行する。細線ボン
ダー工程では小信号トランジスタ6およびバンプ7に固
着されたセミパワーのトランジスタのベースおよびエミ
ッタ電極と対応する導電路2とを約50μmの径のアル
ミニウムのボンディング細線9で超音波ボンダーにより
接続する。
は基板1として金属基板を用いた場合の特有の工程であ
り、導電路2と基板1間の絶縁膜に起因する寄生容量を
除去するために導電路2と露出させた金属基板とを接続
するものである。
程では、パワートランジスタ11のベース電極およびエ
ミッタ電極と所定の導電路2との接続を約300μmの
径のアルミニウムのボンディング太線13で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路2間にはジャンパー線を形成する。
の製造方法を実現する製造ラインを図11に示す。
板1はマガジンMに収納されて各工程を流れる。
田印刷工程、チップマウント工程、多機能マウンター工
程(バンプソルダチップマウント、パワートランジスタ
ソルダチップマウント)および半田溶融工程を1ライン
化したことにある。これらの工程では基板1は連続して
流れ、搬送設備は設けない。
マガジンMを配置し、ロット番号印刷工程へ基板1を送
る。この工程ではレーザー印刷により基板1の裏面にロ
ット番号を印刷して、次工程の半田印刷工程からの送り
信号待っている。送り信号が来ると次工程に基板1を送
り、次の基板1にロット番号を印刷して待機する。
ずつ基板1が供給されて半田クリーム3のスクリーン印
刷を行い待機する。
ップマウンタでチップ部品4の装着を行い待機する。そ
の後多機能マウンター工程では異形部品用の多機能チッ
プマウンタを用いて、前半でバンプソルダマウント、後
半でパワートランジスタソルダマウントを行い、直ちに
半田溶融工程に送られ、N2リフロー半田溶融炉内で半
田クリーム3を加熱溶融処理される。アンロード装置U
LのマガジンMに1枚ずつ収容される。
るチップ部品(チップコンデンサ、チップ抵抗)、バン
プおよびパワートランジスタをマウントする中速マウン
ターおよび多機能マウンターを1ライン内に設置するこ
とで、定型部品、異形部品に関係なく分割してチップ等
をマウントでき、スムーズに本工程を進めることができ
る。
ば、各マウンターでの作業時間が6秒に設定されている
場合がある。尚、この作業時間には搬送時間の3.5秒
が含まれ、また、中速チップマウンターではチップコン
デンサおよびチップ抵抗のみを1点あたり0.1秒でマ
ウントし、多機能マウンターではチップコンデンサおよ
びチップ抵抗を1点あたり0.3秒、バンプおよびパワ
ートランジスタを1点あたり0.6秒でマウントてい
る。そして、この場合、それぞれチップ部品数が異なる
A機種、B機種、C機種がある。A機種では、中速チッ
プマウンターでチップコンデンサおよびチップ抵抗を2
0点で作業時間が5.5秒、多機能マウンター1でバン
プトランジスタを4点で作業時間5.9秒、多機能マウ
ンター2でパワートランジスタを4点で作業時間5.9
秒のようにマウントすることで、各々のマウンターにお
いて作業設定時間6秒を満たす。そして、B機種、C機
種についても同様な工程が行われるが、B機種、C機種
のように、チップコンデンサおよびチップ抵抗のチップ
数が多いときに、多機能マウンターでバンプおよびパワ
ートランジスタと一緒にチップコンデンサおよびチップ
抵抗をマウントすることで、各々のマウンターにおける
作業時間6秒内に抑え、作業時間調節することで中速チ
ップマウンターと多機能マウンターを平均的に稼働させ
る工程を実現することに特徴である。
号トランジスタソルダー工程、銀ペースト硬化工程、細
線ボンダー工程、アースボンダー工程、太線ボンダー工
程と順次マガジンMの形でロード装置L、アンロード装
置ULを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
従来同様に多数のマガジンMを貯めて、バッチ処理で硬
化炉に収納可能な数のマガジンMを収容して処理する。
すものと同じであるが、その製造ラインは従来より大幅
に短縮されている。
で固着するチップ部品(チップコンデンサー、チップ抵
抗)、バンプおよびパワートランジスタを半田クリーム
印刷後に一括してマウントすることで、従来の複数工程
に分かれていた半田ペーストで固着工程を1ライン化し
たため、各マウンターにおける作業設定時間に着目した
チップマウント工程が実現でき、中速マウンターおよび
多機能マウンター2台で分割してバランス良くマウント
するため、機種に関係なく中速チップマウンターと多機
能マウンターを平均的に稼働させる工程を実現すること
ができる。
工程までを1ライン化するので、各工程の前後に設けた
ロード装置L、アンロード装置UL等の搬送設備が不要
となり、設備面積を大幅に削減でき、設備投資額を抑え
ることができる。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
する図である。
るチップマウント工程のマウント数とラインタクトとの
関係を表す特性図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
Claims (3)
- 【請求項1】 混成集積回路基板の所望の導電路に導電
性ロウ材を付着する工程と、 前記導電路上の前記導電性ロウ材にチップ部品をチップ
マウンターを用いて仮接着する工程と、 前記導電路上の前記導電性ロウ材に異形部品を多機能チ
ップマウンターを用いて仮接着する工程と、 前記導電性ロウ材を溶融炉内で一括して溶融する工程と
を具備し、前記チップ部品を前記チップマウンターと前
記多機能チップマウンターに分割してマウントすること
を特徴とする混成集積回路装置の製造方法。 - 【請求項2】 前記導電性ロウ材として半田ペーストを
用いることを特徴とする請求項1記載の混成集積回路装
置の製造方法。 - 【請求項3】 前記多機能チップマウンターではバンプ
とパワートランジスタ等の異形部品をマウントできるよ
うに複数ステージのマウンターで構成され、前記チップ
部品を複数ステージに分配することを特徴とする請求項
1記載の混成集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326296A JP2002134902A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326296A JP2002134902A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002134902A true JP2002134902A (ja) | 2002-05-10 |
Family
ID=18803510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326296A Pending JP2002134902A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002134902A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237561A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
2000
- 2000-10-26 JP JP2000326296A patent/JP2002134902A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237561A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101072654A (zh) | 回流期间焊料的超声波搅动 | |
JP3219793B2 (ja) | 基板にsmd構成要素を実装する方法 | |
JP2004172211A (ja) | パワーモジュール | |
EP0998175B1 (en) | Method for soldering Dpak-type electronic components to circuit boards | |
JP2002134682A (ja) | 混成集積回路装置の製造方法 | |
JP2002134902A (ja) | 混成集積回路装置の製造方法 | |
KR100676353B1 (ko) | 혼성 집적 회로 장치의 제조 방법 | |
JP2002134683A (ja) | 混成集積回路装置の製造方法 | |
JP2002134680A (ja) | 混成集積回路装置の製造方法 | |
JPH118474A (ja) | 多層基板の製造方法 | |
JP2002134687A (ja) | 混成集積回路装置の製造方法 | |
JP3869643B2 (ja) | 混成集積回路装置の製造方法 | |
JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
JP2002134901A (ja) | 混成集積回路装置の製造方法 | |
CN114980496A (zh) | 一种电路板组件、电子设备和电路板组件的加工方法 | |
TWI841202B (zh) | 基板之電子元件植入方法及裝置 | |
JPH08316619A (ja) | プリント配線板及びその製造方法 | |
JPH05259631A (ja) | プリント配線板の表面実装方法 | |
JP4909283B2 (ja) | 電子回路の製造方法 | |
JP2004241416A (ja) | 電子回路ユニットおよびその製造方法 | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
JP2002134893A (ja) | 混成集積回路装置の製造方法 | |
JPS5921093A (ja) | リ−ドレスチツプキヤリアの取付方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |