JP2004172211A - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP2004172211A JP2004172211A JP2002333683A JP2002333683A JP2004172211A JP 2004172211 A JP2004172211 A JP 2004172211A JP 2002333683 A JP2002333683 A JP 2002333683A JP 2002333683 A JP2002333683 A JP 2002333683A JP 2004172211 A JP2004172211 A JP 2004172211A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- control
- control circuit
- power module
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
【課題】製作が簡単で、作製精度がよく、インダクタンスの小さい小型のパワーモジュール構造を得る。
【解決手段】本発明パワーモジュールは、パワー半導体素子１と、ダイオード２と、絶縁回路基板４と、放熱ベース５と、制御ＩＣ３と、制御回路基板１０とからなり、制御回路基板の片面にパワー半導体素子とダイオードと制御ＩＣと制御端子とをバンプ実装し、制御回路基板上のパターン配線で接続したものである。
また、パワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなり、制御回路基板の両面にパワー半導体素子とダイオードと制御ＩＣとをバンプ実装した配線パターン１１間をスルーホール１３で接続したものである。
【選択図】 図１
【解決手段】本発明パワーモジュールは、パワー半導体素子１と、ダイオード２と、絶縁回路基板４と、放熱ベース５と、制御ＩＣ３と、制御回路基板１０とからなり、制御回路基板の片面にパワー半導体素子とダイオードと制御ＩＣと制御端子とをバンプ実装し、制御回路基板上のパターン配線で接続したものである。
また、パワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなり、制御回路基板の両面にパワー半導体素子とダイオードと制御ＩＣとをバンプ実装した配線パターン１１間をスルーホール１３で接続したものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、サーボアンプやインバータに用いられると共に、パワー変換回路を構成するパワーモジュールに関するものである。
【０００２】
【従来の技術】
従来のパワーモジュールにおいては、回路の組易さや実装し易さを目的とし、パワー半導体素子とダイオードを実装した絶縁回路基板と制御ＩＣを実装した制御回路基板を放熱ベース上にそれぞれ二次元的に並べて実装し、素子間の接続をアルミワイヤで配線していた。
図５は、このパワーモジュールを示すの側断面図である。図において、１はパワー半導体素子で、２はダイオードで、３は制御ＩＣで、４は絶縁回路基板で、５は放熱ベースで、６は制御端子、７は出力端子、１０は制御回路基板、２１はアルミワイヤである。以上の構成において、パワー半導体素子１とダイオード２と出力端子７は絶縁回路基板４にはんだ付け実装し、この絶縁回路基板４を放熱ベース５にはんだ付けした。さらに放熱ベース５には制御ＩＣ３を実装した制御回路基板１０を接着し、各素子間と制御端子６はそれぞれアルミワイヤ２１で電気的に接続しパワーモジュールを構成していた。
上記のようなパワーモジュールの構成において、制御端子６に外部装置から制御信号を送り制御ＩＣ３を駆動させる。制御ＩＣ３からの指令によりパワー半導体素子１とダイオード２をスイッチングさせインバータ動作を行い、出力端子７から負荷装置を運転することができる （例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−３２３６３０号公報（第１―２頁、第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のパワーモジュールにおいては、素子間の電気的接続をアルミワイヤで行っていたため、実装する素子数が多くなりアルミワイヤの配線本数が多くなると、配線の取り回しが複雑になり配線工数が増えるという問題があった。また、アルミワイヤ配線をやりやすくするために、素子配置が二次元に制約され、搭載素子数が多くなるとパワーモジュールの外形が大きくなるという問題があった。さらに素子間をつなぐアルミワイヤ配線は曲線形状となるために素子間を最短距離で繋ぐことができず、インダクタンスが大きくなる問題があった。
そこで、本発明の目的は、素子間配線を一括に行い、しかも素子間配線長を最短にすることにより、製作が簡単で、作製精度がよく、インダクタンスが小さく、かつ小型のパワーモジュール構造を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明はパワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなるパワーモジュールにおいて、前記制御回路基板の片面に前記パワー半導体素子と前記ダイオードと前記制御ＩＣと前記制御端子とをバンプ実装し、前記制御回路基板上のパターン配線で接続したものである。
請求項１記載の発明によれば、制御回路基板に配線パターンを設け、素子と配線間をバンプで接続するようにしているため、素子間配線が直線となり配線長を短くでき、しかもバンプ接続により一括に接続することができる。
請求項２記載の発明は、パワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなるパワーモジュールにおいて、前記制御回路基板の両面に前記パワー半導体素子と前記ダイオードと前記制御ＩＣとをバンプ実装した配線パターン間をスルーホールで接続したものである。
請求項２記載の発明によれば、制御回路基板の両面に実装した素子間の接続を制御回路基板に設けたスルーホールで配線することで素子間の配線長を３次元的に最短でつなぐことができる。この結果、素子間配線のインダクタンスを低減できる。また制御回路を３次元的に構成できるためパワーモジュールを小型化することができる。
請求項３記載の発明は、前記制御回路基板に制御端子と出力端子を実装し、前記制御回路基板を固定する取り付け台を設けたものである。
請求項３記載の発明によれば、制御回路基板に制御端子と出力端子と半導体素子を一括に実装することができる。さらに取り付け台で制御回路基板の３次元的な位置を正確に、しかも簡単に固定することができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施形態を図に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示すパワーモジュールの側断面図である。
制御回路基板１０は、厚さ１．６ｍｍの片面銅張ガラスエポキシ基板を使い、配線パターン１１を加工し、この配線パターン１１の電極部分にＳｎ−Ｐｂ系の低温はんだバンプ１２を形成した。先ずパワーモジュールの放熱ベース５にＡｌＮの絶縁回路基板４を実装し、その上にパワー半導体素子１とダイオード２と出力端子７をＳｎ−Ａｇ系の高温はんだ９ではんだ付けした。次に放熱ベース５にエポキシ樹脂製のスペーサ８を接着固定し、その上に制御ＩＣ３と制御端子６を接着固定した。このときパワー半導体素子１とダイオード２と制御ＩＣ３と制御端子６の上面はすべて同じ高さになるように調整して実装した。次にこれらパワー半導体素子１とダイオード２と制御ＩＣ３と制御端子６のそれぞれの電極部分とはんだバンプ１２を形成した制御回路基板１０のバンプ１２位置が一致するように制御回路基板１０を搭載し、全体を２５０℃で５分間加熱してはんだバンプ１２を溶融し、はんだ接合したパワーモジュールを製作した。
本実施形態によれば、本発明のパワーモジュールはパワー半導体素子１とダイオード２と絶縁回路基板４と放熱ベース５と制御ＩＣ３と制御回路基板１０からなるパワーモジュールにおいて、前記制御回路基板１０の片面に制御ＩＣ３とパワー半導体素子１とダイオード２と制御端子６をバンプ実装し、制御回路基板１０上のパターン配線１１で接続したことを特徴とするパワーモジュールにすることで、従来例のアルミワイヤ配線に比べ素子間配線を直線にでき配線長を短くすることができた。しかもバンプ接続により一括に配線することができた。
【０００７】
（第２の実施形態）
図２は、本発明の第２の実施形態を示すパワーモジュールの側断面図である。制御回路基板１０は、厚さ１．６ｍｍの両面銅張ガラスエポキシ基板を使い、配線パターン１１を両面に加工し、この配線パターン１１の電極部分にＳｎ−Ｐｂ系の低温はんだバンプ１２を形成した。さらに、両面の配線パターン１１間にφ１ｍｍのスルーホール１３を形成し電気的に接続した。先ず放熱ベース５に実装した絶縁回路基板４上にパワー半導体素子１とダイオード２と出力端子７をＳｎ−Ａｇ系の厚さ０．１ｍｍのシート状高温はんだ９ではんだ付けした。次に放熱ベース５にエポキシ樹脂製のスペーサ８を接着固定し、その上に制御端子６を接着固定した。このときパワー半導体素子１とダイオード２と制御端子６の上面はすべて同じ高さになるように調整して実装した。次にこれらパワー半導体素子１とダイオード２とと制御端子６の電極部分とはんだバンプ１２を形成した制御回路基板１０の下面のバンプ１２の位置が一致するように制御回路基板１０を搭載した。次に制御回路基板１０上面のバンプ１２と制御ＩＣ３の電極部分が一致するように制御ＩＣ３を制御回路基板１０の上面に搭載した。全体を２５０℃で５分間加熱してはんだバンプ１２を溶融し、はんだ接合したパワーモジュールを製作した。ただし、制御回路基板１０に使用した基板の材料はセラミックス製の絶縁回路基板でもよく、また基板は多層配線基板でもよく、さらに基板を薄くすればスルーホール配線を短くすることもできる。
本実施形態によれば、請求項１記載のパワーモジュールにおいて、制御回路基板の両面にパワー半導体素子とダイオードと制御ＩＣをバンプ実装し、両面をスルーホールで配線したことを特徴とするパワーモジュールにすることで、制御回路基板の両面に実装した素子間の接続を制御回路基板に設けたスルーホールで配線するため、従来例のアルミワイヤ配線に比べ素子間の配線長を３次元的に最短でつなげ、素子間配線のインダクタンスを低減できた。また制御回路を３次元的に構成することができたためパワーモジュール寸法を小型化することができた。
【０００８】
（第３の実施形態）
図３は、本発明の第３の実施形態を示すパワーモジュールの側断面図、図４はこのパワーモジュールの実装方法を示す工程図である。。
先ず制御基板実装工程を説明する。図４に示すパワーモジュールの制御回路基板１０は厚さ１．６ｍｍの両面銅張ガラスエポキシ基板を使い、配線パターン１１を両面に加工し、両面の配線パターン１１間にφ１ｍｍのスルーホール１３を形成し電気的に接続した。また、制御回路基板１０に出力端子固定穴１５を設けた。次にこの配線パターン１１の電極部分にＳｎ−Ａｇ系の高温はんだバンプ１２を形成し、パワー半導体素子１とダイオード２と制御ＩＣ３をマウントした。次に制御端子６と出力端子７の電極部にＳｎ−Ａｇ系の高温クリームはんだを塗布し、制御端子６を載せ、出力端子７は出力端子固定穴１５に挿入し固定した。この状態で制御回路基板１０を一括リフローによりはんだバンプ１２とはんだクリームを溶融させてはんだ付けした。このときパワー半導体素子１とダイオード２と出力端子７の下面はすべて同じ高さになるように調整して実装した。次に絶縁回路基板実装工程を説明する。真空炉中で放熱ベース５上に厚さ０．１ｍｍのシート状のＳｎ−Ａｇ系の高温はんだ９を敷き、その上に絶縁回路基板４を載せ真空炉中で３３０℃で５分間加熱しはんだ付けした。次に放熱ベース５の周囲に樹脂製の基板取り付け台１６を接着固定した。最後にこれらの組み立て工程を説明する。先ず真空炉中で絶縁回路基板４上に厚さ０．１ｍｍのＳｎ−Ｐｂ系のシート状の低温はんだ１４をパワー半導体素子用とダイオード用と出力端子用にそれぞれ大きさの異なるものを敷いた。その上に制御回路基板１０を基板取り付け台に合わせて乗せた。このときパワー半導体素子１とダイオード２と出力端子７の下面はシート状低温はんだ１４の位置と一致するように調整されている。その後全体を真空炉中で２５０℃で５分間加熱してシート状低温はんだ１４を溶融し、はんだ接合したパワーモジュールを製作した。
本実施形態によれば、請求項２記載の制御回路基板に制御端子と出力端子を実装し、制御回路基板を固定する取り付け台を設けたことを特徴とするパワーモジュールであるため、従来例のアルミワイヤ配線に比べ、制御回路基板に制御端子と出力端子と半導体素子を一括に実装できるため大幅に組立工数を削減することができる。しかも容易に３次元的に組み立てることができる。さらに取り付け台を設けることで制御回路基板の３次元的な位置を正確に、しかも簡単に固定することができる。
【０００９】
【発明の効果】
以上述べたように、本発明によればつぎの効果がある。
請求項１記載のパワーモジュールは、制御回路基板の片面にパワー半導体素子とダイオードと制御ＩＣと制御端子をバンプ実装し、制御回路基板上のパターン配線で接続したので、素子間配線が直線となり配線長を短くでき、しかもバンプ接続により一括に接続することができる。
請求項２記載のパワーモジュールは、制御回路基板の両面にパワー半導体素子とダイオードと制御ＩＣをバンプ実装した配線パターン間をスルーホールで接続したので、素子間の配線長を３次元的に最短でつなぐことができる。したがって、素子間配線のインダクタンスを低減でき、制御回路を３次元的に構成できるためパワーモジュールを小型化することができる。
請求項３記載のパワーモジュールは、制御回路基板に制御端子と出力端子を実装し、制御回路基板を固定する取り付け台を設けたので、制御回路基板に制御端子と出力端子と半導体素子を一括に実装することができる。さらに取り付け台で制御回路基板の３次元的な位置を正確に、しかも簡単に固定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すパワーモジュールの側断面図である。
【図２】本発明の第２の実施形態を示すパワーモジュールの側断面図である。
【図３】本発明の第３の実施形態を示すパワーモジュールの側断面図である。
【図４】本発明の第３の実施例の実装方法を示す工程図である。
【図５】従来のパワーモジュールを示す側断面図である。
【符号の説明】
１ パワー半導体素子
２ ダイオード
３ 制御ＩＣ
４ 絶縁回路基板
５ 放熱ベース
６ 制御端子
７ 出力端子
８ スペーサ
９ 高温はんだ
１０ 制御回路基板
１１ 配線パターン
１２ バンプ
１３ スルーホール
１４ 低温はんだ
１５ 出力端子固定穴
１６ 基板取り付け台
２１ アルミワイヤ
【発明の属する技術分野】
本発明は、サーボアンプやインバータに用いられると共に、パワー変換回路を構成するパワーモジュールに関するものである。
【０００２】
【従来の技術】
従来のパワーモジュールにおいては、回路の組易さや実装し易さを目的とし、パワー半導体素子とダイオードを実装した絶縁回路基板と制御ＩＣを実装した制御回路基板を放熱ベース上にそれぞれ二次元的に並べて実装し、素子間の接続をアルミワイヤで配線していた。
図５は、このパワーモジュールを示すの側断面図である。図において、１はパワー半導体素子で、２はダイオードで、３は制御ＩＣで、４は絶縁回路基板で、５は放熱ベースで、６は制御端子、７は出力端子、１０は制御回路基板、２１はアルミワイヤである。以上の構成において、パワー半導体素子１とダイオード２と出力端子７は絶縁回路基板４にはんだ付け実装し、この絶縁回路基板４を放熱ベース５にはんだ付けした。さらに放熱ベース５には制御ＩＣ３を実装した制御回路基板１０を接着し、各素子間と制御端子６はそれぞれアルミワイヤ２１で電気的に接続しパワーモジュールを構成していた。
上記のようなパワーモジュールの構成において、制御端子６に外部装置から制御信号を送り制御ＩＣ３を駆動させる。制御ＩＣ３からの指令によりパワー半導体素子１とダイオード２をスイッチングさせインバータ動作を行い、出力端子７から負荷装置を運転することができる （例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−３２３６３０号公報（第１―２頁、第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のパワーモジュールにおいては、素子間の電気的接続をアルミワイヤで行っていたため、実装する素子数が多くなりアルミワイヤの配線本数が多くなると、配線の取り回しが複雑になり配線工数が増えるという問題があった。また、アルミワイヤ配線をやりやすくするために、素子配置が二次元に制約され、搭載素子数が多くなるとパワーモジュールの外形が大きくなるという問題があった。さらに素子間をつなぐアルミワイヤ配線は曲線形状となるために素子間を最短距離で繋ぐことができず、インダクタンスが大きくなる問題があった。
そこで、本発明の目的は、素子間配線を一括に行い、しかも素子間配線長を最短にすることにより、製作が簡単で、作製精度がよく、インダクタンスが小さく、かつ小型のパワーモジュール構造を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明はパワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなるパワーモジュールにおいて、前記制御回路基板の片面に前記パワー半導体素子と前記ダイオードと前記制御ＩＣと前記制御端子とをバンプ実装し、前記制御回路基板上のパターン配線で接続したものである。
請求項１記載の発明によれば、制御回路基板に配線パターンを設け、素子と配線間をバンプで接続するようにしているため、素子間配線が直線となり配線長を短くでき、しかもバンプ接続により一括に接続することができる。
請求項２記載の発明は、パワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなるパワーモジュールにおいて、前記制御回路基板の両面に前記パワー半導体素子と前記ダイオードと前記制御ＩＣとをバンプ実装した配線パターン間をスルーホールで接続したものである。
請求項２記載の発明によれば、制御回路基板の両面に実装した素子間の接続を制御回路基板に設けたスルーホールで配線することで素子間の配線長を３次元的に最短でつなぐことができる。この結果、素子間配線のインダクタンスを低減できる。また制御回路を３次元的に構成できるためパワーモジュールを小型化することができる。
請求項３記載の発明は、前記制御回路基板に制御端子と出力端子を実装し、前記制御回路基板を固定する取り付け台を設けたものである。
請求項３記載の発明によれば、制御回路基板に制御端子と出力端子と半導体素子を一括に実装することができる。さらに取り付け台で制御回路基板の３次元的な位置を正確に、しかも簡単に固定することができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施形態を図に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示すパワーモジュールの側断面図である。
制御回路基板１０は、厚さ１．６ｍｍの片面銅張ガラスエポキシ基板を使い、配線パターン１１を加工し、この配線パターン１１の電極部分にＳｎ−Ｐｂ系の低温はんだバンプ１２を形成した。先ずパワーモジュールの放熱ベース５にＡｌＮの絶縁回路基板４を実装し、その上にパワー半導体素子１とダイオード２と出力端子７をＳｎ−Ａｇ系の高温はんだ９ではんだ付けした。次に放熱ベース５にエポキシ樹脂製のスペーサ８を接着固定し、その上に制御ＩＣ３と制御端子６を接着固定した。このときパワー半導体素子１とダイオード２と制御ＩＣ３と制御端子６の上面はすべて同じ高さになるように調整して実装した。次にこれらパワー半導体素子１とダイオード２と制御ＩＣ３と制御端子６のそれぞれの電極部分とはんだバンプ１２を形成した制御回路基板１０のバンプ１２位置が一致するように制御回路基板１０を搭載し、全体を２５０℃で５分間加熱してはんだバンプ１２を溶融し、はんだ接合したパワーモジュールを製作した。
本実施形態によれば、本発明のパワーモジュールはパワー半導体素子１とダイオード２と絶縁回路基板４と放熱ベース５と制御ＩＣ３と制御回路基板１０からなるパワーモジュールにおいて、前記制御回路基板１０の片面に制御ＩＣ３とパワー半導体素子１とダイオード２と制御端子６をバンプ実装し、制御回路基板１０上のパターン配線１１で接続したことを特徴とするパワーモジュールにすることで、従来例のアルミワイヤ配線に比べ素子間配線を直線にでき配線長を短くすることができた。しかもバンプ接続により一括に配線することができた。
【０００７】
（第２の実施形態）
図２は、本発明の第２の実施形態を示すパワーモジュールの側断面図である。制御回路基板１０は、厚さ１．６ｍｍの両面銅張ガラスエポキシ基板を使い、配線パターン１１を両面に加工し、この配線パターン１１の電極部分にＳｎ−Ｐｂ系の低温はんだバンプ１２を形成した。さらに、両面の配線パターン１１間にφ１ｍｍのスルーホール１３を形成し電気的に接続した。先ず放熱ベース５に実装した絶縁回路基板４上にパワー半導体素子１とダイオード２と出力端子７をＳｎ−Ａｇ系の厚さ０．１ｍｍのシート状高温はんだ９ではんだ付けした。次に放熱ベース５にエポキシ樹脂製のスペーサ８を接着固定し、その上に制御端子６を接着固定した。このときパワー半導体素子１とダイオード２と制御端子６の上面はすべて同じ高さになるように調整して実装した。次にこれらパワー半導体素子１とダイオード２とと制御端子６の電極部分とはんだバンプ１２を形成した制御回路基板１０の下面のバンプ１２の位置が一致するように制御回路基板１０を搭載した。次に制御回路基板１０上面のバンプ１２と制御ＩＣ３の電極部分が一致するように制御ＩＣ３を制御回路基板１０の上面に搭載した。全体を２５０℃で５分間加熱してはんだバンプ１２を溶融し、はんだ接合したパワーモジュールを製作した。ただし、制御回路基板１０に使用した基板の材料はセラミックス製の絶縁回路基板でもよく、また基板は多層配線基板でもよく、さらに基板を薄くすればスルーホール配線を短くすることもできる。
本実施形態によれば、請求項１記載のパワーモジュールにおいて、制御回路基板の両面にパワー半導体素子とダイオードと制御ＩＣをバンプ実装し、両面をスルーホールで配線したことを特徴とするパワーモジュールにすることで、制御回路基板の両面に実装した素子間の接続を制御回路基板に設けたスルーホールで配線するため、従来例のアルミワイヤ配線に比べ素子間の配線長を３次元的に最短でつなげ、素子間配線のインダクタンスを低減できた。また制御回路を３次元的に構成することができたためパワーモジュール寸法を小型化することができた。
【０００８】
（第３の実施形態）
図３は、本発明の第３の実施形態を示すパワーモジュールの側断面図、図４はこのパワーモジュールの実装方法を示す工程図である。。
先ず制御基板実装工程を説明する。図４に示すパワーモジュールの制御回路基板１０は厚さ１．６ｍｍの両面銅張ガラスエポキシ基板を使い、配線パターン１１を両面に加工し、両面の配線パターン１１間にφ１ｍｍのスルーホール１３を形成し電気的に接続した。また、制御回路基板１０に出力端子固定穴１５を設けた。次にこの配線パターン１１の電極部分にＳｎ−Ａｇ系の高温はんだバンプ１２を形成し、パワー半導体素子１とダイオード２と制御ＩＣ３をマウントした。次に制御端子６と出力端子７の電極部にＳｎ−Ａｇ系の高温クリームはんだを塗布し、制御端子６を載せ、出力端子７は出力端子固定穴１５に挿入し固定した。この状態で制御回路基板１０を一括リフローによりはんだバンプ１２とはんだクリームを溶融させてはんだ付けした。このときパワー半導体素子１とダイオード２と出力端子７の下面はすべて同じ高さになるように調整して実装した。次に絶縁回路基板実装工程を説明する。真空炉中で放熱ベース５上に厚さ０．１ｍｍのシート状のＳｎ−Ａｇ系の高温はんだ９を敷き、その上に絶縁回路基板４を載せ真空炉中で３３０℃で５分間加熱しはんだ付けした。次に放熱ベース５の周囲に樹脂製の基板取り付け台１６を接着固定した。最後にこれらの組み立て工程を説明する。先ず真空炉中で絶縁回路基板４上に厚さ０．１ｍｍのＳｎ−Ｐｂ系のシート状の低温はんだ１４をパワー半導体素子用とダイオード用と出力端子用にそれぞれ大きさの異なるものを敷いた。その上に制御回路基板１０を基板取り付け台に合わせて乗せた。このときパワー半導体素子１とダイオード２と出力端子７の下面はシート状低温はんだ１４の位置と一致するように調整されている。その後全体を真空炉中で２５０℃で５分間加熱してシート状低温はんだ１４を溶融し、はんだ接合したパワーモジュールを製作した。
本実施形態によれば、請求項２記載の制御回路基板に制御端子と出力端子を実装し、制御回路基板を固定する取り付け台を設けたことを特徴とするパワーモジュールであるため、従来例のアルミワイヤ配線に比べ、制御回路基板に制御端子と出力端子と半導体素子を一括に実装できるため大幅に組立工数を削減することができる。しかも容易に３次元的に組み立てることができる。さらに取り付け台を設けることで制御回路基板の３次元的な位置を正確に、しかも簡単に固定することができる。
【０００９】
【発明の効果】
以上述べたように、本発明によればつぎの効果がある。
請求項１記載のパワーモジュールは、制御回路基板の片面にパワー半導体素子とダイオードと制御ＩＣと制御端子をバンプ実装し、制御回路基板上のパターン配線で接続したので、素子間配線が直線となり配線長を短くでき、しかもバンプ接続により一括に接続することができる。
請求項２記載のパワーモジュールは、制御回路基板の両面にパワー半導体素子とダイオードと制御ＩＣをバンプ実装した配線パターン間をスルーホールで接続したので、素子間の配線長を３次元的に最短でつなぐことができる。したがって、素子間配線のインダクタンスを低減でき、制御回路を３次元的に構成できるためパワーモジュールを小型化することができる。
請求項３記載のパワーモジュールは、制御回路基板に制御端子と出力端子を実装し、制御回路基板を固定する取り付け台を設けたので、制御回路基板に制御端子と出力端子と半導体素子を一括に実装することができる。さらに取り付け台で制御回路基板の３次元的な位置を正確に、しかも簡単に固定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すパワーモジュールの側断面図である。
【図２】本発明の第２の実施形態を示すパワーモジュールの側断面図である。
【図３】本発明の第３の実施形態を示すパワーモジュールの側断面図である。
【図４】本発明の第３の実施例の実装方法を示す工程図である。
【図５】従来のパワーモジュールを示す側断面図である。
【符号の説明】
１ パワー半導体素子
２ ダイオード
３ 制御ＩＣ
４ 絶縁回路基板
５ 放熱ベース
６ 制御端子
７ 出力端子
８ スペーサ
９ 高温はんだ
１０ 制御回路基板
１１ 配線パターン
１２ バンプ
１３ スルーホール
１４ 低温はんだ
１５ 出力端子固定穴
１６ 基板取り付け台
２１ アルミワイヤ
Claims (3)
- パワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなるパワーモジュールにおいて、
前記制御回路基板の片面に前記パワー半導体素子と前記ダイオードと前記制御ＩＣと前記制御端子とをバンプ実装し、前記制御回路基板上のパターン配線で接続したことを特徴とするパワーモジュール。 - パワー半導体素子と、ダイオードと、絶縁回路基板と、放熱ベースと、制御ＩＣと、制御回路基板とからなるパワーモジュールにおいて、
前記制御回路基板の両面に前記パワー半導体素子と前記ダイオードと前記制御ＩＣとをバンプ実装した配線パターン間をスルーホールで接続したことを特徴とするパワーモジュール。 - 前記制御回路基板に制御端子と出力端子を実装し、前記制御回路基板を固定する取り付け台を設けたことを特徴とする請求項２記載のパワーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333683A JP2004172211A (ja) | 2002-11-18 | 2002-11-18 | パワーモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333683A JP2004172211A (ja) | 2002-11-18 | 2002-11-18 | パワーモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004172211A true JP2004172211A (ja) | 2004-06-17 |
Family
ID=32698330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333683A Pending JP2004172211A (ja) | 2002-11-18 | 2002-11-18 | パワーモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004172211A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504706A (ja) * | 2004-06-30 | 2008-02-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子的回路ユニット |
| JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| US7589412B2 (en) | 2006-03-03 | 2009-09-15 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2012157373A1 (ja) * | 2011-05-16 | 2012-11-22 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
| JP2013021371A (ja) * | 2012-10-29 | 2013-01-31 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| JP2013140870A (ja) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2013118415A1 (ja) * | 2012-02-09 | 2013-08-15 | 富士電機株式会社 | 半導体装置 |
| JP2013206942A (ja) * | 2012-03-27 | 2013-10-07 | Sharp Corp | 半導体装置 |
| JP2013222905A (ja) * | 2012-04-18 | 2013-10-28 | Sharp Corp | 半導体装置および電子機器 |
| JP2014027324A (ja) * | 2013-11-08 | 2014-02-06 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| JP2014053575A (ja) * | 2012-09-10 | 2014-03-20 | Ngk Insulators Ltd | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板の製造方法 |
| US8810014B2 (en) | 2012-10-30 | 2014-08-19 | Samsung Electro-Mechanics, Co., Ltd. | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame |
| JP2014199955A (ja) * | 2014-07-28 | 2014-10-23 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP2016009819A (ja) * | 2014-06-26 | 2016-01-18 | 三菱電機株式会社 | パワー半導体モジュールおよびその製造方法 |
| JP2017228694A (ja) * | 2016-06-23 | 2017-12-28 | 三菱電機株式会社 | 半導体装置 |
| JP2017228683A (ja) * | 2016-06-23 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| US11477889B2 (en) | 2018-06-28 | 2022-10-18 | Black & Decker Inc. | Electronic switch module with an integrated flyback diode |
-
2002
- 2002-11-18 JP JP2002333683A patent/JP2004172211A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4728330B2 (ja) * | 2004-06-30 | 2011-07-20 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子的回路ユニット |
| JP2008504706A (ja) * | 2004-06-30 | 2008-02-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子的回路ユニット |
| US7589412B2 (en) | 2006-03-03 | 2009-09-15 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| JPWO2012157373A1 (ja) * | 2011-05-16 | 2014-07-31 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
| WO2012157373A1 (ja) * | 2011-05-16 | 2012-11-22 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
| JP6114691B2 (ja) * | 2011-05-16 | 2017-04-12 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
| US8958215B2 (en) | 2011-05-16 | 2015-02-17 | Ngk Insulators, Ltd. | Circuit board for peripheral circuits of high-capacity modules, and a high-capacity module including a peripheral circuit using the circuit board |
| JP2013140870A (ja) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2013118415A1 (ja) * | 2012-02-09 | 2013-08-15 | 富士電機株式会社 | 半導体装置 |
| US9305910B2 (en) | 2012-02-09 | 2016-04-05 | Fuji Electric Co., Ltd. | Semiconductor device |
| US9059009B2 (en) | 2012-02-09 | 2015-06-16 | Fuji Electric Co., Ltd. | Semiconductor device |
| JPWO2013118415A1 (ja) * | 2012-02-09 | 2015-05-11 | 富士電機株式会社 | 半導体装置 |
| JP2013206942A (ja) * | 2012-03-27 | 2013-10-07 | Sharp Corp | 半導体装置 |
| JP2013222905A (ja) * | 2012-04-18 | 2013-10-28 | Sharp Corp | 半導体装置および電子機器 |
| JP2014053575A (ja) * | 2012-09-10 | 2014-03-20 | Ngk Insulators Ltd | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板の製造方法 |
| JP2013021371A (ja) * | 2012-10-29 | 2013-01-31 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| US8810014B2 (en) | 2012-10-30 | 2014-08-19 | Samsung Electro-Mechanics, Co., Ltd. | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame |
| JP2014027324A (ja) * | 2013-11-08 | 2014-02-06 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| JP2016009819A (ja) * | 2014-06-26 | 2016-01-18 | 三菱電機株式会社 | パワー半導体モジュールおよびその製造方法 |
| JP2014199955A (ja) * | 2014-07-28 | 2014-10-23 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP2017228694A (ja) * | 2016-06-23 | 2017-12-28 | 三菱電機株式会社 | 半導体装置 |
| JP2017228683A (ja) * | 2016-06-23 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| US11477889B2 (en) | 2018-06-28 | 2022-10-18 | Black & Decker Inc. | Electronic switch module with an integrated flyback diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004172211A (ja) | パワーモジュール | |
| JP4438489B2 (ja) | 半導体装置 | |
| US4970577A (en) | Semiconductor chip module | |
| JP2002217363A (ja) | 電力制御系電子回路装置及びその製造方法 | |
| JP3448159B2 (ja) | 電力用半導体装置 | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| WO2019064775A1 (ja) | 半導体装置およびその製造方法 | |
| JP2010537397A (ja) | 電気的回路装置及び電気的回路装置の製造方法 | |
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JPH11163045A (ja) | 半導体装置及びその製造方法 | |
| JP2007067231A (ja) | 熱電モジュール | |
| JP4110513B2 (ja) | 半導体パワーモジュールの製造方法 | |
| JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008017540A (ja) | 超小型電力変換装置 | |
| JP6496622B2 (ja) | セラミックス配線基板及び電子部品収納用パッケージ | |
| JP2002353525A (ja) | 熱電変換装置及びその製造方法 | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| JPH05275822A (ja) | 電子回路の実装装置 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPH11214820A (ja) | Ｌｃｃの実装構造 | |
| JP2006303086A (ja) | 半導体装置 | |
| JPH05121845A (ja) | セラミツク回路基板 | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 | |
| JP2011066117A (ja) | 回路モジュールおよび回路モジュールの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080618 |