JP2014053575A - 大容量モジュールの周辺回路用の回路基板、及び当該回路基板の製造方法 - Google Patents

Abstract

【課題】例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板において、導体パターンと基材との同時焼成時に、例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制する。
【解決手段】例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板の基材中に、大電流が流れることが想定される内層電極の他に、当該内層電極とは接触していないダミー内層電極を別途埋設し、且つ当該回路基板の製造工程における導体パターンと基材との同時焼成時に当該ダミー内層電極が基材よりも内層電極に近い収縮挙動を呈するように、当該ダミー内層電極の材料を選択する。
【選択図】 図１

Description

本発明は、大容量モジュールの周辺回路用の回路基板に関する。より詳細には、本発明は、例えば、ハイブリッドカー及び電気自動車において使用されるインバータ等のパワーモジュールを始めとする大容量モジュールにおいて、パワー半導体素子を含む回路と積層される周辺回路用の回路基板に関する。更に、本発明は、当該回路基板の製造方法にも関する。

従来、インバータ等のパワーモジュールを始めとする大容量（大電力）モジュールにおいては、例えば、スイッチング素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等）等のパワー半導体素子を含む回路（以降、「パワー回路」とも称する）と例えばかかるパワー半導体素子を制御するドライブ回路等の周辺回路とが平面的に配置されること、及びこれらの回路を接続するための配線（ワイヤ）を配置するための面積が必要であることが、大容量モジュールの小型軽量化を妨げる要因となってきた。

尚、本明細書において、大容量モジュールとは、２００Ｖ以上の電圧又は１０Ａ以上の大電力を扱うモジュールを指す。かかる大容量モジュールの具体例としては、例えば所謂「パワーモジュール」等を挙げることができる。

また、上記のような大容量モジュールを構成する各種回路を接続するワイヤの引き回しにより配線長が長くなり、モジュール全体としての損失が大きく、ワイヤの等価インダクタンスに起因してスイッチング時に発生するサージ電圧が大きくなる等の懸念点が認められていた。過大なサージ電圧は、例えば、ドライブ回路の半導体素子等を損傷させる虞がある。

ところで、近年では、例えば、ハイブリッドカー及び電気自動車の普及等に伴い、インバータ等のパワーモジュールを始めとする大容量（大電力）モジュールにおいても、例えば、小型軽量化、低サージ化（サージ抑制）、及び高効率化（低損失化）等の更なる性能向上が求められるようになってきている。

そこで、上記のような大容量モジュールを構成する各種回路の基板を積層して大容量モジュールの小型軽量化を図ると共に、大容量モジュールを構成する各種回路基板間の接続形態を改良して低サージ化及び低損失化を図る試みが提案されている（例えば、特許文献１乃至特許文献３を参照）。

上記のように大容量モジュールを構成する各種回路基板を積層して当該モジュールを小型軽量化する場合、配線（ワイヤ）による接続（ワイヤボンド）の代わりに、配線基板の表面に設けられた表面電極にパワー半導体素子の端子を直接接続する方法が知られている（例えば、特許文献１及び非特許文献１を参照）。

かかる配線基板の表面に設けられた表面電極及び内部に埋設された内層電極には大電流が流れることが想定される。従って、これらの電極を含んでなる導体パターンにおいては、少なくとも大電流が流れる部分が大電流を流すのに十分な断面積を有することが望ましい。これにより、かかる基板を使用する電子回路を含むモジュール全体としての損失を小さくすることができる。

しかしながら、上記のような配線基板における表面電極及び内層電極は、例えば、パワー半導体素子が配設されたパワー回路基板と当該配線基板とを積層する際にパワー半導体素子と対向する当該配線基板の主面上の領域及び当該領域に対応する基板内部の領域等に配置され、その他の領域には上記のような大きい断面積を有する導体パターン（を構成する表面電極及び内層電極）は配設されないことが一般的である。即ち、かかる配線基板においては、大電流を流すのに十分な断面積を有する表面電極及び内層電極が、パワー半導体素子と対向する領域近傍に局在化する傾向がある。

ところで、一般に、パワー半導体素子は作動時に大きな発熱を伴うものが多い。更に、例えば、損失改善策として、従来使用されてきたシリコン（Ｓｉ）ウェーハに代えて、シリコンカーバイド（ＳｉＣ）ウェーハ及び／又は窒化ガリウム（ＧａＮ）ウェーハを使用するパワー半導体素子（例えば、ＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＨＥＭＴ等）は、従来のＳｉウェーハを使用するパワー半導体素子と比較して、より高い温度での作動が可能であるという特徴を有している。これにより、従来のＳｉウェーハを使用するパワー半導体素子においては必須であった冷却機構（例えば、ヒートシンク、水冷機構等）を大幅に簡略化することができる。その結果、これらの新しいタイプのウェーハを使用することにより、パワーモジュールの小型軽量化を図ることもできる。しかしながら、これらの新しいタイプのウェーハの使用に伴うパワーモジュールの作動温度の上昇により、パワー半導体素子周辺の温度は約１５０℃を超える高温に達する場合がある。

従って、上記のように大容量モジュールにおいて、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板の基材として樹脂を採用した場合、上記のようなパワー半導体素子の作動に伴うパワー半導体素子からの発熱に起因する温度上昇が発生した際に、例えば、パワー半導体素子と基板との間に熱歪みが生じ、この熱歪みに起因する応力により、パワー半導体素子と基板との接合部に応力がかかり、その結果、当該接合部近傍のパワー半導体素子、基板、及び当該接合部において、例えば、亀裂、断線等が発生する等の問題が生ずる虞がある。

即ち、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板の基材としては、当該モジュールの信頼性を確保する観点から、より耐熱性の高い材料を選択することが望ましい。かかる観点から、当該技術分野においては、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板の基材として、主としてセラミックを含んでなる誘電体層を採用することが提案されている。かかる主としてセラミックを含んでなる誘電体層を基材として採用する基板（以降、単に「セラミック基板」と称する場合がある）においては、セラミックが樹脂と比較して高い耐熱性及び小さい熱膨張係数を有することから、樹脂を基材として採用する基板（以降、単に「樹脂基板」と称する場合がある）と比較して、より高い信頼性が達成され得る。

しかしながら、前述のように、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板における表面電極及び内層電極は、例えば、パワー回路基板と当該周辺回路基板とを積層する際にパワー半導体素子と対向する当該周辺回路基板の主面上の特定の領域及び当該特定の領域に対応する基板内部の領域に配置され、その他の領域には上記のような大きい断面積を有する導体パターン（を構成する表面電極及び内層電極）は配設されないことが一般的である。即ち、かかる周辺回路基板においては、大電流を流すのに十分な断面積を有する表面電極及び内層電極が、パワー半導体素子と対向する特定の領域近傍に局在化する傾向がある。

ところで、セラミック基板は、主としてセラミックを含んでなる誘電体層からなる基材の内部及び／又は表面に内層電極及び／又は表面電極となる導体パターンが埋設及び／又は配設された状態で、これらの基材及び導体パターンを一緒に焼成する所謂「同時焼成」によって製造することができる。一方、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板においては、上述のように、大電流を流すのに十分な断面積を有する表面電極及び／又は内層電極が、パワー半導体素子と対向する特定の領域近傍に局在化する傾向がある。加えて、これらの電極を含んでなる導体パターンは、主としてセラミックを含んでなる基材とは異なる収縮挙動を焼成時に呈する。

上記の結果として、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板においては、大電流を流すのに十分な断面積を有する導体パターンが偏在しているために、導体パターンと基材との同時焼成時に、例えば基板の変形、平面性の悪化、反り等の問題を生ずる虞がある。

従って、当該技術分野においては、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板において、導体パターンと基材との同時焼成時に、例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制することができる新たな技術が要求されている。

特開２００６−３０３００６号公報 特許第３４１０６９６号公報 特開２０１１−２３６５４号公報

郎 豊群、林 祐輔、仲川 博、青柳 昌宏、大橋 弘通、「アルミ電極を有するＳｉＣパワー素子の三次元実装技術」、第１８回マイクロエレクトロニクスシンポジウム、２００８年９月、ｐ．２１９−２２２

前述のように、当該技術分野においては、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板において、導体パターンと基材との同時焼成時に、例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制することができる新たな技術が要求されている。

本発明は、かかる要求に応えるために為されたものである。より具体的には、本発明は、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板において、導体パターンと基材との同時焼成時に、例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制することを１つの目的とする。

上記目的は、
パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、且つ、主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなる、大容量モジュールの周辺回路用の回路基板であって、
前記内層電極及び前記第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であり、
前記回路基板が、前記第１導体パターンとは接触しておらず且つ前記基材の内部に埋設されたダミー内層電極を更に含んでなり、
前記ダミー内層電極の少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であり、
前記基材、前記第１表面電極及び前記内層電極、並びに前記ダミー内層電極を含んでなる前記回路基板の焼成条件における前記ダミー内層電極を構成する材料の収縮挙動が、同じ焼成条件における前記基材を構成する材料の収縮挙動より、同じ焼成条件における前記内層電極を構成する材料の収縮挙動に近い、
大容量モジュールの周辺回路用の回路基板によって達成される。

前述のように、本発明に係る大容量モジュールの周辺回路用の回路基板は、例えばインバータ等のパワーモジュールを始めとする大容量モジュール等の小型軽量化、低サージ化、低損失化等を目的として、パワー半導体素子を含む（第１）電子回路（例えば、パワー回路）と積層して使用される（第２）電子回路（例えば、ドライブ回路等の周辺回路）において用いられる。

本発明に係る基板においては、上述のように、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板の基材中に、大電流が流れることが想定される内層電極の他に、当該内層電極とは接触していないダミー内層電極を別途埋設し、且つ当該回路基板の製造工程における導体パターンと基材との同時焼成時に当該ダミー内層電極が基材よりも内層電極に近い収縮挙動を呈するように当該ダミー内層電極の材料を選択することにより、同時焼成時における、例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制することができる。

本発明の１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 本発明のもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 パワー半導体素子からダミー内層電極に伝導された熱を、ビア状ダミー導体を介して放熱手段に伝える構成を有する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 パワー半導体素子からダミー内層電極に伝導された熱を、ビア状ダミー導体を介して放熱手段に伝える構成を有する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成のもう１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 パワー半導体素子からダミー内層電極に伝導された熱を、ビア状ダミー導体を介して放熱手段に伝える構成を有する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の更にもう１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 パワー半導体素子からダミー内層電極に伝導された熱を、ダミー内層電極を構成する層状ダミー導体を介して放熱手段に伝える構成を有する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。 パワー半導体素子からダミー内層電極に伝導された熱を、第２回路基板の端面におけるダミー内層電極の露出面を介して外部に放出する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。

前述のように、本発明は、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板において、導体パターンと基材との同時焼成時に、例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制することを１つの目的とする。

本発明者は、上記目的を達成すべく鋭意研究の結果、例えば、パワー回路上へのドライブ回路等の周辺回路の積層により小型軽量化、低サージ化、及び低損失化を図ろうとする大容量モジュール（例えばインバータを始めとするパワーモジュール等）において、例えば、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板の基材中に、大電流が流れることが想定される内層電極の他に、当該内層電極とは接触していないダミー内層電極を別途埋設し、且つ当該回路基板の製造工程における導体パターンと基材との同時焼成時に当該ダミー内層電極が基材よりも内層電極に近い収縮挙動を呈するように当該ダミー内層電極の材料を選択することにより、同時焼成時における例えば基板の変形、平面性の悪化、反り等の問題の発生を抑制することを想到するに至ったものである。

即ち、本発明の第１の実施態様は、
パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、且つ、主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなる、大容量モジュールの周辺回路用の回路基板であって、
前記内層電極及び前記第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であり、
前記回路基板が、前記第１導体パターンとは接触しておらず且つ前記基材の内部に埋設されたダミー内層電極を更に含んでなり、
前記ダミー内層電極の少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であり、
前記基材、前記第１表面電極及び前記内層電極、並びに前記ダミー内層電極を含んでなる前記回路基板の焼成条件における前記ダミー内層電極を構成する材料の収縮挙動が、同じ焼成条件における前記基材を構成する材料の収縮挙動より、同じ焼成条件における前記内層電極を構成する材料の収縮挙動に近い、
大容量モジュールの周辺回路用の回路基板である。

上記大容量モジュールは、前述のように、例えばインバータ等のパワーモジュールであってもよく、あるいは大電力を扱う他の大容量モジュールであってもよい。また、前述のように、上記大容量モジュールがインバータ等のパワーモジュールである場合、上記パワー半導体素子としては、例えばスイッチング素子等を挙げることができるが、本実施態様におけるパワー半導体素子はスイッチング素子に限定されるものではなく、大容量モジュールにおいて大容量の電力を扱う何れの素子であってもよい。更に、上記パワー半導体素子がスイッチング素子である場合、スイッチング素子としては、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ等を挙げることができるが、本実施態様におけるスイッチング素子はＩＧＢＴ及びＭＯＳＦＥＴに限定されるものではなく、当該技術分野において知られている何れのスイッチング素子であってもよい。

本実施態様に係る大容量モジュールの周辺回路用の回路基板は、上記のように、パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、且つ、主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなる、大容量モジュールの周辺回路用の回路基板である。

尚、本実施態様に係る大容量モジュールの周辺回路用の回路基板を構成する基材は、主としてセラミックを含んでなる誘電体層からなる。かかるセラミック材料は、かかる回路基板の基材を構成する誘電体材料として、当該技術分野において広く使用されている種々のセラミック材料の中から適宜選択することができる。また、本実施態様に係る大容量モジュールの周辺回路用の回路基板を構成する内層電極及び第１表面電極は、小さい電気抵抗を有する良導体からなることが望ましい。かかる良導体もまた、かかる回路基板の電気回路を構成する導体材料として、当該技術分野において広く使用されている種々の導体材料の中から適宜選択することができる。

また、本実施態様に係る大容量モジュールの周辺回路用の回路基板は、前述のように、例えば、主としてセラミックを含んでなる誘電体層からなる基材の内部及び／又は表面に内層電極及び／又は表面電極となる導体パターンが埋設及び／又は配設された状態で、これらの基材及び導体パターンを一緒に焼成する所謂「同時焼成」によって製造することができる（詳しくは、別途詳述する）。

前述のように、例えばインバータ等のパワーモジュールを始めとする大容量（大電力）モジュールの小型軽量化を行おうとする際に、例えばドライブ回路等の周辺回路（第２電子回路）を、パワー半導体素子を含む電子回路（第１電子回路）の当該パワー半導体素子が配設されている側に当該パワー半導体素子を介して積層することにより、当該モジュールの小型軽量化、低サージ化、及び低損失化を達成することができる。

上記第２電子回路の基板は、前述のように、パワー半導体素子を含む第１電子回路の当該パワー半導体素子が配設されている側に当該パワー半導体素子を介して積層され、第１表面電極を構成する少なくとも１つの端子を介して、当該基板が備える内層電極に大電流が流れることが想定される。従って、かかる基板においては、内層電極及び第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の（第１電子回路との積層時に第１電子回路に対向する側にある第２回路基板の主面である第１表面に直交する方向における）厚みは４０μｍ以上、より好ましくは８０μｍ以上であることが望ましい。これにより、かかる基板を使用する電子回路を含むモジュール全体としての損失を小さくすることができる。

しかしながら、内層電極及び第１表面電極は、例えば、金属等の導体を含んでなる材料によって構成される。かかる材料によって構成される内層電極及び第１表面電極を含んでなる第１導体パターンは、主としてセラミックを含んでなる誘電体層からなる基材とは異なる性質を有する。具体的には、例えば、前述のように、第１導体パターンと基材との同時焼成時に、第１導体パターンと基材とでは、異なる収縮挙動を呈する場合がある。

より具体的には、例えば、第１導体パターンと基材との同時焼成過程の前後において、第１導体パターンと基材とが異なる収縮率及び／又は収縮応力を呈する場合がある。また、第１導体パターンと基材との同時焼成過程に含まれる特定の時点において、第１導体パターンと基材とが異なる収縮率及び／又は収縮応力を呈する場合がある。更に、第１導体パターンと基材との同時焼成過程において、第１導体パターンと基材とが異なる時点（温度）で収縮を開始及び／又は終了する場合がある。

即ち、本明細書において「収縮挙動」とは、同時焼成過程の前後における収縮率及び収縮応力のみならず、同時焼成過程が進行している期間内における収縮率及び収縮応力の推移、並びに同時焼成過程が進行している期間内における収縮の開始温度及び終了温度をも含む概念である。換言すれば、本明細書における「収縮挙動」とは、第１導体パターンと基材との同時焼成過程の開始時点から終了時点までの期間における、収縮率及び収縮応力の推移を指す用語であると言うことができる。

一方、第２回路基板においては、前述のように、大電流を流すのに十分な断面積を有する表面電極及び／又は内層電極を含んでなる第１導体パターンが、パワー半導体素子と対向する特定の領域近傍に局在化する傾向がある。その結果、従来技術に係る第２回路基板においては、かかる第１導体パターンと基材との同時焼成時に、第１導体パターンと基材との間での収縮挙動の違いに起因して、例えば基板の変形、平面性の悪化、反り等の問題が発生する虞がある。

しかしながら、本実施態様に係る大容量モジュールの周辺回路用の回路基板は、上述のように、第１導体パターンとは接触しておらず且つ基材の内部に埋設されたダミー内層電極を更に含んでなる。加えて、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、上述のように、基材、第１表面電極及び内層電極、並びにダミー内層電極を含んでなる当該回路基板の焼成条件におけるダミー内層電極を構成する材料の収縮挙動が、同じ焼成条件における基材を構成する材料の収縮挙動より、同じ焼成条件における内層電極を構成する材料の収縮挙動に近い。

上記により、本実施態様に係る大容量モジュールの周辺回路用の回路基板を用いる大容量モジュールにおいては、基材、第１表面電極及び内層電極、並びにダミー内層電極の同時焼成時に、ダミー内層電極が内層電極に近い収縮挙動を呈することにより内層電極及び第１表面電極を含んでなる導体パターンと基材との間での収縮挙動の違いを緩和して、基板の変形、平面性の悪化、反り等の問題を低減することができる。

尚、かかる効果を効果的に達成するためには、ダミー内層電極の少なくとも一部の第１表面に直交する方向における厚みは４０μｍ以上、より好ましくは８０μｍ以上であることが望ましい。ダミー内層電極の少なくとも一部の第１表面に直交する方向における厚みが４０μｍ未満である場合、基材、第１表面電極及び内層電極、並びにダミー内層電極の同時焼成時に、ダミー内層電極が内層電極に近い収縮挙動を呈することにより内層電極及び第１表面電極を含んでなる導体パターンと基材との間での収縮挙動の違いを十分に緩和することができず、基板の変形、平面性の悪化、反り等の問題を低減することが困難となる虞がある。

また、ダミー内層電極を構成する材料は、基材、第１表面電極及び内層電極、並びにダミー内層電極を含んでなる回路基板の焼成条件におけるダミー内層電極を構成する材料の収縮挙動が、同じ焼成条件における基材を構成する材料の収縮挙動より、同じ焼成条件における内層電極を構成する材料の収縮挙動に近いという条件を満足する限り、特に限定されるものではない。従って、ダミー内層電極を構成する材料は、例えば、内層電極及び第１表面電極を構成する材料と同様又は同一の良導体であってもよい。かかる場合においても、ダミー内層電極は、上述のように、第１導体パターンとは接触していないので、例えば、電気的短絡等の問題を生ずる虞は無い。

更に、本実施態様に係る大容量モジュールの周辺回路用の回路基板において、ダミー内層電極の具体的な（第１電子回路との積層時に第１電子回路に対向する側にある第２回路基板の主面である第１表面に直交する方向における）厚み及び配置は、例えば、同時焼成時に基板の変形、平面性の悪化、反り等の問題の原因となり得る内層電極の厚み及び配置、並びに内層電極を構成する材料の収縮挙動等に応じて、適宜設計することができる。

例えば、本発明の特定の実施態様に係る大容量モジュールの周辺回路用の回路基板の主面に直交する方向（厚み方向）において、内層電極が概ね中央付近に配置されている等の何等かの理由により、当該回路基板の同時焼成時に当該回路基板が第１表面又は第２表面の何れかが凹になる方向に反る虞が低い場合があり得る。かかる場合においては、ダミー内層電極もまた当該回路基板の厚み方向における中央付近（即ち、概ね、当該基板の主面に平行な同一平面内）に埋設することが望ましい。これにより、当該回路基板の主面に平行な面内において同時焼成時における収縮挙動のバラツキが小さくなり、同時焼成時に当該回路基板が第１表面又は第２表面の何れかが凹になる方向に反る虞を高めること無く、同時焼成時における当該回路基板の変形、平面性の悪化等の問題を低減することができる。

即ち、本発明の第２の実施態様は、
本発明の前記第１の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面が存在する、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面が存在する。換言すれば、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、第１表面に垂直な方向（厚み方向）における特定の位置（深さ）を通る第１表面に平行な平面において、ダミー内層電極と内層電極とが共に存在する。これにより、当該特定の位置（深さ）における（回路基板の主面に平行な）平面内において、同時焼成時における収縮挙動のバラツキが小さくなり、当該回路基板の同時焼成時に発生し得る当該回路基板の変形、平面性の悪化等の問題が低減される。

ところで、上述のように、本発明に係る大容量モジュールの周辺回路用の回路基板において、ダミー内層電極は、第１導体パターンとは接触していない（絶縁されている）ことが必要である。従って、本実施態様に係る大容量モジュールの周辺回路用の回路基板におけるように同一平面内に内層電極とダミー内層電極とが共存する場合においても、上述のようにダミー内層電極は第１導体パターンと絶縁されていることが必要である。かかる要件を満足する１つの方策としては、例えば、当該回路基板の主面と平行な平面において、ダミー内層電極と第１導体パターンとが重ならないように、ダミー内層電極と第１導体パターンとを配置することを挙げることができる。

即ち、本実施態様のかかる変形例としては、
本発明の前記第２の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記ダミー内層電極及び前記内層電極の両方と交差する、前記第１表面に平行な平面において、第２回路基板の前記第１電子回路との積層時に前記パワー半導体素子と電気的に接続される前記内層電極が存在しない領域に、前記ダミー内層電極が配設されている、
大容量モジュールの周辺回路用の回路基板を挙げることができる。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記ダミー内層電極及び前記内層電極の両方と交差する、前記第１表面に平行な平面において、第２回路基板の前記第１電子回路との積層時に前記パワー半導体素子と電気的に接続される前記内層電極が存在しない領域に、前記ダミー内層電極が配設されている。換言すれば、本実施態様に係る大容量モジュールの周辺回路用の回路基板は、当該回路基板の主面と平行な平面において、ダミー内層電極と第１導体パターンとが重ならないように構成されている。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、例えば、電気的短絡等の問題の発生を回避することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図１は、前述のように、本発明の１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図１に示す実施例に係る大容量モジュールにおいては、本発明の１つの実施態様に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０の第１表面に設けられた窪み（凹部）によって段差１１が形成されている。但し、かかる段差の形成は必須の構成要件ではない。また、第２電子回路基板１０は、誘電体層からなる基材１４と、基材１４の内部に埋設された内層電極１５と、基板の第１電子回路側の表面である第１表面に形成された第１表面電極１６と、を含んでなる。本実施例においては、第１表面電極１６は、基材１４の内部に埋設され、第２電子回路基板１０と第１電子回路基板２０との積層時にパワー半導体素子２１の端子に対向する面が第１表面において露出している。

本実施例においては、第２電子回路基板１０の第１表面電極１６とは反対側の主面である第２表面上に、３つの回路素子１２が配設されている。回路素子１２は、第２電子回路基板１０の基材１４の内部に埋設された別個の内層電極（図示せず）を介して、第１表面電極１６と電気的に接続されていてもよい。一方、第１電子回路基板２０のパワー半導体素子２１が配設されている表面とは反対側の表面には、パワー半導体素子２１から発生する熱を放出するための放熱手段として、ヒートシンク２２が設けられている。更に、ヒートシンク２２及び第２電子回路基板１０の外縁部には、ヒートシンク２２と第２電子回路基板１０とを接続するケース３０が設けられている。

本実施例に係る第２電子回路基板１０においては、第１電子回路２０と第２電子回路１０との積層時に、段差１１を形成する窪み（凹部）に第１電子回路基板２０上に配設されたパワー半導体素子２１が嵌合することによって第２電子回路基板１０とパワー半導体素子２１との位置合わせが行われた状態においてパワー半導体素子２１の端子と対向するように、段差１１を形成する窪み（凹部）の底面に第１表面電極１６が配設されている。

加えて、本実施例に係る第２電子回路基板１０においては、基材１４を構成する複数の誘電体層のうち、内層電極１５が埋設された誘電体層と同一の誘電体層に、ダミー内層電極１７が埋設されている。即ち、本実施態様に係る第２電子回路基板１０においては、当該回路基板の主面に平行な同一の平面内に、ダミー内層電極１７及び内層電極１５が存在する。これにより、当該回路基板の主面に平行な平面内において同時焼成時における収縮挙動のバラツキが小さくなり、同時焼成時に発生し得る当該回路基板の変形、平面性の悪化等の問題が低減される。

尚、本実施例に係る第２電子回路基板１０においては、上記のように、本実施態様に係る第２電子回路基板１０においては、当該回路基板の主面に平行な同一の平面内に、ダミー内層電極１７及び内層電極１５が存在する。しかしながら、図１に示すように、ダミー内層電極１７と内層電極１５とは接触していない。より具体的には、ダミー内層電極１７と内層電極１５とは所定の間隔を空けて離れており、これらの間には基材１４が介在している。これにより、ダミー内層電極１７と内層電極１５とが絶縁されているので、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、例えば、電気的短絡等の問題の発生を回避することができる。

ところで、例えば、本発明の他の実施態様に係る大容量モジュールの周辺回路用の回路基板の主面に直交する方向（厚み方向）において、内層電極が当該回路基板の中央付近よりも第１表面又は第２表面に近い位置に偏って配置されている等の何等かの理由により、当該回路基板の同時焼成時における内層電極の収縮により当該回路基板が第１表面又は第２表面の何れかが凹になる方向に反る虞が高い場合もあり得る。かかる場合においては、当該回路基板の厚み方向において、内層電極が埋設されていない位置（例えば、当該回路基板の中央付近よりも、それぞれ、第２表面又は第１表面に近い位置）にダミー内層電極を埋設することが望ましい。これにより、当該回路基板の同時焼成時に当該回路基板の第１表面側に発生する収縮挙動と第２表面側に発生する収縮挙動との差を、少なくとも部分的に緩和して、同時焼成時に当該回路基板の変形、平面性の悪化、反り等の問題が発生することを抑制することができる。

即ち、本発明の第３の実施態様は、
本発明の前記第１の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面が存在しない、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面が存在しない。換言すれば、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、第１表面に垂直な方向（厚み方向）における何れの位置（深さ）を通る第１表面に平行な平面においても、ダミー内層電極と内層電極とは共に存在しない。これにより、当該回路基板の同時焼成時において、内層電極の収縮により内層電極に近い側の主面が凹になるように当該回路基板が反る方向に作用する応力と、ダミー内層電極の収縮によりダミー内層電極に近い側の主面が凹になるように当該回路基板が反る方向に作用する応力との差を、少なくとも部分的に緩和して、当該回路基板の同時焼成時に発生し得る当該回路基板の変形、平面性の悪化、反り等の問題を低減することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図２は、前述のように、本発明のもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図２に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、図１に示した第２電子回路基板１０におけるように内層電極１５が当該回路基板の厚み方向における中央付近に埋設されているのではなく、内層電極１５が当該回路基板の第２表面に近い側に埋設されている。従って、ダミー内層電極１７を適切な位置に埋設しない場合、当該回路基板の同時焼成時における内層電極１５の収縮により第２表面が凹になる方向に当該回路基板が反る虞が高い。

そこで、図２に示す実施例に係る第２電子回路基板１０においては、当該回路基板の第１表面に近い側にダミー内層電極１７を埋設することにより、当該回路基板の同時焼成時において、内層電極１５の収縮により第２表面が凹になるように当該回路基板が反る方向に作用する応力と、ダミー内層電極１７の収縮により第１表面が凹になるように当該回路基板が反る方向に作用する応力との差を、少なくとも部分的に緩和して、当該回路基板の同時焼成時に発生し得る当該回路基板の変形、平面性の悪化、反り等の問題を低減することができる。

ところで、パワー半導体素子から発生する熱は、第１表面電極を介して内層電極に伝わり、内層電極から基材（及び、存在する場合には、第２表面電極）に伝わり、第２回路基板の第２表面及び側面（端面）から外部に放出される。従って、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を高めるには、内層電極をより大きくすることが望ましい。具体的には、パワー半導体素子から発生する熱の放熱効率を高めるには、当該回路基板の主面に平行な平面内における内層電極の面積をできるだけ大きくすることが望ましい。

しかしながら、内層電極の面積を大きくすればするほど、当該回路基板の同時焼成時に当該回路基板の内層電極に近い側の主面が凹になる方向に反る虞が高くなる。かかる場合には、当該回路基板の内層電極から遠い側の主面と内層電極との間に、内層電極の面積に対応する面積を有するダミー内層電極を埋設することにより、当該回路基板の同時焼成時に、内層電極の収縮により当該回路基板の内層電極に近い方の主面側に発生する応力とダミー内層電極の収縮により当該回路基板の内層電極から遠い方の主面側に発生する応力との差を、少なくとも部分的に緩和して、同時焼成時に当該回路基板の変形、平面性の悪化、反り等の問題が発生することを抑制することができる。

即ち、本発明の第４の実施態様は、
本発明の前記第３の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記第１表面に平行な平面への投影図において、
前記内層電極が、前記回路基板の断面の概ね全面に亘って埋設されており、
前記ダミー内層電極もまた、前記回路基板の断面の概ね全面に亘って埋設されており、且つ
前記第１表面に直交する平面への投影図において、
前記ダミー内層電極が、前記回路基板の前記内層電極から遠い側の主面と前記内層電極との間に埋設されている、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第１表面に平行な平面への投影図において、前記内層電極が、前記回路基板の断面の概ね全面に亘って埋設されており、前記ダミー内層電極もまた、前記回路基板の断面の概ね全面に亘って埋設されている。加えて、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第１表面に直交する平面への投影図において、前記ダミー内層電極が、前記回路基板の前記内層電極から遠い側の主面と前記内層電極との間に埋設されている。換言すれば、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、当該回路基板の内層電極から遠い側の主面と内層電極との間に、内層電極の面積に対応する面積を有するダミー内層電極が埋設されている。

これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を高めると共に、当該回路基板の同時焼成時に、内層電極の収縮により当該回路基板の内層電極に近い方の主面側に発生する応力とダミー内層電極の収縮により当該回路基板の内層電極から遠い方の主面側に発生する応力との差を、少なくとも部分的に緩和して、同時焼成時に当該回路基板の変形、平面性の悪化、反り等の問題が発生することを抑制することができる。

尚、本実施態様に係る大容量モジュールの周辺回路用の回路基板において、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を高める観点からは、第１表面に平行な平面における内層電極の面積は可能な限り大きいことが望ましい。一方、第１表面に平行な平面におけるダミー内層電極の面積、並びに前記第１表面に直交する方向（厚み方向）におけるダミー内層電極の厚み及び配置は、例えば、同時焼成時に基板の変形、平面性の悪化、反り等の問題の原因となり得る内層電極の厚み及び配置、並びに内層電極を構成する材料の収縮挙動等に応じて、適宜設計することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図３は、前述のように、本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図３に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、当該回路基板の第１表面に平行な平面のほぼ全面に亘って内層電極１５が広がっている。これにより、本実施態様に係る大容量モジュールにおいては、パワー半導体素子の作動時にパワー半導体素子から発生する熱を、この幅広い内層電極１５を介して効率良く第２電子回路基板１０に伝導させ、更に第２電子回路基板１０から外部へと放出させることができる。

ところで、図３に示すように、本実施例に係る第２電子回路基板１０においては、上記のように大きい面積を有する内層電極１５が、当該回路基板の厚み方向における中央よりも第１表面側に偏って埋設されている。従って、適切な面積を有するダミー内層電極１７を適切な位置に埋設しない場合、当該回路基板の同時焼成時における内層電極１５の収縮により第２表面が凹になる方向に当該回路基板が反る虞が高い。

そこで、図３に示す実施例に係る第２電子回路基板１０においては、内層電極１５に匹敵する大きい面積を有するダミー内層電極１７を当該回路基板の第２表面に近い側に埋設することにより、当該回路基板の同時焼成時において、内層電極１５の収縮により第１表面が凹になるように当該回路基板が反る方向に作用する応力と、ダミー内層電極１７の収縮により第２表面が凹になるように当該回路基板が反る方向に作用する応力との差を、少なくとも部分的に緩和して、当該回路基板の同時焼成時に発生し得る当該回路基板の変形、平面性の悪化、反り等の問題を低減することができる。

尚、図３に示す実施例に係る第２電子回路基板１０においては、第２表面上に回路素子１２は配設されておらず、代わりにヒートシンク１３が配設されているが、かかる構成は本実施態様に必須のものではなく、図１及び２に示した実施例に係る第２電子回路基板１０と同様に、回路素子１２が第２表面上に配設されていてもよく、あるいは回路素子１２及びヒートシンク１３の両方が第２表面上に配設されていてもよい。

ところで、大容量モジュールの周辺回路用の回路基板においては、第１表面に垂直な方向（厚み方向）における特定の位置（深さ）における（回路基板の主面に平行な）平面内における同時焼成時における収縮挙動のバラツキを低減して当該回路基板の同時焼成時に発生し得る当該回路基板の変形、平面性の悪化等の問題を低減するのみならず、内層電極の収縮により内層電極に近い側の主面が凹になるように当該回路基板が反ることをも抑制することが望ましいことは言うまでも無い。

そこで、本発明の第５の実施態様は、
本発明の前記第１の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面、並びに前記第１表面に平行であって且つ前記ダミー内層電極とは交差するものの前記内層電極とは交差しない平面、の両方が存在する、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面、並びに前記第１表面に平行であって且つ前記ダミー内層電極とは交差するものの前記内層電極とは交差しない平面、の両方が存在する。これにより、大容量モジュールの周辺回路用の回路基板においては、第１表面に垂直な方向（厚み方向）における特定の位置（深さ）における（回路基板の主面に平行な）平面内における同時焼成時における収縮挙動のバラツキを低減して当該回路基板の同時焼成時に発生し得る当該回路基板の変形、平面性の悪化等の問題を低減するのみならず、内層電極の収縮により内層電極に近い側の主面が凹になるように当該回路基板が反ることをも抑制することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図４は、前述のように、本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図４に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、基材１４を構成する複数の誘電体層のうち、内層電極１５が埋設された誘電体層と同一の誘電体層に、ダミー内層電極１７が埋設されている。加えて、図４に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、内層電極１５と第２表面との間の基材中にもダミー内層電極１７が埋設されている。

上記により、図４に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、当該回路基板１０の同時焼成時において、基材１４を構成する複数の誘電体層のうち、内層電極１５が埋設された誘電体層と同一の誘電体層内における収縮挙動のバラツキを低減して当該回路基板１０の変形、平面性の悪化等の問題を低減するのみならず、内層電極１５の収縮により内層電極１５に近い第１表面側が凹になるように当該回路基板１０が反る方向に作用する応力と、ダミー内層電極１７の収縮によりダミー内層電極１７に近い第２表面側が凹になるように当該回路基板１０が反る方向に作用する応力との差を、少なくとも部分的に緩和して、当該回路基板１０の変形、平面性の悪化、反り等の問題を低減することができる。

尚、図４に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０の基材１４中に埋設されたダミー内層電極１７は、２層の層状ダミー導体からなる多層構造を有し、これらの層状ダミー導体はビア状ダミー導体によって相互に連接されている。しかしながら、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、ビア状ダミー導体は必須の構成要素ではない。また、上記のような多層構造を有するダミー内層電極を備える実施態様については後に詳しく説明する。

ところで、上述の図１乃至３においては、各実施例に係る第２電子回路基板の基材中に埋設されたダミー内層電極は単層構造として描かれている。しかしながら、ダミー内層電極は単層構造に限定されるものではなく、例えば、多層構造を有していてもよい。具体的には、例えば、ダミー内層電極は、ダミー内層電極を構成する材料によって構成される、第１表面に平行な平面内に広がる複数の層状部材（以降、「層状ダミー導体」と称する場合がある）を含んでなる構造を有していてもよい。また、これら複数の層状ダミー導体は、ダミー内層電極を構成する材料によって構成される、第１表面に直交する方向（厚み方向）に延在する柱状部材（以降、「ビア状ダミー導体」と称する場合がある）によって相互に連接されていてもよい。

即ち、本発明の第６の実施態様は、
本発明の前記第１の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記ダミー内層電極が、複数の層状ダミー導体と、これら複数の層状ダミー導体を相互に連接するビア状ダミー導体と、によって構成されている、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記ダミー内層電極が、複数の層状ダミー導体と、これら複数の層状ダミー導体を相互に連接するビア状ダミー導体と、によって構成されている。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、当該回路基板の第１表面に平行な平面内のみならず、第１表面に直交する方向（厚み方向）においても、当該回路基板の様々な領域にダミー内層電極を配置することができる。その結果、内層電極の厚み及び配置、並びに内層電極を構成する材料の収縮挙動等に応じてダミー内層電極を配置する際の自由度が高まり、当該回路基板の同時焼成時における当該回路基板内での収縮挙動のバラツキを小さくして、例えば、同時焼成時に基板の変形、平面性の悪化、反り等の問題をより効果的に低減することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図５は、前述のように、本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図５に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、基材１４を構成する複数の誘電体層のうち、内層電極１５が埋設された誘電体層と同一の誘電体層に、ダミー内層電極１７（を構成する層状ダミー導体の一部である第１層状ダミー導体）が埋設されている。即ち、本実施態様に係る第２電子回路基板１０においては、当該回路基板の主面に平行な同一の平面内に、ダミー内層電極１７（を構成する層状ダミー導体の一部である第１層状ダミー導体）及び内層電極１５が存在する。これにより、内層電極１５が埋設された誘電体層内での当該回路基板の主面に平行な平面内において同時焼成時における収縮挙動のバラツキが小さくなり、同時焼成時に発生し得る当該回路基板の変形、平面性の悪化等の問題が低減される。

また、図５に示す実施例に係る第２電子回路基板１０においては、ダミー内層電極１７及び内層電極１５が埋設された誘電体層と第１表面との間の領域に存在する誘電体層にもダミー内層電極１７（を構成する層状ダミー導体の他の一部である第２層状ダミー導体）が埋設されている。これにより、内層電極１５が埋設された誘電体層内での当該回路基板の主面に平行な平面と第２層状ダミー導体が埋設された誘電体層内での当該回路基板の主面に平行な平面との間での、当該回路基板の同時焼成時における収縮挙動の差異もまた低減される。その結果、同時焼成時に発生し得る当該回路基板の反り等の問題もまた低減される。

更に、図５に示す実施例に係る第２電子回路基板１０においては、ダミー内層電極１７を構成する第１層状ダミー導体と第２層状ダミー導体とが（誘電体層を介して）当該回路基板の厚み方向に積層されている。これにより、内層電極１５が埋設された誘電体層内での当該回路基板の主面に垂直な方向（厚み方向）における、当該回路基板の同時焼成時における収縮挙動の差異もまた低減される。その結果、同時焼成時に発生し得る当該回路基板の変形、平面性の悪化等の問題もまた低減される。加えて、図５に示す実施例に係る第２電子回路基板１０においては、ダミー内層電極１７を構成する第１層状ダミー導体と第２層状ダミー導体とを相互に連接するビア状ダミー導体１８もまた基材１４中に埋設されている。これにより、当該回路基板の主面に垂直な方向（厚み方向）における当該回路基板の同時焼成時における収縮挙動の差異がより一層低減される。

ところで、上述の図１乃至５においては、各実施例に係る第２電子回路基板の基材中に埋設された内層電極と電気的に接続された表面電極としては、第１表面に形成された第１表面電極のみが描かれている。しかしながら、本発明に係る第２電子回路基板の基材中に埋設された内層電極を含んでなる回路の構成は、かかる構成に限定されるものではなく、例えば、第２表面に形成された第２表面電極を更に備えていてもよい。

即ち、本発明の第７の実施態様は、
本発明の前記第１の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記第２回路基板の前記第１表面とは反対側の主面である第２表面に形成された第２表面電極を更に含んでなり、
前記第２表面電極が前記内層電極と電気的に接続されている、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第２回路基板の前記第１表面とは反対側の主面である第２表面に形成された第２表面電極を更に含んでなり、前記第２表面電極が前記内層電極と電気的に接続されている。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板によれば、例えば、第２表面電極を介して、パワー半導体素子を他の周辺回路と電気的に接続することができるので、当該回路基板を使用する大容量モジュールの設計における自由度が広がる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図６は、前述のように、本発明の更にもう１つの実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の一例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図６に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、第１表面とは反対側の主面である第２表面に、第２表面電極１９が形成されている。当該第２表面電極１９は、ビアを介して内層電極１６と電気的に接続されている。これにより、本実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０によれば、例えば、第２表面電極１９を介して、パワー半導体素子２１を他の周辺回路（図示せず）と電気的に接続することができるので、当該第２電子回路基板１０を使用する大容量モジュールの設計における自由度が広がる。

尚、図６に示す実施例に係る第２電子回路基板１０の第２表面上には、回路素子１２は配設されておらず、第２表面電極１９及びヒートシンク１３が配設されているが、かかる構成は本実施態様に必須のものではなく、図１、２、４、及び５に示した実施例に係る第２電子回路基板１０と同様に、回路素子１２が第２表面上に配設されていてもよく、あるいは回路素子１２及びヒートシンク１３の両方が第２表面上に配設されていてもよい。

ところで、前述のように、パワー半導体素子は作動時に大きな発熱を伴うものが多い。本発明に係る大容量モジュールの周辺回路用の回路基板の基材は、主としてセラミックを含んでなる誘電体層からなることから、樹脂を基材とする従来技術に係る基板（樹脂基板）と比較して、耐熱性が高く、より高い信頼性を達成することができる。しかしながら、前述のように、例えば、損失改善策として、従来使用されてきたシリコン（Ｓｉ）ウェーハに代えて、シリコンカーバイド（ＳｉＣ）ウェーハ及び／又は窒化ガリウム（ＧａＮ）ウェーハを使用するパワー半導体素子（例えば、ＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＨＥＭＴ等）の作動温度は、従来のＳｉウェーハを使用するパワー半導体素子の作動温度よりも高くなる傾向にある。従って、上記のように高い耐熱性を有する本発明に係る大容量モジュールの周辺回路用の回路基板においても、パワー半導体素子から発生する熱を効率良く外部に放出して、例えば、パワー半導体素子と回路基板との間に生ずる熱歪みに起因する応力によって発生する種々の問題（例えば、パワー半導体素子と回路基板との接合部及びその近傍でのパワー半導体素子及び回路基板における亀裂、断線等）を抑制することが望ましい。

前述のように、パワー半導体素子から発生する熱は、第１表面電極を介して内層電極に伝わり、内層電極から基材（及び、存在する場合には、第２表面電極）に伝わり、第２回路基板の第２表面及び側面（端面）から（存在する場合には、例えばヒートシンク等の放熱手段を介して）外部に放出される。従って、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を高めるには、第２回路基板の内部における熱伝導率を高めることが望ましい。

ところで、第１表面電極及び内層電極（並びに、存在する場合には、第２表面電極）を構成する材料は、前述のように、例えば、小さい電気抵抗を有する良導体等、かかる回路基板の電気回路を構成する導体材料として、当該技術分野において広く使用されている種々の導体材料の中から適宜選択することができる。これらの導体材料は、一般的に、例えばセラミック等の基材材料と比較して、高い熱伝導率を有する。その結果、かかる回路基板においては、第１表面電極及び内層電極（並びに、存在する場合には、第２表面電極）が、パワー半導体素子の作動時にパワー半導体素子から発生する熱の良好な伝導経路として機能する。

そこで、ダミー内層電極（及び）を構成する材料として、基材を構成する材料より高い熱伝導率を有する材料を採用すれば、パワー半導体素子から発生する熱の良好な伝導経路を増やすことができ、結果として回路基板の熱伝導率を高め、より良好な放熱効率を達成することができる。このように、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を更に高めるには、ダミー内層電極を構成する材料として、基材を構成する材料より高い熱伝導率を有する材料を採用することが望ましい。

即ち、本発明の第８の実施態様は、
本発明の前記第１乃至前記第７の実施態様の何れか１つに係る大容量モジュールの周辺回路用の回路基板であって、
前記ダミー内層電極が、前記基材を構成する材料よりも高い熱伝導率を有する材料によって構成されている、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記ダミー内層電極が、前記基材を構成する材料よりも高い熱伝導率を有する材料によって構成されている。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板によれば、パワー半導体素子から発生する熱の良好な伝導経路を増やすことができ、結果として回路基板の熱伝導率を高め、より良好な放熱効率を達成することができる。その結果、例えば、パワー半導体素子と回路基板との間に生ずる熱歪みに起因する応力によって発生する種々の問題（例えば、パワー半導体素子と回路基板との接合部及びその近傍でのパワー半導体素子及び回路基板における亀裂、断線等）を抑制することができる。

尚、ダミー内層電極を構成する材料は、上述のように、導体材料（例えば、内層電極及び第１表面電極を構成する材料と同様又は同一の良導体）であってもよい。この場合、上述のように、導体材料は、一般的に、例えばセラミック等の基材材料と比較して、より高い熱伝導率を有するので、回路基板の熱伝導率を高め、より良好な放熱効率を達成することに寄与することができる。また、このように内層電極及び第１表面電極を構成する材料として導体材料を採用する場合においても、ダミー内層電極は、上述のように、第１導体パターンとは接触していないので、例えば、電気的短絡等の問題を生ずる虞は低い。

ところで、前述のように、パワー半導体素子から発生する熱は、第１表面電極を介して内層電極に伝わり、内層電極から基材（及び、存在する場合には、第２表面電極）に伝わり、第２回路基板の第２表面及び側面（端面）から外部に放出される。従って、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を高めるには、上記のように回路基板の内部における熱伝導率を高めるのみならず、第２回路基板の表面から外部への放熱効率をも高めることが望ましい。かかる観点から、ダミー内層電極の少なくとも一部が第２表面において露出していることが望ましい。

即ち、本発明の第９の実施態様は、
本発明の前記第８の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記第２回路基板の前記第１表面とは反対側の主面である第２表面においてダミー内層電極の少なくとも一部が露出している、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記第２回路基板の前記第１表面とは反対側の主面である第２表面においてダミー内層電極の少なくとも一部が露出している。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板の第２表面において露出しているダミー内層電極の露出面においては、相対的に低い熱伝導率を有する基材を介すること無く、ダミー内層電極の露出面から外部へと熱を直接的に放出することができる。その結果、本実施態様に係る大容量モジュールにおいては、更により良好な放熱効率を達成して、例えば、パワー半導体素子と回路基板との間に生ずる熱歪みに起因する応力によって発生する種々の問題（例えば、パワー半導体素子と回路基板との接合部及びその近傍でのパワー半導体素子及び回路基板における亀裂、断線等）を更に低減することができる。

ところで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の第２表面において露出するダミー内層電極の露出面は、当該ダミー電極を構成する導体の何れの部分であってもよい。第２表面におけるダミー内層電極の露出面は、例えば、単層構造又は多層構造を有するダミー内層電極を構成するビア状ダミー導体の層状ダミー導体と接続されている側とは反対側の端部の一部又は全部であってもよい。あるいは、第２表面におけるダミー内層電極の露出面は、例えば、単層構造又は多層構造を有するダミー内層電極を構成する層状ダミー導体の主面の一部又は全部であってもよい。

ところで、上記のようにダミー内層電極を第２表面上に露出させるのではなく、例えばヒートシンク等の放熱手段を第２表面上に配設し、第２表面上に露出しているダミー内層電極の露出面と当該放熱手段とを熱伝導可能な状態で接触させることにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板の第２表面における放熱効率を更に向上させることができる。具体的には、例えば、上述のように、ダミー内層電極を構成するビア状ダミー導体の層状ダミー導体と接続されている側とは反対側の端部の一部又は全部を第２表面において露出させ、当該露出面と熱伝導可能な状態で接触するように放熱手段を第２表面上に配設して、ダミー内層電極を介して伝導された熱を当該放熱手段から外部に放出することにより、放熱効率を更に向上させることができる。

即ち、本発明の第１０の実施態様は、
本発明の前記第９の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記ダミー内層電極が、熱伝導可能な状態で前記ダミー内層電極を構成し、且つ前記第２表面において露出するビア状ダミー導体である、露出ビア状ダミー導体を更に含んでなり、
前記回路基板が、前記第２表面に配設された放熱手段を更に含んでなり、
前記第２表面における前記露出ビア状ダミー導体の露出面と前記放熱手段とが熱伝導可能な状態で接触するように配設されている、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記ダミー内層電極が、熱伝導可能な状態で前記ダミー内層電極を構成し、且つ前記第２表面において露出するビア状ダミー導体である、露出ビア状ダミー導体を更に含んでなり、前記回路基板が、前記第２表面に配設された放熱手段を更に含んでなり、前記第２表面における前記露出ビア状ダミー導体の露出面と前記放熱手段とが熱伝導可能な状態で接触するように配設されている。ここで、「熱伝導可能な状態で接触する」とは、接触する部材同士が直接接触する態様のみならず、グリス、半田、高熱伝導性材料（例えば、高熱伝導性絶縁シート等）を介して対向している態様をも含む概念である。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板によれば、ダミー内層電極を介して伝導された熱を、第２表面に配設された放熱手段を介して外部に放出することができる。その結果、本実施態様に係る回路基板周辺回路用の基板として採用する大容量モジュールにおいては、パワー半導体素子から発生する熱をより効率的に外部に放出することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図７は、前述のように、パワー半導体素子からダミー内層電極に伝導された熱を、ビア状ダミー導体を介して放熱手段に伝える構成を有する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。図７に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、第１表面とは反対側の主面である第２表面に放熱手段としてのヒートシンク１３が配設されている。また、ダミー内層電極１７は、ヒートシンク１３とダミー内層電極１７とを熱伝導可能な状態で接続するビア状ダミー導体１８を備えている。

上記構成により、本実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０によれば、パワー半導体素子２１から発生した熱を、ダミー内層電極１７からビア状ダミー導体１８を介してヒートシンク１３に伝え、ヒートシンク１３から効率的に放熱することができる。尚、ヒートシンク１３とビア状ダミー導体１８とを接続する方法は、これらを熱伝導可能な状態で接続することが可能である限り、特に限定されるものではない。例えば、ヒートシンク１３とビア状ダミー導体１８とは、半田付けによって接続することができる。

尚、本実施態様の他の変形例として、これまでに説明してきたダミー内層電極の種々の変形例のうち幾つかに該当するダミー内層電極を備える第２電子回路基板１０の構成を、図８及び９に示す。図８は、例えば図３によって表される実施態様に、本実施態様を適用した例である。また、図９は、例えば図５によって表される実施態様に、本実施態様を適用した例である。図８及び９に示す実施態様の構成については、図３、５、及び７についての説明から明らかであるので、ここでの説明は割愛する。

ところで、本発明に係る大容量モジュールの周辺回路用の回路基板において、ダミー内層電極を介して伝導された熱を、第２表面に配設された放熱手段を介して外部に放出することを可能とする構成は、上述の実施態様に限定されるものではない。具体的には、例えば、上述のように、ダミー内層電極を構成する層状ダミー導体の主面の一部又は全部を第２表面において露出させ、当該露出面と熱伝導可能な状態で接触するように放熱手段を第２表面上に配設して、ダミー内層電極を介して伝導された熱を当該放熱手段から外部に放出することにより、放熱効率を更に向上させることができる。

即ち、本発明の第１１の実施態様は、
本発明の前記第９の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記ダミー内層電極を構成する層状ダミー導体のうち少なくとも１つが前記第２表面において露出しており、
前記回路基板が、前記第２表面に配設された放熱手段を更に含んでなり、
前記第２表面において露出している前記層状ダミー導体の露出面と前記放熱手段とが熱伝導可能な状態で接触するように配設されている、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記ダミー内層電極を構成する層状ダミー導体のうち少なくとも１つが前記第２表面において露出しており、前記回路基板が、前記第２表面に配設された放熱手段を更に含んでなり、前記第２表面において露出している前記層状ダミー導体の露出面と前記放熱手段とが熱伝導可能な状態で接触するように配設されている。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板によれば、ダミー内層電極を介して伝導された熱を、第２表面に配設された放熱手段を介して外部に放出することができる。その結果、本実施態様に係る回路基板周辺回路用の基板として採用する大容量モジュールにおいても、パワー半導体素子から発生する熱をより効率的に外部に放出することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図１０は、前述のように、パワー半導体素子からダミー内層電極に伝導された熱を、ダミー内層電極を構成する層状ダミー導体を介して放熱手段に伝える構成を有する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。

図１０に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、第１表面とは反対側の主面である第２表面に放熱手段としてのヒートシンク１３が配設されている。また、ダミー内層電極１７は、２層の層状ダミー導体及びこれらの層状ダミー導体を相互に連接する複数のビア状ダミー導体１８を含んでなる。２層の層状ダミー導体のうち、第２表面に近い側の層状ダミー導体は、第２表面において基材１４から露出している。この第２表面における層状ダミー導体の露出面には、熱伝導可能な状態でヒートシンク１３が接続されている。

上記構成により、本実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０によれば、パワー半導体素子２１から発生した熱を、ダミー内層電極１７を構成する層状ダミー導体を介して、ダミー内層電極１７からヒートシンク１３に伝え、ヒートシンク１３から効率的に放熱することができる。尚、ダミー内層電極１７を構成する層状ダミー導体とヒートシンク１３とを接続する方法は、これらを熱伝導可能な状態で接続することが可能である限り、特に限定されるものではない。例えば、ダミー内層電極１７を構成する層状ダミー導体とヒートシンク１３とは、半田付けによって接続することができる。

ところで、前述のように、パワー半導体素子から発生する熱は、第１表面電極を介して内層電極に伝わり、内層電極から基材（及び、存在する場合には、第２表面電極）に伝わり、第２回路基板の第２表面及び側面（端面）から外部に放出される。従って、パワー半導体素子の作動時にパワー半導体素子から発生する熱の外部への放熱効率を高めるには、第２回路基板の内部における熱伝導率を高めるのみならず、第２回路基板の表面から外部への放熱効率をも高めることが望ましい。かかる観点から、ダミー内層電極の少なくとも一部が第２回路基板の側面（端面）において露出していることもまた望ましい。

即ち、本発明の第１２の実施態様は、
本発明の前記第８の実施態様に係る大容量モジュールの周辺回路用の回路基板であって、
前記ダミー内層電極が、端面の少なくとも一部において露出している、
大容量モジュールの周辺回路用の回路基板である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板においては、前記ダミー内層電極が、端面の少なくとも一部において露出している。これにより、本実施態様に係る大容量モジュールの周辺回路用の回路基板の端面において露出しているダミー内層電極の露出面においては、相対的に低い熱伝導率を有する基材を介すること無く、ダミー内層電極の露出面から外部へと熱を直接的に放出することができる。その結果、本実施態様に係る大容量モジュールにおいては、更により良好な放熱効率を達成して、例えば、パワー半導体素子と回路基板との間に生ずる熱歪みに起因する応力によって発生する種々の問題（例えば、パワー半導体素子と回路基板との接合部及びその近傍でのパワー半導体素子及び回路基板における亀裂、断線等）を更に低減することができる。

ここで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の構成につき、添付図面を参照しながら、更に詳細に説明する。図１１は、前述のように、パワー半導体素子からダミー内層電極に伝導された熱を、第２回路基板の端面におけるダミー内層電極の露出面を介して外部に放出する実施態様に係る大容量モジュールの周辺回路用の回路基板及び当該回路基板を含む大容量モジュールの構成の１つの例を模式的に表す、当該回路基板の主面に直交する平面による断面図である。

図１１に示す実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０においては、ダミー内層電極１７は、内層電極１５と同じ誘電体層に配置されており、複数のビア状ダミー導体１８を介して、第２表面に放熱手段として配設されたヒートシンク１３と熱伝導可能な状態で接続されている。これにより、本実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０によれば、パワー半導体素子２１から発生した熱を、ダミー内層電極１７を構成するビア状ダミー導体を介して、ダミー内層電極１７からヒートシンク１３に伝え、ヒートシンク１３から効率的に放熱することができる。但し、ヒートシンク１３は本実施態様に係る第２電子回路基板１０の必須の構成要素ではない。

上記に加えて、図１１に示す実施例に係る第２電子回路基板１０の側面（主面と交差する面、端面）においては、ダミー内層電極１７が露出している。これにより、本実施例に係る大容量モジュールの周辺回路用の回路基板である第２電子回路基板１０によれば、パワー半導体素子２１から発生した熱を、第２電子回路基板１０の端面において露出しているダミー内層電極１７の露出面を介して、外部に放出することができる。このように、本実施態様に係る大容量モジュールの周辺回路用の回路基板は、更なる放熱経路を備えることから、例えば、パワー半導体素子と回路基板との間に生ずる熱歪みに起因する応力によって発生する種々の問題（例えば、パワー半導体素子と回路基板との接合部及びその近傍でのパワー半導体素子及び回路基板における亀裂、断線等）をより一層低減することができる。

ところで、冒頭で述べたように、本発明は、これまで説明してきた幾つかの実施態様を始めとする種々の実施態様に係る大容量モジュールの周辺回路用の回路基板の製造方法にも関する。

即ち、本発明の第１３の実施態様は、
パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、
主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなり、且つ
前記内層電極及び前記第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上である、
大容量モジュールの周辺回路用の回路基板を、
前記基材を構成する材料の間又は内部に前記内層電極を構成する材料を配設し且つ前記基材を構成する材料の前記第１表面に該当する表面に前記第１表面電極を構成する材料を配設してなる成形体を調製する成形ステップと、
前記成形体を、予め定められた温度において、予め定められた期間に亘って、予め定められた環境下において焼成することにより、前記成形体の焼成体を得る同時焼成ステップと、
を含む工程によって製造する、
大容量モジュールの周辺回路用の回路基板の製造方法であって、
前記成形ステップにおいて、前記第１導体パターンとは接触しておらず且つ少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であるダミー内層電極を、前記基材を構成する材料の間又は内部に配設すること、及び
前記同時焼成ステップにおいて前記成形体を焼成する条件下にて、前記ダミー内層電極を構成する材料の収縮挙動が、前記基材を構成する材料の収縮挙動より、前記内層電極を構成する材料の収縮挙動に近いこと、
を特徴とする、
大容量モジュールの周辺回路用の回路基板の製造方法である。

上記のように、本実施態様に係る大容量モジュールの周辺回路用の回路基板の製造方法は、パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなり、且つ前記内層電極及び前記第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上である、大容量モジュールの周辺回路用の回路基板を製造する方法である。

上記回路基板は、例えば、パワー回路上へのドライブ回路等の周辺回路の積層により小型軽量化、低サージ化、及び低損失化を図ろうとする大容量モジュール（例えばインバータを始めとするパワーモジュール等）において、パワー半導体素子が配設されたパワー回路基板と積層される周辺回路基板として使用されるセラミック基板である。かかるセラミック基板においては、従来、導体パターンと基材との同時焼成時に、導体パターンと基材との間での収縮挙動の違いに起因して、例えば基板の変形、平面性の悪化、反り等の問題が発生する虞があったことは前述した通りである。

尚、上記回路基板は、当該技術分野において周知の種々の製造方法の何れかによって製造することができる。本実施態様に係る大容量モジュールの周辺回路用の回路基板の製造方法は、上述のように、
前記基材を構成する材料の間又は内部に前記内層電極を構成する材料を配設し且つ前記基材を構成する材料の前記第１表面に該当する表面に前記第１表面電極を構成する材料を配設してなる成形体を調製する成形ステップと、
前記成形体を、予め定められた温度において、予め定められた期間に亘って、予め定められた環境下において焼成することにより、前記成形体の焼成体を得る同時焼成ステップと、
を含む工程によって製造する、
大容量モジュールの周辺回路用の回路基板の製造方法である。

上記成形ステップは、基材を構成する材料の内部及び／又は表面における所望の位置に内層電極及び／又は表面電極を構成する材料が埋設された成形体を得ることができる限り、如何なる手法によって実行してもよい。かかる手法の具体例としては、例えば、所謂「ドクターブレード法」及び「ゲルキャスト法」等を挙げることができる。前者の「ドクターブレード法」を採用する場合は、例えば、誘電体（セラミックス）とガラス等の焼結助剤を含んでなる原料粉末、有機バインダー、可塑剤、溶剤等を混合してなるスラリーを調製し、斯くして得られたスラリーを、ドクターブレード成形機を用いて、所望の厚みを有するシート状の成形体（グリーンシート）に成形し、当該グリーンシートを所望の大きさに打ち抜き、必要に応じてビア（貫通孔）を開け、例えばスクリーン印刷法等の手法により、銀等の導体材料を含んでなるペーストをグリーンシートの表面及びビアの中に印刷して電極（導体パターン）を形成し、斯くして得られた複数のグリーンシートを正確に積み重ねて、加熱加圧により積層して一体化することによって、上記成形体を得ることができる。

一方、上記「ゲルキャスト法」を採用する場合は、例えば、フィルム状または薄板状の保護基材の表面に、例えばスクリーン印刷法等の印刷法によって導体パターンを配設し、導体パターンが配設されなかった部分には誘電体材料（例えば、セラミック等）のスラリーを注入し、当該スラリーを固化させて得られる導体パターンが埋設された誘電体材料のシートを必要な枚数だけ積層して、導体パターンを表面電極及び／又は内層電極として構成することによって、上記成形体を得ることができる。

上記保護基材としては、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム等の樹脂フィルムを用いることが望ましく、また樹脂フィルム以外にも、ガラス板や紙、金属などのフィルム状または板状の種々の材料を用いることができる。但し、保護基材としては、剥離操作の容易性の観点から、可撓性を備えたものを用いることが好ましい。

また、例えば、上記誘電体材料のシートを保護基材から容易に剥離することができるようにすること等を目的として、上記保護基材の表面には、例えば、剥離剤等が塗布されていてもよい。かかる剥離剤には、例えば、当該技術分野において離型剤として知られている各種薬剤が含まれる。より具体的には、かかる剥離剤としては、公知のシリコーン系剥離剤、フッ素系剥離剤等を使用することができる。

上記導体パターンは、主成分として、例えば、金、銀、銅等から選ばれる少なくとも１種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷等の方法により上記保護基材の表面上に形成することによって配設されることが望ましい。かかる熱硬化性樹脂前駆体としては、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂であることが特に好ましい。かかる導体ペーストを上記保護基材の表面上に印刷した後、この導体ペーストに含まれるバインダーを硬化させることによって、導体パターンを得ることができる。

上記誘電体材料のスラリーとしては、例えば、樹脂、セラミック粉末、及び溶剤を含んでなるスラリーを挙げることができる。ここで、樹脂は所謂「バインダー」として機能するものであり、例えば、フェノール樹脂、レゾール樹脂、若しくはポリウレタン樹脂等の熱硬化性樹脂、又はポリオール及びポリイソシアネートを含んでなるポリウレタン前駆体等を使用することができる。これらの中では、ポリオール及びポリイソシアネートを含んでなる熱硬化性樹脂前駆体が特に好ましい。

セラミック粉末として使用されるセラミック材料としては、酸化物系セラミック又は非酸化物系セラミックの何れを使用してもよい。例えば、アルミナ（Ａｌ_２Ｏ_３）、ジルコニア（ＺｒＯ_２）、チタン酸バリウム（ＢａＴｉＯ_３）、窒化珪素（Ｓｉ_３Ｎ_４）、炭化珪素（ＳｉＣ）、酸化バリウム（ＢａＯ）、酸化チタン（ＴｉＯ_２）、酸化ケイ素（ＳｉＯ_２）、酸化亜鉛（ＺｎＯ_２）、酸化ネオジム（Ｎｄ_２Ｏ_３）等を使用することができる。また、これらの材料は、１種類単独で、または２種以上を組み合わせて使用してもよい。更に、スラリーを調製可能な限りにおいて、セラミック材料の粒子径は特に限定されない。

また、上記溶剤としては、上記バインダーとしての樹脂（及び、使用する場合には分散剤）を溶解するものであれば特に限定されない。溶剤の具体例としては、例えば、多塩基酸エステル（例えば、グルタル酸ジメチル等）、多価アルコールの酸エステル（例えば、トリアセチン（グリセリルトリアセテート）等）等、分子内に２つ以上のエステル結合を有する溶剤を挙げることができる。

更に、上記誘電体材料のスラリーは、上述の樹脂、セラミック粉末、及び溶剤以外に、分散剤を含んでいてもよい。分散剤の具体例としては、例えば、ポリカルボン酸系共重合体、ポリカルボン酸塩等を挙げることができる。かかる分散剤を添加することにより、成形前のスラリーを低粘度とし、且つ高い流動性を有するものとすることができる。

斯くして得られた成形体は、上述のように、次の同時焼成ステップにおいて、予め定められた温度において、予め定められた期間に亘って、予め定められた環境下において焼成（同時焼成）され、当該成形体の焼成体が得られる。この際、前述のように、従来技術に係るセラミック基板においては、導体パターンと基材との同時焼成時に、導体パターンと基材との間での収縮挙動の違いに起因して、例えば基板の変形、平面性の悪化、反り等の問題が発生する虞があった。

そこで、本実施態様に係る大容量モジュールの周辺回路用の回路基板の製造方法は、上述のように、
前記成形ステップにおいて、前記第１導体パターンとは接触しておらず且つ少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であるダミー内層電極を、前記基材を構成する材料の間又は内部に配設すること、及び
前記同時焼成ステップにおいて前記成形体を焼成する条件下にて、前記ダミー内層電極を構成する材料の収縮挙動が、前記基材を構成する材料の収縮挙動より、前記内層電極を構成する材料の収縮挙動に近いこと、
を特徴とする。

換言すれば、本実施態様に係る大容量モジュールの周辺回路用の回路基板の製造方法においては、前記ダミー内層電極を構成する材料として、前記同時焼成ステップにおいて前記成形体を焼成する条件下にて、前記基材を構成する材料の収縮挙動より、前記内層電極を構成する材料の収縮挙動に近い収縮挙動を呈する材料を採用し、かかる材料を用いて、前記成形ステップにおいて、前記第１導体パターンとは接触しておらず且つ少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であるダミー内層電極を、前記基材を構成する材料の間又は内部に配設する。

上記により、本実施態様に係る大容量モジュールの周辺回路用の回路基板の製造方法においては、ダミー内層電極を配設しない従来技術に係る製造方法と比較して、同時焼成時における当該回路基板内での収縮挙動のバラツキを小さくして、同時焼成時における当該回路基板の変形、平面性の悪化、反り等の問題を低減することができる。

以上、本発明を説明することを目的として、特定の構成を有する幾つかの実施態様及び対応する実施例につき、時に添付図面を参照しながら説明してきたが、本発明の範囲は、これらの例示的な実施態様及び実施例に限定されるものと解釈されるべきではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることが可能であることは言うまでも無い。

１０…第２電子回路基板、１１…段差、１２…回路素子、１３…ヒートシンク、１４…基材、１５…内層電極、１６…第１表面電極、１７…ダミー内層電極、１８…ビア状ダミー導体、１９…第２表面電極、２０…第１電子回路基板、２１…パワー半導体素子、２２…ヒートシンク、及び３０…ケース。

Claims (13)

1. パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、且つ、主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなる、大容量モジュールの周辺回路用の回路基板であって、
   前記内層電極及び前記第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であり、
   前記回路基板が、前記第１導体パターンとは接触しておらず且つ前記基材の内部に埋設されたダミー内層電極を更に含んでなり、
   前記ダミー内層電極の少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であり、
   前記基材、前記第１表面電極及び前記内層電極、並びに前記ダミー内層電極を含んでなる前記回路基板の焼成条件における前記ダミー内層電極を構成する材料の収縮挙動が、同じ焼成条件における前記基材を構成する材料の収縮挙動より、同じ焼成条件における前記内層電極を構成する材料の収縮挙動に近い、
   大容量モジュールの周辺回路用の回路基板。
2. 請求項１に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面が存在する、
   大容量モジュールの周辺回路用の回路基板。
3. 請求項１に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面が存在しない、
   大容量モジュールの周辺回路用の回路基板。
4. 請求項３に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記第１表面に平行な平面への投影図において、
   前記内層電極が、前記回路基板の断面の概ね全面に亘って埋設されており、
   前記ダミー内層電極もまた、前記回路基板の断面の概ね全面に亘って埋設されており、且つ
   前記第１表面に直交する平面への投影図において、
   前記ダミー内層電極が、前記回路基板の前記内層電極から遠い側の主面と前記内層電極との間に埋設されている、
   大容量モジュールの周辺回路用の回路基板。
5. 請求項１に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記第１表面に平行であって且つ前記ダミー内層電極及び前記内層電極の両方と交差する平面、並びに前記第１表面に平行であって且つ前記ダミー内層電極とは交差するものの前記内層電極とは交差しない平面、の両方が存在する、
   大容量モジュールの周辺回路用の回路基板。
6. 請求項１に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記ダミー内層電極が、複数の層状ダミー導体と、これら複数の層状ダミー導体を相互に連接する内層ビア状ダミー導体と、によって構成されている、
   大容量モジュールの周辺回路用の回路基板。
7. 請求項１に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記第２回路基板の前記第１表面とは反対側の主面である第２表面に形成された第２表面電極を更に含んでなり、
   前記第２表面電極が前記内層電極と電気的に接続されている、
   大容量モジュールの周辺回路用の回路基板。
8. 請求項１乃至７の何れか１項に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記ダミー内層電極が、前記基材を構成する材料よりも高い熱伝導率を有する材料によって構成されている、
   大容量モジュールの周辺回路用の回路基板。
9. 請求項８に記載の大容量モジュールの周辺回路用の回路基板であって、
   前記第２回路基板の前記第１表面とは反対側の主面である第２表面においてダミー内層電極の少なくとも一部が露出している、
   大容量モジュールの周辺回路用の回路基板。
10. 請求項９に記載の大容量モジュールの周辺回路用の回路基板であって、
    前記ダミー内層電極が、熱伝導可能な状態で前記ダミー内層電極を構成し、且つ前記第２表面において露出するビア状ダミー導体である、露出ビア状ダミー導体を更に含んでなり、
    前記回路基板が、前記第２表面に配設された放熱手段を更に含んでなり、
    前記第２表面における前記露出ビア状ダミー導体の露出面と前記放熱手段とが熱伝導可能な状態で接触するように配設されている、
    大容量モジュールの周辺回路用の回路基板。
11. 請求項９に記載の大容量モジュールの周辺回路用の回路基板であって、
    前記ダミー内層電極を構成する層状ダミー導体のうち少なくとも１つが前記第２表面において露出しており、
    前記回路基板が、前記第２表面に配設された放熱手段を更に含んでなり、
    前記第２表面において露出している前記層状ダミー導体の露出面と前記放熱手段とが熱伝導可能な状態で接触するように配設されている、
    大容量モジュールの周辺回路用の回路基板。
12. 請求項８に記載の大容量モジュールの周辺回路用の回路基板であって、
    前記ダミー内層電極が、端面の少なくとも一部において露出している、
    大容量モジュールの周辺回路用の回路基板。
13. パワー半導体素子を含む第１電子回路の前記パワー半導体素子が配設されている側に前記パワー半導体素子を介して積層される第２電子回路に用いられる第２回路基板であり、
    主としてセラミックを含んでなる誘電体層からなる基材と、前記基材の内部に埋設された内層電極と、前記第１電子回路との積層時に前記第１電子回路に対向する側にある前記第２回路基板の主面である第１表面に形成された第１表面電極と、を含んでなり、且つ
    前記内層電極及び前記第１表面電極を含んでなる連続的な導体パターンである第１導体パターンの少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上である、
    大容量モジュールの周辺回路用の回路基板を、
    前記基材を構成する材料の間又は内部に前記内層電極を構成する材料を配設し且つ前記基材を構成する材料の前記第１表面に該当する表面に前記第１表面電極を構成する材料を配設してなる成形体を調製する成形ステップと、
    前記成形体を、予め定められた温度において、予め定められた期間に亘って、予め定められた環境下において焼成することにより、前記成形体の焼成体を得る同時焼成ステップと、
    を含む工程によって製造する、
    大容量モジュールの周辺回路用の回路基板の製造方法であって、
    前記成形ステップにおいて、前記第１導体パターンとは接触しておらず且つ少なくとも一部の前記第１表面に直交する方向における厚みが４０μｍ以上であるダミー内層電極を、前記基材を構成する材料の間又は内部に配設すること、及び
    前記同時焼成ステップにおいて前記成形体を焼成する条件下にて、前記ダミー内層電極を構成する材料の収縮挙動が、前記基材を構成する材料の収縮挙動より、前記内層電極を構成する材料の収縮挙動に近いこと、
    を特徴とする、
    大容量モジュールの周辺回路用の回路基板の製造方法。

Images