CN111584422A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111584422A
CN111584422A CN202010098360.5A CN202010098360A CN111584422A CN 111584422 A CN111584422 A CN 111584422A CN 202010098360 A CN202010098360 A CN 202010098360A CN 111584422 A CN111584422 A CN 111584422A
Authority
CN
China
Prior art keywords
metallization layer
semiconductor body
indentation
semiconductor
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010098360.5A
Other languages
English (en)
Other versions
CN111584422B (zh
Inventor
O·霍尔菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111584422A publication Critical patent/CN111584422A/zh
Application granted granted Critical
Publication of CN111584422B publication Critical patent/CN111584422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32054—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32056—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32113—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体装置包括：包括电介质绝缘层(110)以及布置在所述电介质绝缘层(110)的第一侧上的至少第一金属化层(111)的半导体衬底(10)，其中，所述第一金属化层(111)包括至少两个区段，每个区段通过凹陷(14)与相邻区段隔开；布置在所述第一金属化层(111)的所述区段之一上的半导体主体(20)；以及布置在所述半导体主体(20)的第一侧(L1、L2、B1、B2)和所述第一金属化层(111)的相应区段的最近边缘之间的至少一个凹痕(30)，其中，所述第一侧(L1、L2、B1、B2)与所述第一金属化层(111)的所述区段的最近边缘之间的距离(d1、d2)处于0.5mm和5mm之间。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体装置及其制造方法，并且特别是涉及用于功率半导体模块的半导体装置。
背景技术
功率半导体模块装置常常包括在外壳内的基板。至少一个衬底被布置在基板上。包括多个可控半导体部件(例如，在半桥配置中的两个或更多IGBT)的半导体装置通常被布置在所述至少一个衬底中的至少一个上。每个衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层以及沉积在衬底层的第二侧上的第二金属化层。例如，可控半导体部件被安装在第一金属化层上。当在功率半导体模块的使用期间导通和关断半导体部件时，将在功率半导体模块装置内生成热。在衬底内的、尤其是金属化层内的热循环可能在金属化层中引起多余的机械张力，尤其可能在靠近金属化层的边缘的那些区域中引起多余的机械张力。
需要一种改进的半导体装置，在其中金属化层更少地受到机械张力的影响，并且具有提高的电流承载容量。
发明内容
一种半导体装置包括：包括电介质绝缘层以及布置在所述电介质绝缘层的第一侧上的至少第一金属化层的半导体衬底，其中，所述第一金属化层包括至少两个区段，每个区段通过凹陷与相邻区段隔开；布置在所述第一金属化层的所述区段之一上的半导体主体；以及布置在所述半导体主体的第一侧和所述第一金属化层的相应区段的最近边缘之间的至少一个凹痕，其中，所述第一侧与所述第一金属化层的所述区段的最近边缘之间的距离在0.5mm和5mm之间。
一种用于制造半导体装置的方法包括：在电介质绝缘层的第一侧上形成第一金属化层，其中，所述第一金属化层包括至少两个区段，每个区段通过凹陷与相邻区段隔开；将半导体主体布置在所述第一金属化层的所述区段之一上；以及在所述半导体主体的第一侧和所述第一金属化层的相应区段的最近边缘之间形成至少一个凹痕，其中，所述第一侧与所述第一金属化层的所述区段的最近边缘之间的距离在0.5mm和5mm之间。
参考以下附图和说明书可以更好地理解本发明。附图中的部件未必是按比例绘制的，相反其重点在于说明本发明的原理。此外，在附图中，贯穿不同的视图的类似的附图标记表示对应的部分。
附图说明
图1示出了半导体衬底装置的截面图。
包括图2A和图2B的图2示意性地示出了执行0次热循环以及执行700.000次热循环之后的示例性半导体装置的区段的顶视图。
包括图3A和图3B的图3示意性地示出了示例性半导体装置的区段的顶视图以及半导体主体的顶视图。
图4示意性地示出了示例性半导体装置的顶视图。
图5示意性地示出了示例性半导体装置的顶视图。
图6示意性地示出了示例性半导体装置的截面图。
具体实施方式
在下文的详细描述中将参考附图。附图示出了可以在其中实践本发明的具体示例。应当理解，除非另有指示，否则可以使联系各种示例描述的特征和原理相互结合。在说明书和权利要求中，将某些元件指定为“第一元件”、“第二元件”、“第三元件”等不应被理解为用作枚举。相反，这样的指定只是为了称呼不同的“元件”。换言之，例如，“第三元件”的存在不要求“第一元件”和“第二元件”的存在。本文描述的半导体主体可以由(掺杂)半导体材料制成，并且所述半导体主体可以是半导体芯片或者可以被包括到半导体芯片当中。半导体主体具有电连接焊盘，并且包括至少一个具有电极的半导体元件。
图1示例性地示出了半导体衬底10。半导体衬底10包括电介质绝缘层110、附接至电介质绝缘层110的第一金属化层111以及附接至电介质绝缘层110的第二金属化层112。电介质绝缘层110设置在第一金属化层111和第二金属化层112之间。
第一金属化层111和第二金属化层112中的每一个可以由下述材料之一构成或者可以包括下述材料之一：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10是陶瓷衬底，即其中的电介质绝缘层110为陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由下述材料之一构成或者包括下述材料之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或者任何其他电介质陶瓷。例如，电介质绝缘层110可以由下述材料之一构成或者包括下述材料之一：Al2O3、AlN或Si3N4。例如，该衬底可以例如是直接铜键合(DCB)衬底、直接铝键合(DAB)衬底或者活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底一般包括含有诸如环氧树脂或聚酰亚胺的(填充)材料的电介质绝缘层110。例如，电介质绝缘层110的材料可以填充有陶瓷颗粒。这样的颗粒可以包括(例如)Si2O、Al2O3、AlN或BrN，并且可以具有处于大约1μm和大约50μm之间的直径。衬底10还可以是具有非陶瓷电介质绝缘层110的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层110可以由固化树脂构成或者可以包括固化树脂。电介质绝缘层110一般包括高绝缘电阻，同时具有低热传导系数。
一个或多个半导体主体20通常被布置在半导体衬底10上。布置在半导体衬底10上的半导体主体20中的每一个可以包括(可控)半导体部件，例如二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或者任何其他适当的(可控)半导体元件。一个或多个可控半导体部件可以形成半导体衬底10上的半导体装置。在图1中，示例性地示出了两个半导体主体20。然而，任何其他数量的半导体主体20也是可能的。根据一个示例，半导体主体20包括诸如Si、GaAs或SiC的半导体材料。然而，半导体主体20还可以包括任何其他适当的半导体材料。
半导体衬底10可以附接至基板或散热器(图1中未示出)，其中，第二金属化层112布置在电介质绝缘层110和基板/散热器30之间。基板上可以仅布置一个衬底10。然而，也可以在同一基板或散热器上布置两个或者更多衬底10。
图1中的半导体衬底10的第二金属化层112是连续的层。在图1所示的布置当中，第一金属化层111是结构化层。“结构化层”是指第一金属化层111不是连续的层，而是包括处于第一金属化层111的不同区段之间的凹陷14。在图1中示意性地示出了三个凹陷14。这一布置中的第一金属化层111示例性地包括四个不同的区段。然而，任何其他数量的区段和凹陷14也是可能的。可以将不同的半导体主体20安装到第一金属化层111的相同的区段或不同的区段上。第一金属化层111的不同的区段可以不具有任何电连接，或者可以使用电连接(例如，键合引线)与一个或多个其他区段电连接。例如，为了略举几例，电连接还可以包括连接板或导体轨。然而，这只是示例。第一金属化层111可以包括任何数量的区段。作为连续的层的第二金属化层112只是示例。第二金属化层112也可以是结构化层。在一些应用中，可以省略第二金属化层112。
一个或多个半导体主体20可以形成半导体装置。例如，两个半导体主体20可以均包括开关器件，并且两个半导体主体20可以按照半桥配置来布置。然而，任何其他配置也是可能的。
在很多应用当中，空间是至关重要的。因此，制造商不断地追求减小功率半导体模块的尺寸。因此，半导体衬底10的尺寸以及半导体衬底10的第一金属化层111的不同的区段的尺寸被不断减小。这使得半导体主体20被布置得相当靠近第一金属化层111的相应区段的边缘。在图2中对此给出了示例性说明。
图2示出了被布置在第一金属化层111的区段上的半导体主体20的顶视图。在图2中示意性地示出了第一金属化层111的三个区段。因此，在图2中还示出了将三个不同的区段隔开的两个凹陷14。图2中的半导体主体20具有矩形外形。半导体主体20的纵向侧的每一个(参考图3B)被布置为与凹陷14中的相应一个相距第一距离d1，或者换言之与相应区段的朝向该凹陷14的金属化边缘相距第一距离d1。例如，第一距离d1可以处于大约0.5mm和大约5mm之间。由于第一距离d1相对较小，因而由半导体主体20生成的热还朝向第一金属化层111的相应区段的边缘扩散。在半导体模块的使用期间，第一金属化层111的处于半导体主体20和凹陷14之间的区域在半导体主体20处于导通状态时通常被加热，接下来又在半导体主体20处于关断状态时再次冷却(热循环)。
图2A示意性地示出了制造之后的半导体主体20。其尚未执行任何热循环，即，半导体主体20尚未导通或关断，并且尚未受到加热和接下来的冷却。因此，第一金属化层111的不同的区段的金属化边缘仍然是锋利和洁净的。然而，如图2B所示意性地例示的，在多次热循环(例如，700.000次循环)之后，可能发生金属化层111的脱层。被布置为靠近半导体主体20的金属化边缘的脱层在图2B中可清楚地看到(通过图2B中的虚线指示的感兴趣区域)。脱层可以导致凹陷14的宽度的增大并导致金属化边缘和半导体主体20之间的距离d1的缩小。脱层可以进一步导致半导体装置的异常行为乃至故障。
因此，图3示例性地示出的半导体装置包括布置在半导体主体20和第一金属化层111的最近边缘之间的凹陷30。半导体主体20可以具有矩形或方形截面，并且包括第一纵向侧L1、第二纵向侧L2、第一窄侧B1和第二窄侧B2(例如，参考图3B)。在方形半导体主体当中，纵向侧L1、L2的长度可以对应于窄侧B1、B2的长度。在图3A所示的示例中，第一纵向侧L1和第二纵向侧L2均被布置为与第一金属化层111的最近边缘相距某一距离d1、d2。例如，该距离d1、d2可以处于0.5mm和5mm之间。第一纵向侧L1与第一金属化层111的边缘之间的距离d1以及第二纵向侧L2与第一金属化层111的边缘之间的距离d2可以相等或者可以互不相同。
在图3A所示的示例中，半导体主体20的第一纵向侧L1和第二纵向侧L2均被布置为靠近第一金属化层111的边缘。然而，这只是示例。一般地，也有可能纵向侧L1、L2中仅一个被布置为靠近第一金属化层111的边缘或者纵向侧L1和L2两者都不被布置为靠近第一金属化层111的边缘，并且此外或替代地，第一窄侧B1和/或第二窄侧B2被布置为靠近第一金属化层111的边缘。在这一语境下，靠近第一金属化层111的边缘是指距离d1、d2为5mm或更小。
为了降低脱层的可能性并且提高装置的电流承载容量，第一金属化层111的凹痕或凹陷30被布置在半导体主体20与第一金属化层111的最近边缘中的至少一个之间。在图3A所例示的示例中，分别地，一个凹痕30被布置在第一纵向侧L1和最近凹陷14之间，并且一个凹痕30被布置在第二纵向侧L2和最近凹陷14之间。将一个凹痕布置在半导体主体20的一侧L1、L2、B1、B2与靠近的金属化边缘之间可以足以减小第一金属化层111的周围区域中的任何机械张力或应力，由此提高功率半导体模块装置的电流承载容量。
如图3A中所示例性地示出的，这样的凹痕30可以具有圆形截面。然而，例如，凹痕30还可以具有任何其他形状，例如椭圆形状、矩形形状、方形形状、菱形形状或者斜方形形状。在图4中示例性地示出了具有矩形或狭缝形状的截面的凹痕30。图5示意性地示出了在半导体主体20的第一纵向侧L1和第二纵向侧L2中的每一个与朝向凹陷14的相应最近金属化边缘之间按照一行布置多个凹痕30的装置。
一般而言，可以在半导体主体20的一侧L1、L2、B1、B2与朝向凹陷14的最近金属化边缘之间形成一个或多个凹痕30。例如，一个或多个凹痕30中的每一个可以具有圆形形状、椭圆形状、矩形形状、方形形状、菱形形状、斜方形形状或者任何其他适当形状。
例如，至少一个凹痕30中的每一个可以在第一水平方向x具有处于300μm和1000μm之间或者处于550μm和650μm之间的直径r2。如图6中示意性所示，如果凹痕30具有不同于圆形形状的形状，那么直径r2可以指凹痕30在第一方向x的最大延伸量，第一方向x垂直于半导体主体20的相应侧L1、L2、B1、B2和相应金属化边缘。
第一金属化层111可以具有第一厚度l1。至少一个凹痕30中的每一个可以具有在垂直方向y的最大深度l2，其中，至少一个凹痕30的最大深度l2处于第一金属化层111的第一厚度l1的60％和100％之间。例如，第一金属化层111的第一厚度l1可以处于100μm和500μm之间。然而，第一金属化层111的任何其他适当的厚度l1也是可能的。例如，至少一个凹痕30与最近金属化边缘或凹陷14之间的距离d4可以处于0mm和3mm之间。例如，该距离d4可以取决于半导体主体20和相应凹陷14之间的距离d1、d2以及凹痕30的直径r2。
根据一个示例，至少一个凹痕30在第一方向x被布置为居中地处于半导体主体20与朝向相应凹陷14的最近金属化边缘之间。换言之，凹痕30与半导体主体20之间的距离等于凹痕30与该金属化边缘之间的距离。然而，凹痕30也可能被布置得离半导体主体20比离该最近金属化边缘更近，或反之亦然。在第一方向x，可以没有被布置为相互紧邻的任何凹痕30。换言之，从半导体主体20的边缘上的任一点朝向最近凹陷14延伸的垂直线不会跨越一个以上的凹痕30。
如图4示例性示出的，细长的凹痕30可以平行于半导体主体20的相应侧L1、L2、B1、B2延伸。细长的凹痕30沿第二轴z的最长延伸量r1可以对应于半导体主体20沿第二轴z的延伸量d5，其中，第二轴z垂直于第一轴x并且平行于半导体主体20的相应侧L1、L2延伸。然而，根据一个示例，凹痕30沿第二轴z的最长延伸量r1可以小于半导体主体20沿第二轴z的延伸量d5。
如图3A和图4所示，凹痕30在第二方向z的最远边缘可以相对于半导体主体20在第二方向z的最远边缘缩进距离d3。例如，该距离d3可以处于半导体主体20在第二方向z的总长度d5的10％和30％之间。凹痕30相对于半导体主体20的最远边缘缩进可以有助于进一步提高功率半导体模块装置的电流承载容量。例如，如果功率半导体模块装置的电流承载容量是至关重要的，那么可以使凹痕30相对于半导体主体20的最远边缘缩进。
例如，如图3A和图4示意性所示，可以使凹痕30沿半导体主体20的相应侧居中地布置。换言之，朝向半导体主体20的一个边缘(例如，第一窄侧B1的边缘)的距离d3可以等于朝向半导体主体20的另一边缘(例如，第二窄侧B2的边缘)的距离d3。
如图5所示，这种情况同样适用于多个凹痕30。多个凹痕30可以形成一行凹痕30，其中，该行凹痕30平行于半导体主体20的相应侧L1、L2延伸并且在第二方向z相对于半导体主体20的最远边缘缩进距离d3。而且，对于一行凹痕30而言，该距离d3可以处于半导体主体20在第二方向z的总长度d5的10％和30％之间。平行于半导体主体20的一侧在第二方向z延伸的一行凹痕30可以不延伸到半导体主体20在第二方向z的最远边缘以外。例如，处于两个相邻凹痕30之间的距离d6可以为至少50μm。
例如，如图5中示意性所示，与单个凹痕30类似，也可以使一行凹痕30沿半导体主体20的相应侧居中地布置。换言之，朝向半导体主体20的一个边缘(例如，第一窄侧B1的边缘)的距离d3可以等于朝向半导体主体20的另一边缘(例如，第二窄侧B2的边缘)的距离d3。
例如，所述至少一个凹痕30可以通过适当的蚀刻工艺形成，或者可以通过机械地减小第一金属化层111的厚度l1形成。例如，机械地减小第一金属化层111的厚度l1以形成至少一个凹痕30可以包括冲压或压印工艺。
在图3到图5所示的示例中，凹痕30沿半导体主体20的两侧L1、L2布置。然而，这只是示例。在一些应用中，仅沿半导体主体20的一侧L1、L2、B1、B2布置至少一个凹痕30就是足够的。这一侧可以是被布置为靠近金属化边缘的半导体主体20的纵向侧L1、L2或窄侧B1、B2。具体而言，相应侧L1、L2、B1、B2可以被布置在与金属化边缘相距距离d1、d2的位置处，所述距离为5mm或更小。还有可能沿半导体主体20的两侧或者三侧L1、L2、B1、B2布置至少一个凹痕30。然而，凹痕30通常不被布置在半导体主体20的超过三侧L1、L2、B1、B2上。
一种产生半导体装置的方法包括在电介质绝缘层110的第一侧上形成第一金属化层111，其中，第一金属化层111包括至少两个区段，每个区段通过凹陷14与相邻区段隔开。所述方法还包括将半导体主体20布置在第一金属化层111的区段之一上，以及在半导体主体20的第一侧L1、L2、B1、B2与第一金属化层111的相应区段的最近边缘之间形成至少一个凹痕30，其中，第一侧L1、L2、B1、B2与第一金属化层111的所述区段的最近边缘之间的距离d1、d2处于0.5mm和5mm之间。所述至少一个凹痕30与处于第一金属化层111的至少两个区段之间的至少一个凹陷14可以是同时形成的。例如，形成所述至少一个凹痕可以包括蚀刻工艺、冲压或者压印工艺之一。
例如，所述至少一个凹陷14可以是通过蚀刻工艺形成的。例如，连续的第一金属化层111可以被形成在电介质绝缘层110上，并且接下来连续的第一金属化层111可以在蚀刻工艺期间被结构化。所述至少一个凹痕30可以在这样的蚀刻工艺期间与所述至少一个凹陷14同时形成。然而，还可以在形成所述至少一个凹陷14之前或之后在单独的工艺中形成所述至少一个凹痕30。例如，所述至少一个凹陷14可以是在蚀刻工艺期间形成的，并且所述至少一个凹痕30可以是在接下来的另一蚀刻工艺期间或者是在冲压或压印工艺期间形成的。例如，如果所述至少一个凹痕30的深度l2小于第一金属化层111的厚度l1，那么所述至少一个凹痕30可以是在单独的蚀刻工艺期间形成的。
在附图中，仅示出了理解本发明所需的元件。然而，根据上文描述的示例的布置可以还包括额外的元件，例如额外的导体轨或者额外的半导体器件。

Claims (15)

1.一种半导体装置，包括：
半导体衬底(10)，所述半导体衬底(10)包括电介质绝缘层(110)以及布置在所述电介质绝缘层(110)的第一侧上的至少第一金属化层(111)，其中，所述第一金属化层(111)包括至少两个区段，每个区段通过凹陷(14)与相邻区段隔开；
半导体主体(20)，布置在所述第一金属化层(111)的所述区段之一上；以及
至少一个凹痕(30)，布置在所述半导体主体(20)的第一侧(L1、L2、B1、B2)和所述第一金属化层(111)的相应区段的最近边缘之间，其中，所述第一侧(L1、L2、B1、B2)与所述第一金属化层(111)的所述区段的所述最近边缘之间的距离(d1、d2)处于0.5mm和5mm之间。
2.根据权利要求1所述的半导体装置，还包括下述选项中的至少之一：
至少一个凹痕(30)，布置在所述半导体主体(20)的第二侧(L1、L2、B1、B2)和所述第一金属化层(111)的所述相应区段的最近边缘之间，其中，所述第二侧(L1、L2、B1、B2)与所述第一金属化层(111)的所述区段的所述最近边缘之间的距离(d1、d2)处于0.5mm和5mm之间；以及
至少一个凹痕(30)，布置在所述半导体主体(20)的第三侧(L1、L2、B1、B2)和所述第一金属化层(111)的所述相应区段的最近边缘之间，其中，所述第三侧(L1、L2、B1、B2)与所述第一金属化层(111)的所述区段的所述最近边缘之间的距离(d1、d2)处于0.5mm和5mm之间。
3.根据权利要求1或2所述的半导体装置，其中，所述至少一个凹痕(30)中的每一个的截面具有圆形形状、椭圆形状、矩形形状、方形形状、菱形形状或斜方形形状。
4.根据权利要求1到3中的任何一项所述的半导体装置，其中，所述至少一个凹痕(30)中的每一个在第一方向(x)的最大延伸量(r2)处于300μm和1000μm之间，其中，所述第一方向(x)垂直于所述半导体主体(20)的所述相应侧(L1、L2、B1、B2)和所述第一金属化层(111)的所述相应区段的所述最近边缘。
5.根据权利要求1到4中的任何一项所述的半导体装置，其中，所述第一金属化层(111)具有第一厚度(l1)，并且其中，所述至少一个凹痕(30)中的每一个的深度(l2)处于所述第一金属化层(111)的所述厚度(l1)的60％和100％之间。
6.根据权利要求1到5中的任何一项所述的半导体装置，其中，所述至少一个凹痕(30)中的每一个与所述第一金属化层(111)的所述区段的所述相应边缘之间的距离(d4)处于0mm和3mm之间。
7.根据前述权利要求中的任何一项所述的半导体装置，其中，所述至少一个凹痕(30)相对于所述半导体主体(20)在所述第二方向(z)的最远边缘缩进，使得所述至少一个凹痕(30)与所述半导体主体(20)在所述第二方向(z)的最远边缘之间的距离(d3)处于所述半导体主体(20)在所述第二方向(z)的最大长度(d5)的10％和30％之间。
8.根据前述权利要求中的任何一项所述的半导体装置，包括多个凹痕(30)，所述多个凹痕(30)处于所述半导体主体(20)的所述第一侧(L1、L2、B1、B2)与所述第一金属化层(111)的所述相应区段的所述最近边缘之间，其中，所述多个凹痕(30)按照一行布置在所述半导体主体(20)的所述第一侧(L1、L2、B1、B2)和所述第一金属化层(111)的所述相应区段的所述最近边缘之间。
9.根据权利要求8所述的半导体装置，其中，所述一行凹痕(30)平行于所述半导体主体20的相应侧延伸。
10.根据权利要求8或9所述的半导体装置，其中，所述一行凹痕(30)中的两个相邻凹痕(30)之间的距离(d6)为至少50μm。
11.根据权利要求8到10中的任何一项所述的半导体装置，其中，所述一行凹痕(30)相对于所述半导体主体(20)在所述第二方向(z)的最远边缘缩进，使得所述一行凹痕(30)与所述半导体主体(20)在所述第二方向(z)的最远边缘之间的距离(d3)处于所述半导体主体(20)在所述第二方向(z)的最大长度(d5)的10％和30％之间。
12.根据前述权利要求中的任何一项所述的半导体装置，其中，所述半导体主体(20)包括IGBT、MOSFET、JFET、HEMT或二极管。
13.一种制造半导体装置的方法，所述方法包括：
在电介质绝缘层(110)的第一侧上形成第一金属化层(111)，其中，所述第一金属化层(111)包括至少两个区段，每个区段通过凹陷(14)与相邻区段隔开；
将半导体主体(20)布置在所述第一金属化层(111)的所述区段之一上；以及
在所述半导体主体(20)的第一侧(L1、L2、B1、B2)和所述第一金属化层(111)的相应区段的最近边缘之间形成至少一个凹痕(30)，其中，所述第一侧(L1、L2、B1、B2)与所述第一金属化层(111)的所述区段的所述最近边缘之间的距离(d1、d2)处于0.5mm和5mm之间。
14.根据权利要求13所述的方法，其中，
同时形成所述至少一个凹痕(30)与处于所述第一金属化层(111)的所述至少两个区段之间的所述至少一个凹陷(14)；
在形成处于所述第一金属化层(111)的所述至少两个区段之间的所述至少一个凹陷(14)之前形成所述至少一个凹痕(30)；或者
在已经形成处于所述第一金属化层(111)的所述至少两个区段之间的所述至少一个凹陷(14)之后形成所述至少一个凹痕(30)。
15.根据权利要求13或14所述的方法，其中，形成所述至少一个凹痕(30)包括蚀刻工艺、冲压或压印工艺之一。
CN202010098360.5A 2019-02-18 2020-02-18 半导体装置及其制造方法 Active CN111584422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19157627.1A EP3696851B1 (en) 2019-02-18 2019-02-18 Semiconductor arrangement and method for producing the same
EP19157627.1 2019-02-18

Publications (2)

Publication Number Publication Date
CN111584422A true CN111584422A (zh) 2020-08-25
CN111584422B CN111584422B (zh) 2023-10-24

Family

ID=65496719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010098360.5A Active CN111584422B (zh) 2019-02-18 2020-02-18 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11688712B2 (zh)
EP (1) EP3696851B1 (zh)
CN (1) CN111584422B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117501435A (zh) * 2022-06-15 2024-02-02 华为数字能源技术有限公司 半导体封装和制造半导体封装的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2753489A1 (de) * 1976-12-22 1978-06-29 Ibm Monolithisch integrierte halbleiterschaltung
US5527620A (en) * 1993-06-02 1996-06-18 Schulz-Harder; Jurgen Metal coated substrate having improved resistivity to cyclic temperature stress
US20040022102A1 (en) * 1997-03-31 2004-02-05 Chunlin Liang Thermal conducting trench in a semiconductor structure and method for forming the same
US7589009B1 (en) * 2006-10-02 2009-09-15 Newport Fab, Llc Method for fabricating a top conductive layer in a semiconductor die and related structure
CN103839879A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US20160093594A1 (en) * 2014-09-30 2016-03-31 Renesas Electronics Corporation Semiconductor device
CN106298684A (zh) * 2015-06-23 2017-01-04 艾马克科技公司 半导体装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4004844C1 (de) 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
JPH08250823A (ja) * 1995-03-10 1996-09-27 Toshiba Corp セラミックス回路基板
JP3115238B2 (ja) * 1996-09-09 2000-12-04 株式会社東芝 窒化けい素回路基板
DE19927046B4 (de) 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
DE10111185A1 (de) 2001-03-08 2002-06-13 Siemens Ag Keramik-Metall-Substrat
DE10337640A1 (de) 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
DE102004019568B4 (de) 2004-04-22 2019-06-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat
DE102006045939B4 (de) 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
JP5056325B2 (ja) * 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
US8563364B2 (en) * 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
DE102012102611B4 (de) 2012-02-15 2017-07-27 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102013102540B4 (de) 2013-02-22 2019-07-04 Rogers Germany Gmbh Metall-Keramik-Substrat, Modulanordnung sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102013104739B4 (de) 2013-03-14 2022-10-27 Rogers Germany Gmbh Metall-Keramik-Substrate sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102013105528B4 (de) 2013-05-29 2021-09-02 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
JP6278516B2 (ja) * 2014-05-28 2018-02-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
DE102014119386B4 (de) 2014-12-22 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Metall-Keramik-Substrates und zugehöriges Metall-Keramik-Substrat

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2753489A1 (de) * 1976-12-22 1978-06-29 Ibm Monolithisch integrierte halbleiterschaltung
US5527620A (en) * 1993-06-02 1996-06-18 Schulz-Harder; Jurgen Metal coated substrate having improved resistivity to cyclic temperature stress
US20040022102A1 (en) * 1997-03-31 2004-02-05 Chunlin Liang Thermal conducting trench in a semiconductor structure and method for forming the same
US7589009B1 (en) * 2006-10-02 2009-09-15 Newport Fab, Llc Method for fabricating a top conductive layer in a semiconductor die and related structure
CN103839879A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US20160093594A1 (en) * 2014-09-30 2016-03-31 Renesas Electronics Corporation Semiconductor device
CN106298684A (zh) * 2015-06-23 2017-01-04 艾马克科技公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US11955450B2 (en) 2024-04-09
US11688712B2 (en) 2023-06-27
US20230275059A1 (en) 2023-08-31
CN111584422B (zh) 2023-10-24
EP3696851B1 (en) 2022-10-12
EP3696851A1 (en) 2020-08-19
US20200266171A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US7786486B2 (en) Double-sided package for power module
US9171773B2 (en) Semiconductor device
US9397017B2 (en) Substrate structures and methods of manufacture
US9385107B2 (en) Multichip device including a substrate
JP2010283053A (ja) 半導体装置及びその製造方法
US11955450B2 (en) Method for producing a semiconductor arrangement
US11935811B2 (en) Baseplate for a semiconductor module and method for producing a baseplate
CN112053994A (zh) 半导体衬底和半导体装置
JP5257096B2 (ja) 半導体装置
US11942449B2 (en) Semiconductor arrangement and method for producing the same
EP3513432B1 (en) Press-pack power module
US20230170286A1 (en) Terminal Element or Bus Bar, and Power Semiconductor Module Arrangement Comprising a Terminal Element or Bus Bar
EP3770962A1 (en) Semiconductor module arrangement
US11362080B2 (en) Semiconductor arrangement
EP2802007A1 (en) Power semiconductor module
JP6479207B2 (ja) 改善されたボンディング接続構造部を備えたパワー半導体モジュール
EP4084062A1 (en) Power semiconductor module arrangement
US11881524B2 (en) Semiconductor device
US20240243097A1 (en) Power module package structure
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
EP3872848A1 (en) Metal tab for chip assembly
JP7026688B2 (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法
JP2023163856A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant