JP2010537397A - 電気的回路装置及び電気的回路装置の製造方法 - Google Patents

電気的回路装置及び電気的回路装置の製造方法 Download PDF

Info

Publication number
JP2010537397A
JP2010537397A JP2010520514A JP2010520514A JP2010537397A JP 2010537397 A JP2010537397 A JP 2010537397A JP 2010520514 A JP2010520514 A JP 2010520514A JP 2010520514 A JP2010520514 A JP 2010520514A JP 2010537397 A JP2010537397 A JP 2010537397A
Authority
JP
Japan
Prior art keywords
circuit
circuit device
transfer device
transfer
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010520514A
Other languages
English (en)
Inventor
フランツ ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010537397A publication Critical patent/JP2010537397A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明は、少なくとも1つの第1の回路デバイスと少なくとも1つの第2の回路デバイスを備え、前記回路デバイスが少なくとも1つのトランスファデバイスの介在接続のもとで相互に電気的に接続される電気的回路装置に関している。本発明によれば、前記トランスファデバイス(2)が導電接着接合部(32)を介して第1の回路デバイス(1)と導電的に接続され、さらに前記トランスファデバイス(2)が導電接着型接合部(32)及び/又は蝋付け接合部(29)を介して第2の回路デバイス(3)と導電的に接続される。

Description

本発明は、少なくとも1つの第1の回路デバイスと少なくとも1つの第2の回路デバイスを備え、前記回路デバイスが少なくとも1つのトランスファデバイスの介在接続のもとで相互に電気的に接続される電気的回路装置に関している。
また本発明は、少なくとも1つの第1の回路デバイスと少なくとも1つの第2の回路デバイスを備え、前記デバイスの電気的な接続のために少なくとも1つのトランスファデバイスが回路デバイス間に配設され、前記トランスファデバイスによって前記回路デバイスが導電的に接続される、電気的な回路装置を製造するための方法に関している。
2つの回路デバイスを備えたこの種の回路装置は、例えば様々な機能を備えた電子的機器としても公知である。このような電子的機器は一般に、制御エレクトロニクス系として構成された第1の回路デバイスと、パワーエレクトロニクス系として構成された第2の回路デバイスからなっている。これらの制御エレクトロニクスとパワーエレクトロニクスではその多くに異なった回路技術が用いられている。これらの制御エレクトロニクスとパワーエレクトロニクスの大抵の電気的及び機械的な接合構想ではフラットに形成される取付け面が想定される。技術の異なる複数の回路デバイスが用いられている場合の様々な取付け構想は、大抵はプラグ、ケーブル、打抜き格子、ボンディング、可撓性プリント基板シート及び/又はその他の電気的接合手段、電気的及び/又は機械的接合手段などによって実現される。このような従来の取付け構想では、第1の回路デバイスと第2の回路デバイスを電気的に接続するための配線案内のための付加的な構造空間が必要となる。
発明の開示
本発明によれば、少なくとも1つのトランスファデバイスを用いた、複数の回路デバイスの容易な取付けと省スペース的な電気的接続/接触接続のために、トランスファデバイスが導電接着接合部を介して第1の回路デバイスと導電的に接続され、さらに前記トランスファデバイスが導電接着型接合部及び/又は蝋付け接合部を介して第2の回路デバイスと導電的に接続される。電気的な相互接続のために2つの回路デバイスが複数のコンタクト領域を有しており、このコンタクト領域はトランスファデバイスによって電気的に相互に接続される。それに対してトランスファデバイスは、第1の回路デバイスのコンタクト領域を第2の回路デバイスの相応に対応しているコンタクト領域に電気的に接続させる相応の電気的な配電構造を有している。この目的のためにトランスファデバイスもコンタクト領域を有している。第1の回路デバイスのコンタクト領域は、導電接着型接合部を用いてトランスファデバイスの対応するコンタクト領域に電気的に接続される。第2の回路デバイスのコンタクト領域は、トランスファデバイスの対応するコンタクト領域によって導電接着型接合部及び/又は蝋付け接合部を用いて電気的に接続される。第1の回路デバイスのコンタクト領域に対応するトランスファデバイスのコンタクト領域は、第2の回路デバイスのコンタクト領域に対応するトランスファデバイスのコンタクト領域と、トランスファデバイスの電気的な配電構造を介して相互に次のように接続される。すなわち、第1の回路デバイスのコンタクト領域が第2の回路デバイスの対応するコンタクト領域と取付けの終わった後で電気的に接続するように接続される。第1の回路デバイスないしは第2の回路デバイスとトランスファデバイスの接合材料は、異なっていてもよいし同じであってもよいが、それぞれの接続形成の前に、接続形成用の各材料がペースト状で存在すると有利である。
有利にはトランスファデバイスは、回路デバイスが相互に機械的にも接続されるように構成される。その場合にはコンパクトで安定した電気的な回路装置が得られる。さらに本発明の別の有利な構成によれば、少なくとも1つのさらなるトランスファデバイス及び/又は少なくとも1つのトランスファ素子が回路デバイスの電気的及び/又は機械的接続のために設けられる。
本発明のさらに別の有利な構成によれば、トランスファデバイスの上側に第1の回路デバイスとの接続のための導電接着型接合部が設けられ、トランスファデバイスの下側に第2の回路デバイスとの接続のための導電接着型接合部及び/又は蝋付け接合部が設けられる。前記上側と下側は、トランスファデバイスの実際の配向方向に依存することなく、当該トランスファデバイスの相互に対向する2つの側である。
有利には、前記トランスファデバイスは、トランスファ基板であるか又は少なくとも1つのトランスファ基板を有している。この場合トランスファデバイスはn個(n=1,2,3…)の層で形成されている。
前記第1の回路デバイスは、回路基板であるか又は少なくとも1つの回路基板を有している。この場合第1の回路デバイスはm個(m=1,2,3…)の層で形成される。
本発明のさらに別の構成によれば、前記第2の回路デバイスは、第2の回路基板であるか又は少なくとも1つの第2の回路基板を有している。この場合第2の回路デバイスはo個(o=1,2,3…)の層で形成される。
本発明の別の構成によれば、第1の回路デバイスは第1の回路支持体技法で形成される。この場合有利には前記第1の回路デバイスがプリント基板を用いた従来技法か又はLTCC(Low Temperature Confired Ceramic)基板を用いたLTCC技法で形成される。
さらに有利には、前記第2の回路デバイスは第2の回路支持体技法で形成される。この場合有利には前記第2の回路デバイスはDCB(Direct Copper Bonded)基板を用いたDCB技法で形成される。
特に第1の回路デバイスは低電流回路デバイスであり、及び/又は第2の回路デバイスは高電流回路デバイスである。前記低電流回路デバイスとは本願との関係においてはその消費電力が導電性接続媒体、つまり導電性接着剤の電流耐性を上回らない範囲で低いものと理解されたい。また前記高電流回路デバイスとは本願との関係においてはその消費電力が(少なくとも1つの作動状況において)導電性接続媒体(導電性接着剤及び/又は蝋付けペースト)の電流耐性を上回らない範囲で高いものと理解されたい。
有利には前記導電接着型接合部は、導電性接着剤、特にプリントされた導電性接着剤によって形成されている。この導電性接着剤は第1の回路デバイスとトランスファデバイスの電気的な接続のために、有利には第1の回路デバイスのコンタクト領域及び/又はトランスファデバイスのコンタクト領域にプリントされ、さらに第2の回路デバイスとトランスファデバイスの電気的な接続のために、有利には第2の回路デバイスのコンタクト領域及び/又はトランスファデバイスのコンタクト領域にプリントされる。
さらに有利には前記蝋付け接合部は、蝋付けペースト、特にプリントされた蝋付けペーストによって形成されている。この場合トランスファデバイス及び第2の回路デバイスの取付け前に、トランスファデバイス及び/又は第2の回路デバイスのコンタクト領域に蝋付けペーストがプリントされ、引き続き相互に蝋付けされる。
有利には、2つの回路デバイスとトランスファデバイスが電気的に絶縁された充填材料(アンダーフィル)を用いて相互に機械的に接合され、それによって電気的な回路装置が電気的な回路モジュールとして形成される。この種のアンダーフィルはSMD技術から公知である。
本発明の方法によれば、トランスファデバイスが導電性接着剤を用いて第1の回路デバイスと導電的に接合され、さらに前記トランスファデバイスが導電接着型接合部及び/又は蝋付け接合部を用いて第2の回路デバイスと導電的に接合される。有利には2つの回路デバイスを備えた回路装置のための以下の製造ステップが実施される。すなわち、
トランスファデバイスの第2の側に蝋付けペーストをプリントするステップと、
トランスファデバイスを第2の回路デバイスに蝋付けし、引き続き第1の機能テストを実施するステップと、
トランスファデバイスの第1の側に導電性接着剤をプリントするステップと、
トランスファデバイスと第2の回路デバイスからなるシステム(中間モジュール)に第1の回路デバイスを接着し、引き続き回路装置全体の機能テストを実施するステップと、
モジュールの機械的安定性を高めるために充填材料(アンダーフィル)を充填するステップが実施される。
第1の回路デバイス、第2の回路デバイス、及びトランスファデバイスを示した図 蝋付けペーストのプリントされたトランスファデバイス トランスファデバイスとこれに蝋付けされた第2の回路デバイスからなる中間モジュールを示した図 その上側で導電性接着剤がプリントされている図3に示した第2の回路デバイスとトランスファデバイスからなる中間モジュールを示した図 第1の回路デバイスとトランスファデバイスと第2の回路デバイスから形成された電気的回路装置を示した図 機械的安定性のためのアンダーフィルと共に図5の回路装置を示した図 冷却体と回路装置の熱的コンタクトを表した図
次に本発明を図面に基づき以下の明細書で詳細に説明する。
図1には、回路装置4に対する電気的な接続形成前の第1の回路デバイスとトランスファデバイス2と第2の回路デバイス3が示されている。
第1の回路デバイス1は、m個の層(ここでは前記m=4)からなる第1の回路基板5によって形成されている。その上側6には第1の回路デバイス1の下側と同じように複数の電気的な構成素子8、特に電子素子が配設されており、第1の回路デバイス1の導体線路9(一部のみ描写)と接触接続している。第1の回路デバイス1の種々異なる上下の層は、図には示されていない、バイアスとして形成される貫通コンタクトによって電気的にコンタクト形成される。第1の回路デバイス1は、その下側に複数のコンタクト領域10を有しており、これらのコンタクト領域10は、取付けられた回路装置のもとで第1の回路デバイス1とトランスファデバイス2のコンタクト形成のために用いられる。第1の回路デバイスは低電流回路デバイス11として構成されている。
トランスファデバイス2は、n個の層(ここでは前記n=2)からなるトランスファ基板12によって形成されており、このトランスファ基板12は上側13として形成されている第1の側13と、下側14として形成されている第2の側14にそれぞれコンタクト領域15を有している。このコンタクト領域15は、トランスファデバイス2の導体線路16を用いて相互に電気的に接続されている。この接続とは、上側13でのコンタクト領域15間の接続と、下側14でのコンタクト領域15間の接続と、上側13及び下側14のコンタクト領域15間の接続を指す。トランスファデバイス2の上側13のコンタクト領域15は、次のように配設されている。すなわちこれらのコンタクト領域15が取付けポジションにおいて第1の回路デバイス1の下側に割当てられているコンタクト領域10と重なるように配設されている。
第2の回路デバイス3は、o個の層からなる第2の回路基板17によって形成されており、この場合前記"o"は1である。この第2の回路デバイス3はその上側18に電気的な構成素子19、特に電子素子を有している。第2の回路デバイス3の下側20は、当該実施例では電気的な構成素子19を持たず、例えば図7に示されている冷却体21の熱的コンタクトのために用いることが可能である。第2の回路デバイス3の電気的な構成素子19は、第2の回路デバイス3の上側18のコンタクト領域22と、導体線路23を用いて電気的にコンタクト形成される。第2の回路デバイス3のコンタクト領域22は、次のように配設される。すなわち該コンタクト領域が取付け位置においてトランスファデバイス2の下側14のコンタクト領域15と重なるように配設されている。第2の回路デバイス3のコンタクト領域22とトランスファデバイス2下側14のコンタクト領域15を用いて、第2の回路デバイス3とトランスファデバイス2は、回路装置4の取り付けのもとで相互に電気的にコンタクト形成される。第2の回路デバイス3は高電流回路デバイス24である。
電気的な構成素子8,19は、少なくとも部分的に電子的な構成素子、特にSMD構成部材である。第1の回路デバイス1は、取付け完成された回路装置4の内部において制御エレクトロニクス25を形成し、第2の回路デバイス3は取付け完成された回路装置4においてパワーエレクトロニクス26を形成している。それに応じて第1の回路デバイス1の電気的構成素子8は、制御エレクトロニクス25の素子と第2の回路デバイス3の電気的構成素子19とパワーエレクトロニクス26のパワー構成素子である。この第2の回路デバイス3の電気的構成素子19は少なくとも部分的に相応の電気的端子を備えたパワー半導体ではない。
以下の明細書では図2〜図7に基づいて、第1の回路デバイス1とトランスファデバイス2と第2の回路デバイス3からなる回路装置4の取付けの経過を説明する。この取付けによって図6及び図7に示されているような三次元的多層回路装置27として形成された回路装置4が得られる。この取付け経過は以下の通りである。
1.トランスファデバイス2の下側14に蝋付けペースト28をプリントする。図2にはそのコンタクト領域15の下側14に蝋付けペースト28がプリントされている相応のトランスファデバイス2が示されている。
2.トランスファデバイス2に第2の回路デバイス3を蝋付けする。図3には、トランスファデバイス2と第2の回路デバイス3のコンタクト領域15,22、並びに蝋付けペースト28で形成された蝋付け接合部29を介して相互に電気的にコンタクト形成されるデバイス2,3が示されている。この場合これらのデバイス2,3から中間モジュール30が形成される。トランスファデバイス2と第2の回路デバイス3の第1のコンタクト形成に続いて当該中間モジュール30の第1の機能テストが実施され得る。
3.トランスファデバイス2上側13のコンタクト領域への導電性接着剤31のプリント。図4には図3中に示されているモジュール30が示されており、ここではトランスファデバイス2上側13のコンタクト領域15に、図には示されていない第1の回路デバイス1との電気的なコンタクト形成のための導電性接着剤31がプリントされる。
4.第1の回路デバイス1とモジュール30の電気的なコンタクト形成のための導電性接着剤31を用いた第1の回路デバイス1とモジュール30の接着。図5には第1の回路デバイス1とトランスファデバイス2と第2の回路デバイス3からなる本発明による回路装置4が示されている。図3及び図4に示されているモジュール30に対して、第1の回路デバイス1のコンタクト領域10がトランスファデバイス2のコンタクト領域15との電気的なコンタクト形成のために相互に接着される。第1の回路デバイス1上側6の構成素子8は、ボンディング接続手段33を用いて導体線路9とコンタクトする。
三次元的多層回路装置27として形成されている回路装置4の機械的安定性を高めるために、第1の回路デバイス1と第2の回路デバイス3の間にトランスファデバイス2を少なくとも部分的に囲繞する電気的に絶縁されたアンダーフィル34が埋込まれる。この種のアンダーフィル34は例えばSMD表面実装技術の分野で公知である。引き続き回路装置4の最終的な機能テストが行われる。
アンダーフィル34の埋込みの後では、三次元的多層回路装置27がケーシング内に組み込まれ、回路装置4の外部とのコンタクト形成が実施可能となる。その際回路デバイス1,3の少なくとも1つが有利には熱伝導性ペースト35を介して冷却体21と熱的にコンタクト形成される(図7)。
有利には以下の実施形態が挙げられる。すなわち、
プリント基板/基板5,12,17として例えばSTD基板、LTCC(Low Temperature Confired Ceramic)基板、DCB(Direct Copper Bonded)基板、従来のプリント基板などである。
さらに以下の利点も得られる。すなわち、
−例えばプラグ、ケーブル、打込み格子、ボンディング手段、可撓性プリント基板などスペースを要する接続要素が不要
−特に制御エレクトロニクスとパワーエレクトロニクス25,26相互間の接続に対する導電接着接合型取付け方式と蝋付け接合型取付け方式の統合。
この場合高電流領域ないしパワーエレクトロニクス26に対しては蝋付け接合29が用いられ、低電流領域ないし制御エレクトロニクス25に対しては導電接着接合32が用いられる。
蝋付け接合による取付けと接着接合による取付けの統合は、トランスファデバイス2を用いることによって実現可能となる。この場合トランスファデバイス2は以下の目的を担っている。すなわち、
−第1及び第2の回路デバイス1,3の電気的なコンタクト形成(配線構成)
−第1の回路デバイス1と第2の回路デバイス3の間の熱的絶縁(これは特に高電流回路デバイス24と低電流回路デバイス11に対して利点となる)
−第1と第2の回路デバイスの間の材料緊張の補償調整
−導電接着接合領域32と蝋付け接合領域29の分離、この場合付加的に導電性接着剤31ないしアンダーフィル34を用いることができる。
特に有利にはまず各デバイス(第1の回路デバイス1,トランスファデバイス2,第2の回路デバイス3)がそれぞれの技術(従来のプリント基板、LTCC基板、DBC基板)で処理され、その場合1つの大きな基板に組み込まれる各デバイス1,2,3毎に検査が行われ、その後で個別化することが可能である。
代替的に図示の2つの回路デバイス1,3とトランスファデバイス2を備えた回路装置4の代わりに、3以上の回路デバイスを備えた回路装置4も可能である。その場合には少なくとも2つのトランスファデバイスによって電気的な相互接続/コンタクト形成がなされる。その際有利には一方のトランスファデバイスの導電接着接合部だけは蝋付け接合部として形成される。

Claims (10)

  1. 少なくとも1つの第1の回路デバイスと少なくとも1つの第2の回路デバイスを備え、
    前記回路デバイスが少なくとも1つのトランスファデバイスの介在接続のもとで相互に電気的に接続される電気的回路装置において、
    前記トランスファデバイス(2)が導電接着接合部(32)を介して第1の回路デバイス(1)と導電的に接続され、さらに前記トランスファデバイス(2)が導電接着型接合部(32)及び/又は蝋付け接合部(29)を介して第2の回路デバイス(3)と導電的に接続されるように構成されていることを特徴とする電気的回路装置。
  2. 前記トランスファデバイス(2)は当該トランスファデバイスの上側(13)に第1の回路デバイス(1)との接続のための導電接着型接合部(32)を有し、さらに前記トランスファデバイスの下側(14)に第2の回路デバイス(2)との接続のための導電接着型接合部(32)及び/又は蝋付け接合部(29)を有している、請求項1記載の電気的回路装置。
  3. 前記トランスファデバイス(2)は、トランスファ基板(12)であるか又は少なくとも1つのトランスファ基板(12)を有している、請求項1または2記載の電気的回路装置。
  4. 前記第1の回路デバイス(1)は、回路基板(5)であるか又は少なくとも1つの回路基板(5)を有している、請求項1から3いずれか1項記載の電気的回路装置。
  5. 前記第2の回路デバイス(3)は、第2の回路基板(17)であるか又は少なくとも1つの第2の回路基板(17)を有している、請求項1から4いずれか1項記載の回路装置。
  6. 前記第1の回路デバイス(1)は第1の回路支持体技法で形成される、請求項1から5いずれか1項記載の回路装置。
  7. 前記第2の回路デバイス(3)は、第2の回路支持体技法で形成される、請求項1から6いずれか1項記載の回路装置。
  8. 前記導電接着型接合部(32)は、導電性接着剤(31)、特にプリントされた導電性接着剤(31)によって形成されている、請求項1から7いずれか1項記載の回路装置。
  9. 前記蝋付け接合部(29)は、蝋付けペースト(28)、特にプリントされた蝋付けペースト(28)によって形成されている、請求項1から8いずれか1項記載の回路装置。
  10. 少なくとも1つの第1の回路デバイスと少なくとも1つの第2の回路デバイスを備え、前記デバイスの電気的な接続のために少なくとも1つのトランスファデバイスが回路デバイス間に配設され、前記トランスファデバイスによって前記回路デバイスが導電的に接続される、電気的な回路装置を製造するための方法において、
    前記トランスファデバイスを、導電性接着剤を用いて第1の回路デバイスと導電的に接合し、さらに前記トランスファデバイスを、導電接着型接合部及び/又は蝋付け接合部を用いて第2の回路デバイスと導電的に接合させるようにしたことを特徴とする方法。
JP2010520514A 2007-08-16 2008-07-10 電気的回路装置及び電気的回路装置の製造方法 Pending JP2010537397A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007038514A DE102007038514A1 (de) 2007-08-16 2007-08-16 Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung
PCT/EP2008/058959 WO2009021786A1 (de) 2007-08-16 2008-07-10 Elektrische schaltungsanordnung und verfahren zur herstellung einer elektrischen schaltungsanordnung

Publications (1)

Publication Number Publication Date
JP2010537397A true JP2010537397A (ja) 2010-12-02

Family

ID=39885005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010520514A Pending JP2010537397A (ja) 2007-08-16 2008-07-10 電気的回路装置及び電気的回路装置の製造方法

Country Status (6)

Country Link
US (1) US20110085314A1 (ja)
EP (1) EP2181570A1 (ja)
JP (1) JP2010537397A (ja)
CN (1) CN101779529B (ja)
DE (1) DE102007038514A1 (ja)
WO (1) WO2009021786A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363967U (ja) * 1989-10-23 1991-06-21
JPH0426184A (ja) * 1990-05-21 1992-01-29 Nec Corp 厚膜回路基板

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3316017A1 (de) * 1983-05-03 1984-11-08 Siegert GmbH, 8501 Cadolzburg Verfahren zur herstellung elektrischer verbindungen an multisubstratschaltungen, sowie hiernach hergestellte multisubstratschaltungen
US5285926A (en) * 1987-10-26 1994-02-15 Unidynamics Corporation Multiple-product merchandising machine
US5048717A (en) * 1987-10-26 1991-09-17 Unidynamics Corporation Multiple-product merchandizing machine
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
US5854302A (en) * 1993-04-29 1998-12-29 The Dow Chemical Company Partially polymerized divinylsiloxane linked bisbenzocyclobutene resins and methods for making said resins
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5661647A (en) * 1995-06-07 1997-08-26 Hughes Electronics Low temperature co-fired ceramic UHF/VHF power converters
US5604673A (en) * 1995-06-07 1997-02-18 Hughes Electronics Low temperature co-fired ceramic substrates for power converters
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
SE514424C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Övergång mellan symmetrisk och asymmetrisk stripline i ett flerlagers mönsterkort
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US20020061665A1 (en) * 2000-07-03 2002-05-23 Victor Batinovich Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via
US6373348B1 (en) * 2000-08-11 2002-04-16 Tektronix, Inc. High speed differential attenuator using a low temperature co-fired ceramic substrate
US6535083B1 (en) * 2000-09-05 2003-03-18 Northrop Grumman Corporation Embedded ridge waveguide filters
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US6663399B2 (en) * 2001-01-31 2003-12-16 High Connection Density, Inc. Surface mount attachable land grid array connector and method of forming same
US6495771B2 (en) * 2001-03-29 2002-12-17 International Business Machines Corporation Compliant multi-layered circuit board for PBGA applications
CN2481114Y (zh) * 2001-05-08 2002-03-06 富莉科技股份有限公司 一种印刷电路内层基板固著装置
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US6835682B2 (en) * 2002-06-04 2004-12-28 E. I. Du Pont De Nemours And Company High thermal expansion glass and tape composition
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US20050225222A1 (en) * 2004-04-09 2005-10-13 Joseph Mazzochette Light emitting diode arrays with improved light extraction
US7241680B2 (en) * 2004-04-30 2007-07-10 Intel Corporation Electronic packaging using conductive interposer connector
FR2872992B1 (fr) * 2004-07-09 2006-09-29 Valeo Vision Sa Assemblage electronique a drain thermique notamment pour module de commande de lampe a decharge de projecteurs de vehicule automobile
US7252408B2 (en) * 2004-07-19 2007-08-07 Lamina Ceramics, Inc. LED array package with internal feedback and control
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
TWI280593B (en) * 2005-06-16 2007-05-01 Via Tech Inc Inductor
TWI268627B (en) * 2005-07-27 2006-12-11 Impac Technology Co Ltd Image sensing module and method for packing the same
US7529013B2 (en) * 2005-08-29 2009-05-05 Samsung Electro-Mechanics Co., Ltd. Optical modulator module package
JP2007108753A (ja) * 2005-10-11 2007-04-26 Samsung Electro Mech Co Ltd メムスパッケージおよび光変調器モジュールパッケージ
US7679201B2 (en) * 2005-12-20 2010-03-16 Intel Corporation Device package
US7365553B2 (en) * 2005-12-22 2008-04-29 Touchdown Technologies, Inc. Probe card assembly
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
US20080029884A1 (en) * 2006-08-03 2008-02-07 Juergen Grafe Multichip device and method for producing a multichip device
US8163600B2 (en) * 2006-12-28 2012-04-24 Stats Chippac Ltd. Bridge stack integrated circuit package-on-package system
US20080218988A1 (en) * 2007-03-08 2008-09-11 Burns Jeffrey H Interconnect for an electrical circuit substrate
US7742311B2 (en) * 2007-04-13 2010-06-22 Hewlett-Packard Development Company, L.P. Damage prevention interposer for electronic package and electronic interconnect structure
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Industrial Co Ltd Circuit board and method for manufacturing the same
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
KR101373010B1 (ko) * 2007-11-12 2014-03-14 삼성전자주식회사 멀티레이어 cpw 필터유니트 및 그 제조방법
US20090207568A1 (en) * 2008-02-18 2009-08-20 Haveri Heikki Antti Mikael Method and apparatus for cooling in miniaturized electronics
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8245392B2 (en) * 2009-12-01 2012-08-21 Endicott Interconnect Technologies, Inc. Method of making high density interposer and electronic package utilizing same
US8653654B2 (en) * 2009-12-16 2014-02-18 Stats Chippac Ltd. Integrated circuit packaging system with a stackable package and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363967U (ja) * 1989-10-23 1991-06-21
JPH0426184A (ja) * 1990-05-21 1992-01-29 Nec Corp 厚膜回路基板

Also Published As

Publication number Publication date
CN101779529B (zh) 2013-11-27
EP2181570A1 (de) 2010-05-05
DE102007038514A1 (de) 2009-02-19
CN101779529A (zh) 2010-07-14
US20110085314A1 (en) 2011-04-14
WO2009021786A1 (de) 2009-02-19

Similar Documents

Publication Publication Date Title
JP2010537397A (ja) 電気的回路装置及び電気的回路装置の製造方法
US6881071B2 (en) Power semiconductor module with pressure contact means
US8737075B2 (en) Electronic component unit and manufacturing method thereof
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3288840B2 (ja) 半導体装置およびその製造方法
CN108370142B (zh) 电路结构体及电气接线盒
JP3925615B2 (ja) 半導体モジュール
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
WO2005076676A1 (ja) 回路構成体
JPH0815188B2 (ja) チツプキヤリヤを用いた集積回路ボ−ド,及び該集積回路ボ−ドを製作する方法
CN102017135A (zh) 带有在多个接触平面中的元器件的基板电路模块
US7688591B2 (en) Electronic-component-mounting board
US7265983B2 (en) Power unit comprising a heat sink, and assembly method
JP3603354B2 (ja) 混成集積回路装置
CN112425018B (zh) 电接线盒
CN100561735C (zh) 功率电路组件及制造方法
US12444670B2 (en) Power module
US20140264938A1 (en) Flexible Interconnect
US7952204B2 (en) Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
JPH09232711A (ja) 特に電子制御装置内で使用される装置
JP4728330B2 (ja) 電子的回路ユニット
JP2005129624A (ja) パワーモジュール
JP2004128309A (ja) モジュール部品
JPH03237791A (ja) 混成集積回路
JPH10189801A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120413

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130326

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130510