KR101373010B1

KR101373010B1 - 멀티레이어 ｃｐｗ 필터유니트 및 그 제조방법

Info

Publication number: KR101373010B1
Application number: KR1020070115121A
Authority: KR
Inventors: 최성태; 최정환; 황철규; 김영환; 이동현
Original assignee: 삼성전자주식회사
Priority date: 2007-11-12
Filing date: 2007-11-12
Publication date: 2014-03-14
Also published as: US20090121811A1; KR20090048981A; US7795996B2

Abstract

본 발명은 고주파 필터와 관련된 것으로서, 신호를 전달하는 신호라인 및 접지면으로 구성된 CPW 층 위 또는 아래에 플레이트 층을 형성하여 커패시턴스를 만들고 커패시턴스에 해당하는 부분인 플레이트의 크기를 조절하여 전체 필터유니트의 크기를 감소시킴과 동시에 높은 커패시턴스를 유지시키는 멀티레이어 CPW 필터유니트 및 그 제조방법에 관한 것이다. 이에 의하면, 다층구조(multilayer)에 의해 신호라인의 폭을 넓히지 않고서도 작은 특성 임피던스를 구현할 수 있고, 특히 신호라인과 플레이트 사이에 삽입된 인덕터라인을 통해 추가공정이나 면적증가 없이 뚜렷한 주파수 응답 곡선을 얻을 수 있는 효과가 있다.

CPW(coplanar waveguide), LPF(low pass filter), BSF(band stop filter), 마이크로파, 밀리미터파, 필터.

Description

멀티레이어 ＣＰＷ 필터유니트 및 그 제조방법{Multilayer coplanar waveguide filter unit and manufacturing method thereof}

본 발명은 필터유니트에 관한 것으로, 특히 고주파 대역에서 사용가능한 필터유니트 및 그 제조방법과 관련된다.

필터(filter)란 신호가 입력되면 특정한 동작을 수행하고 그 수행결과를 출력하는 시스템을 포괄적으로 지칭하며, 일반적으로 원하는 전달 특성을 얻을 수 있도록 설계된 시스템, 즉 주파수 스펙트럼 중에서 원하지 않는 부분을 제거하는 회로를 말한다.

통신분야에서 많이 사용되는 대표적인 필터의 종류로는 저주파 대역의 신호만 통과시키는 저역통과필터(low pass filter, LPF), 고주파 대역의 신호만 통과시키는 고역통과필터(high pass filter, HPF), 특정 주파수 대역의 신호를 차단하는 대역차단필터(band stop filter, BSF) 등이 있다.

이러한 필터는 저항(R), 인덕터(L), 커패시터(C) 등과 같은 수동소자를 적절 히 조합하여 제작되며, 조합된 수동소자들의 회로배치 또는 소자특성들에 의해 필터의 주파수 특성이 결정된다.

한편, 최근에는 기존의 부족한 통신 채널을 보다 효율적으로 활용하기 위해 점점 높은 대역의 주파수(예컨대, 마이크로파 또는 밀리미터파 대역 등)를 사용하는 통신 시스템이 등장하게 되었다. 특히, 마이크로파 또는 밀리미터파와 같은 초고주파를 이용하는 경우 통신 시스템의 크기를 줄일 수 있기 때문에 소형화를 원하는 소비자 욕구를 만족시키기 위해서라도 초고주파 대역을 이용하는 것은 일반적인 추세가 되었다.

그러나 저항(R), 인덕터(L), 커패시터(C) 등과 같은 수동소자를 PCB 기판 등에 실장한 방식의 종래 필터는 초고주파 대역의 통신 시스템에서 사용할 수가 없는 문제점이 있다. 왜냐하면, 주파수가 높으면 파장이 짧아지고 이로 인해 통신 선로 간 간섭도 심해지며 나아가 선로 하나하나가 회로소자로 동작하기 때문이다. 즉 높은 주파수 환경에서는 예측치 못한 성분이 함께 증가하기 때문에 이러한 일반적인 수동소자를 초고주파 대역에서 사용하는 것은 한계가 있다.

그리하여, 마이크로파 또는 밀리미터파와 같은 초고주파 대역에서 사용가능한 수동소자 개발을 위해 많은 연구가 수행되었으며, 일 예로, 기존의 집중소자(lumped element)들을 평면적으로 구현하여 고주파 환경에서의 기생성분을 어느 정도 예측하고자 하는 시도 등이 있었다.

그럼에도 불구하고 기존의 초고주파 대역의 필터는 통과대역에서 신호 손실이 많으며 목적하는 주파수 이외의 주파수, 특히 고조파에 의한 불요파 성 분(spurious harmonic frequency)를 통과시키는 경우가 빈번하다. 이러한 문제점을 해결하고 필터의 특성을 개선하기 위해서는 작은 특성 임피던스가 필요하다. 그러나 작은 특성 임피던스를 위해서는 필터의 크기 또한 증가되기 때문에 초고주파 대역에서 사용이 가능하면서도 좋은 주파수 특성을 갖는 필터를 구현하는 것은 쉽지가 않다.

본 발명은 전술한 점을 고려하여 안출한 것으로, 초고주파 대역에서 사용이 가능하고, 작은 크기와 통과대역 내에서의 작은 손실 및 우수한 대역저지 특성을 갖는 필터유니트 및 그 제조방법을 제공하는데에 그 목적이 있다.

전술한 목적은 신호라인 및 접지면의 위 또는 아래에 플레이트 층을 추가로 형성하고 커패시턴스에 해당하는 부분인 작은 크기의 플레이트로 높은 커패시턴스가 구현되는 멀티레이어(multilay) CPW(coplanar waveguide) 구조에 의하여 달성된다.

보다 구체적으로 본 발명에 따른 멀티레이어 CPW 필터유니트는, 신호를 전달하는 신호라인; 상기 신호라인의 양측에 형성되는 접지면; 상기 접지면과 대향하여 커패시턴스(capacitance) 성분을 형성하는 하나 이상의 플레이트; 상기 신호라인으로부터 상측 또는 하측으로 연장되는 비아(via); 및 일단은 상기 플레이트와 연결되고 타단은 상기 비아와 연결되어 인덕턴스(inductance) 성분을 형성하는 인덕터라인;을 포함하는 것을 특징으로 한다.

또한, 상기 플레이트는, 상기 접지면의 상측에 형성된 상부 플레이트; 및 상기 접지면의 하측에 형성된 하부 플레이트;를 포함하며, 상기 상부 플레이트 및 상기 하부 플레이트는 상기 신호라인과 상기 접지면 사이에 형성된 공간을 상하로 관통하는 연결부를 통해 서로 연결되는 것이 바람직하다.

또한, 상기 플레이트의 형태는 사각형, ㄷ자형, 사각링 등의 다양한 형태가 가능하며, 상기 플레이트의 각 변의 길이는 고 임피던스에 해당하는 신호라인의 길 이에 비해 매우 짧은 것이 바람직하다.

또한, 상기 인덕터라인은 상기 플레이트가 형성된 층과 동일한 층에 형성되고, 그 형태 역시 나선 또는 직선 등으로 형성되는 것이 바람직하다.

또한, 상기 신호라인은 미앤더 라인의 형태로 형성되는 것이 바람직하다.

또한, 상기 신호라인, 비아, 플레이트 및 인덕터라인은 동일한 특성을 갖는 금속으로 형성되어 신호적으로 서로 연결되는 것이 바람직하다.

또한, 본 발명에 따른 필터유니트는 상기 신호라인의 길이 방향을 따라 반복적으로 형성되는 것이 바람직하며, 이때 상기 필터유니트는 저역통과필터 또는 대역저지필터 등으로 이용될 수 있다.

또한, 상기 필터유니트의 주파수 특성은 상기 신호라인의 길이, 상기 플레이트의 개수 또는 크기, 또는 상기 인덕터라인의 길이에 의해 조절되는 것이 바람직하다.

한편, 본 발명에 따른 멀티레이어 CPW 필터유니트의 제조방법은, 신호를 전달하는 신호라인과 상기 신호라인의 양측으로 이격된 접지면을 구비하는 제1층을 형성하는 단계; 상기 신호라인으로부터 상측 또는 하측으로 연장되는 비아(via)를 형성하는 단계; 및 상기 접지면과 대향하는 플레이트와, 일단이 상기 플레이트와 연결되고 타단이 상기 비아와 연결되는 인덕터라인을 구비하는 제2층을 형성하는 단계;를 포함하는 것을 특징으로 한다.

또한, 상기 각 층은 CMOS, multilayer PCB (printed circuit board), LTCC (low temperature cofired ceramic), HTCC(high temperature cofired ceramic) 등 의 다층 기판 공정을 이용하여 형성되는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 멀티레이어 CPW 필터유니트 및 그 제조방법을 상세히 설명하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 1은 본 발명의 실시예에 따른 멀티레이어 CPW 필터유니트의 평면도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 필터유니트는 신호라인(101), 접지면(102), 플레이트(103), 비아(via)(104) 및 인덕터라인(105)을 구비한다. 또한, 본 발명의 실시예에 따른 필터유니트는 다층 구조로 형성된다. 즉 신호라인(101)과 접지면(102)이 제 1 층을 이루고, 플레이트(103)와 인덕터라인(105)이 제 2 층을 이루어 상기 각 층이 비아(104)에 의해 연결되는 구조이다. 여기서 제 1 층 및 제 2 층을 도 2 및 도 4에서 각각 도시하였다.

상기 각 층은 본 실시예에 따른 필터유니트를 입체적으로 설명하기 위한 개념으로, 각 층의 구성요소가 반드시 동일한 평면에 위치하는 것을 의미하는 것은 아니다. 따라서 서로 다른 층에 있는 구성요소가 동일한 평면에 위치하지 않는 정 도로 이해하면 족할 것이다. 나아가 제 2 층이 상기 제 1 층의 하부에 위치하는 것도 가능하다.

도 1 및 도 2에서, 기판(201) 상에 형성된 고 임피던스(high impedance)에 해당하는 신호라인(101)은 입력단(202)으로 입력된 신호를 출력단(203)으로 전달하는 기능을 수행하며, 필터의 인덕턴스(inductance) 성분을 구성한다.

전달되는 신호는 임의의 주파수를 갖는 전기적인 신호일 수 있으며 특히 마이크로파 또는 밀리미터파와 같은 초고주파 대역의 신호일 수 있다. 따라서 상기 입출력단(202, 203), 신호라인(101), 접지면(102), 플레이트(103), 비아(via)(104) 및 인덕터라인(105)은 전기적인 신호가 흐를 수 있는 금속(예컨대, 알루미늄, 구리, 금 등) 재질로 만들어질 수 있다.

상기 신호라인(101)의 양쪽에는 접지면(102)이 형성되어 전체 구조(또는 회로)의 그라운드(ground)를 제공한다.

이때, 상기 신호라인(101)과 접지면(102)은 기판(201) 상에 형성된 코플래너 웨이브가이드(coplanar waveguide, CPW) 구조를 이용하는 것이 가능할 것이다.

도 1 및 도 3을 참조하면, 비아(via)(104)는 상기 신호라인(101)으로부터 위쪽으로 연장되어 형성되며, 전술한 제 1 층과 제 2 층을 구조적으로 연결하는 기능을 수행한다. 따라서 비아(104)가 신호라인(101)으로부터 연장되는 방향은 제 2 층, 즉 플레이트(103)와 인덕터라인(105)이 형성되는 위치에 의존한다. 그러므로 상기 비아(104)가 신호라인(101)의 아래쪽으로 연장되어 형성되는 것도 가능할 것이다.

또한, 비아(104)는 전술한 제 1 층과 제 2 층을 전기적으로 연결하는 기능을 수행한다. 즉, 상기 비아(104)는 상기 신호라인(101)과 동일한 재질로 구성되어 신호라인(101)을 통과하는 신호가 상기 비아(104)를 따라 분기되도록 하는 것이 가능하다. 비아(104)를 따라 흐르는 신호는 후술할 인덕터라인(105)을 거쳐 플레이트(103)로 흐르게 된다.

도 1 및 도 4를 참조하면, 접지면(102)의 위쪽으로 일정 거리 떨어져서 플레이트(103)가 형성된다. 상기 플레이트(103)는 접지면(102)과 대향하여 커패시턴스(capacitance)를 형성할 수 있도록 상기 접지면(102)과 동일한 재질로 이루어진 금속판일 수 있다. 또한 접지면(102)은 신호라인(101)의 양옆으로 두 개가 형성되므로 플레이트(103)는 접지면(102)의 상측으로 2개 또는 접지면(102)의 하측으로 2개가 형성되는 것이 가능하다.

도 5는 본 발명의 일 실시예에 따른 필터유니트의 일부단면을 나타낸 것으로, 접지면의 상측과 하측 모두에 플레이트가 형성된 방식의 일 예이다.

도 5에서, 플레이트(301)(302)는 접지면(102)의 상·하측 모두에 4개가 형성되었다. 이때 상부 플레이트(301)와 하부 플레이트(302)는 신호라인(101)과 접지면(102) 사이의 공간을 관통하는 연결부(204)에 의해 서로 연결된다.

그러나 플레이트(103)의 개수는 반드시 이에 한정되는 것은 아니며, 플레이트(103)의 일부면이 접지면(102)과 대향하여 전체적으로 커패시터의 역할을 하는 정도면 충분하다. 따라서 접지면(102)의 상측 또는 하측으로 형성된 2개의 플레이트(103)가 서로 연결된 ㄷ자 형태 또는 사각링 형태의 플레이트(103)가 형성될 수 있음은 물론이다. 예컨대, 도 7에서, ㄷ자 형태의 플레이트(103)를 예시하였는데, 이에 대해서는 후술하기로 한다.

다시 도 1에서, 상기 접지면(102)의 위쪽으로 일정 거리 떨어져서 플레이트(103)가 형성되는 것과 유사하게 상기 신호라인(101)의 위쪽으로 인덕터라인(105)이 형성된다. 상기 인덕터라인(105)은 상기 플레이트(103)와 동일한 층에 형성될 수 있으나 이에 한정하는 것은 아니다. 상기 인덕터라인(105)은 신호라인(101)과 같은 금속재질로 구성되어 신호가 흐를 수 있도록 구성되며, 플레이트(103)와 비아(104)를 서로 연결시킨다. 즉, 인덕터라인(105)의 한쪽 끝은 비아(104)와 연결되고 다른 쪽 끝은 플레이트(103)와 연결되어 인덕턴스(inductance) 성분을 형성하게 되는 것이다.

또한, 인덕터라인(105)은 플레이트(103)와 비아(104)를 서로 연결시킬 수 있는 형태로써, 직선 또는 나선형으로 형성되는 것이 가능하다. 예컨대, 도 7에서, 나선형의 인덕터라인(105)을 예시하였는데, 이에 대해서는 후술하기로 한다.

도 6은 전술한 구성을 갖는 필터유니트의 등가회로를 나타낸 것으로, 이를 참조하여 상기 필터유니트의 동작원리를 설명하기로 한다.

도 6을 참조하면, 직렬로 연결된 L1 인덕터 및 L2 인덕터는 신호라인(101)에 대응되고 상기 L1 인덕터 및 L2 인덕터에서 분기된 L3 인덕터는 인덕터라인(105)에 대응된다. 이때 L1 인덕터와 L2 인덕터의 분기점은 비아(104)에 의해 결정된다. 또한 인덕터라인(105)에 직렬로 연결된 커패시터(C1, C2)는 플레이트(103)에 대응된다. 만약, 도 5에서와 같이, 접지면(102)의 상측과 하측에 플레이트가 각각 형성된 경우 상기 L3 인덕터에는 4개의 병렬 커패시터가 연결될 것이다.

이러한 등가회로의 경우 저역통과필터(LPF) 또는 대역저지필터(BSP)로 사용할 수 있음은 당업자에게 자명한 사실이므로 구체적인 설명은 생략하고 간단히 살펴보기로 한다. 입력단(201)으로 입력된 신호는 신호라인(101)(즉, L1 및 L2)을 거치면서 고주파 성분이 제거된다. 또한, 그 중에서도 남아 있는 고주파 성분은 인덕터라인(105)(즉, L3 인덕터)을 따라 플레이트(103)(즉, C1 및 C2)로 입력되어 제거되는 것이다.

필터가 우수한 차단대역 특성을 갖기 위해서는 매우 작은 특성 임피던스를 가져야 함은 전술한 바와 같다. 특성 임피던스를 줄이기 위해서는 커패시턴스 값을 증가시켜야 하는데 이러한 경우 CPW 라인의 폭이 증가하기 때문에 전체 필터의 크기 역시 커지는 문제점이 있다.

그러나 본 실시예에 따른 필터유니트에서는 커패시턴스 성분을 갖는 플레이트(103)가 접지면(102)과 다른 층에 형성되고 서로 병렬적으로 연결되기 때문에 CPW 라인의 폭을 증가시키지 않으면서도 커패시턴스 값을 증가시킬 수 있게 되는 것이다. 또한, 커패시터 전단에 작은 인덕터(L3)가 구비되기 때문에 이들의 추가 시리즈 공진 (series resonance)을 이용하여 필터의 주파수 특성을 조절하기에 더욱 유리하다.

나아가 고 임피던스(high impedance)에 해당하는 신호라인(101)의 길이를 구불구불하게 구성하는 경우 필터의 크기 감소 효과는 더욱 커질 것이다.

도 7은 본 발명의 다른 실시예에 따른 멀티레이어 CPW 필터유니트의 평면도 이며, 플레이트와 인덕터라인의 형태 변화에 관한 일 예이다.

도 7을 참조하면, 플레이트(103)는 신호라인(101)의 양옆에 형성된 접지면(102)과 대향하는 두 개의 금속판이 서로 연결되어 ㄷ자 형태로 형성되었다. 플레이트(103)와 접지면(102) 사이에 형성되는 커패시턴스는 플레이트(103)와 접지면(102)의 대향면 사이에서 형성되는 것이므로 도시된 바와 같이 접지면(102) 위쪽의 두 개의 금속판이 서로 연결되어 ㄷ자 형태의 플레이트(103)로 구성되더라도 전체 주파수 특성에는 영향이 없을 것이다.

또한, 도시되지는 않았으나, 두 개의 금속판이 서로 연결되어 사각링 형태의 플레이트(103)를 이용하는 것도 가능할 것이다.

이와 같이 플레이트(103)의 형태는 본 실시예에 따른 필터유니트의 용도 또는 설계목적에 따라 다양하게 변형될 수 있는 것이며, 플레이트(103)의 개수 역시 조절하여 사용할 수 있다. 예컨대, 접지면(102)의 하측으로 사각형, ㄷ자형 또는 사각링 형태의 플레이트(미도시)가 추가적으로 형성되고 연결부(204, 도 5 참조)에 의해 연결되는 것이 가능하다.

또한 인덕터라인(105)의 형태를 다양하게 변형시킬 수 있음은 전술한 바와 같으며 여기에서는 나선형의 형태를 갖는 것을 도시한 것이다.

도 8은 본 발명의 또 다른 실시예에 따른 멀티레이어 CPW 필터유니트의 평면도이며, 이는 신호라인이 구불구불하게 형성된 방식에 관한 일 예이다.

도 8을 참조하면, 신호라인(101)은 미앤더 라인(meander line)의 형태로 형성된다. 신호라인(101)이 도시된 것처럼 구불구불하게 형성되면 전체 필터유니트의 크기를 더욱 줄일 수 있는 효과가 있다.

플레이트(103)는 접지면(102)의 위쪽으로 두 개가 형성되고 상기 접지면(102)의 아래쪽으로 두 개가 형성되며, 위아래의 플레이트는 비아(204)에 의해 서로 연결된다.

이때 플레이트(103)는 길이 100㎛, 폭 17 um 의 길이를 가질 수 있으며, 전체 필터유니트는 길이 400㎛, 폭 120㎛ 이하로 형성되는 것이 가능하다. 여기서 필터유니트 또는 플레이트의 설정 가능한 크기는 원하는 주파수 응답 특성에 의해 결정된다.

도 9는 본 발명의 또 다른 실시예에 따른 멀티레이어 CPW 필터유니트의 평면도이며, 신호라인의 길이 조절에 따라 주파수 특성이 조절되는 방식에 관한 일 예이다.

도 9를 참조하면, 신호라인(101)의 길이가 전술한 방식보다 짧은 것을 알 수 있다. 즉 신호라인(101)의 양단에 형성된 입력단(202)과 출력단(203)이 플레이트(103)의 하부까지 연장된 형태로써, 신호라인(101)은 플레이트(103)가 위치한 영역의 하부에만 최소의 길이로 형성된다.

이와 같이 신호라인(101)의 길이가 매우 짧은 경우, 신호라인(101)의 인덕턴스 성분은 플레이트(103)의 커패시턴스 성분에 비해 매우 작기 때문에 그 값을 무시할 수 있게 되며, 커패시터 성분(103)과 인덕턴스 성분(105)의 시리즈 공진 (series resonance)을 이용한 대역저지필터(BSF)로 사용할 수 있게 된다.

전술한 예는 신호라인(101)의 길이 조절을 통해 필터유니트의 주파수 특성을 조절할 수 있음을 예시한 것이므로 신호라인(101)의 길이가 플레이트(103)의 길이보다 짧은 경우를 한정하는 것은 아니며, 플레이트(103)의 길이와 동일하거나 이보다 더 길 수도 있다.

저역통과필터와 마찬가지로 인덕터라인(105)의 모양, 플레이트(103)의 개수 및 모양 역시 조절하여 사용할 수 있다.

본 실시예에 따른 필터유니트는 전체 필터 구조에서 하나의 단위체로 활용할 수 있다. 예컨대, 본 실시예에 따른 필터유니트는 신호라인(101)의 길이 방향을 따라 반복적으로 배열되는 것이 가능하다. 또한 각 필터유니트에 있어서, 신호라인(101)의 길이, 플레이트(103)의 개수 또는 크기, 인덕터라인(105)의 길이 등을 적절히 설정하여 필터유니트의 주파수 특성을 조절하는 것이 가능하며, 조절된 주파수 특성에 따라 저역통과필터(LPF) 또는 대역저지필터(BSF)로 이용할 수 있다.

다음으로, 도 10a 내지 도 10e를 참조하여 본 발명의 실시예에 따른 멀티레이어 CPW 필터유니트의 제조방법을 설명하기로 한다.

상술하였듯이 본 실시예에 따른 필터유니트는 다층구조로 형성되고 그 크기가 매우 작기 때문에 기판상에 소정의 금속층을 증착시키고 이를 식각하여 각 층에 구비되는 구성요소를 만드는 CMOS 공정을 활용하여 제작하는 것이 가능하다. 이러한 CMOS 공정의 일반적인 과정에 대해서는 발명의 요지를 흐릴 수 있으므로 자세한 설명은 생략하기로 한다.

먼저 기판(201) 상에 제 1 금속층(501)을 증착하고 이를 식각하여 중앙의 신호라인(101) 및 접지면(102)을 포함하는 제 1 층을 형성한다(도 10a).

다음으로, 상기 제 1 층위에 산화막(502)을 도포하고 이를 식각하여 상기 신호라인(101)의 상부로 비아홀(via hole)(503)을 형성한다. 상기 비아홀(503)은 이후 제 2 층과 제 1 층을 연결하는 비아(104)가 만들어질 공간을 제공한다(도 10b 및 도 10c).

이후, 상기 비아홀(503) 및 상기 산화막(502)의 위쪽으로 제 2 금속층(504)을 증착한다(도 10d).

마지막으로, 상기 제 2 금속층(504)을 식각하여 플레이트(103) 및 인덕터라인(105)을 포함하는 제 2 층을 형성한다(도 10e). 여기서 플레이트(103) 및 인덕터라인(105)의 형태는 다양하게 변형이 가능함은 전술한 바와 같다. 따라서 제 2 금속층(504)을 식각할 때 제조목적에 따라 다양하게 패터닝된 마스트(mask)를 사용하게 된다.

상기 각 과정에서 사용되는 금속층은 서로 전기적 또는 신호적으로 연결 가능하도록 동일한 재질의 알루미늄, 구리 또는 금 등이 사용하는 것이 가능하며, 상기 각 층에 형성된 구성요소는 일체로 형성될 수 있다. 또한, 순서를 바꾸어 플레이트(103) 및 인덕터라인(105)을 포함하는 제 2 층을 먼저 만들고 그 위에 비아(104), 신호라인(101) 및 접지면(102)을 적층시키는 것도 가능하다. 나아가 제 1 층을 중심으로 상하로 플레이트(103)를 만들고 상하 플레이트(103)를 연결부(204)를 통해 연결시키는 것도 가능할 것이다.

또한, 전술한 CMOS 공정 이외에도 multilayer PCB (printed circuit board), LTCC (low temperature cofired ceramic), HTCC(high temperature cofired ceramic) 등의 다층 기판 공정을 활용하여 각 층을 형성하는 것도 가능하다.

결국, 본 발명의 실시예에 따른 멀티레이어 CPW 필터유니트 및 그 제조방법에 의하면, 커패시턴스 성분을 형성하는 플레이트가 신호라인 및 접지면이 형성된 층의 상측 또는 하측으로 다층구조(multilayer)를 이루며 형성되기 때문에 신호라인의 폭을 넓히지 않고서도 작은 특성 임피던스를 구현할 수 있다. 따라서 이러한 필터유니트를 이용하면 좋은 주파수 특성을 갖는 작은 크기의 초고주파 필터로 활용할 수 있다.

특히, 플레이트가 병렬적으로 연결되기 때문에 플레이트의 크기를 줄이더라도 높은 커패시턴스 값을 유지할 수 있으며, 신호라인과 플레이트 사이에 삽입된 인덕터라인을 통해 추가공정이나 면적증가 없이 향상된 주파수 응답 곡선을 얻을 수 있게 되는 것이다.

이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

도 1은 본 발명의 실시예에 따른 멀티레이어 CPW 필터유니트의 평면도,

도 2는 본 발명의 실시예에 따른 필터유니트의 제1층 구조에 대한 평면도,

도 3은 본 발명의 실시예에 따른 필터유니트의 비아 구조에 대한 평면도,

도 4는 본 발명의 실시예에 따른 필터유니트의 제2층 구조에 대한 평면도,

도 5는 본 발명의 실시예에 따라 플레이트가 상하로 형성된 것을 나타낸 단면도,

도 6은 본 발명의 본 발명의 실시예에 따른 필터유니트의 등가회로를 나타낸 도면,

도 7은 본 발명의 일 실시예에 따른 필터유니트의 평면도,

도 8은 본 발명의 다른 실시예에 따른 필터유니트의 평면도,

도 9는 본 발명의 또 다른 실시예에 따른 필터유니트의 평면도,

도 10a 내지 도 10e는 본 발명의 실시예에 따른 필터유니트의 제조방법을 설명하기 위한 참고도이다.

<도면의 주요 부호에 대한 설명>

101 : 신호라인 102 : 접지면

103 : 플레이트 104 : 비아

105 : 인덕터라인 201 : 기판

202 : 입력단 203 : 출력단

Claims

신호를 전달하는 신호라인;

상기 신호라인의 양측에 형성되는 접지면;

상기 접지면과 대향하여 커패시턴스(capacitance) 성분을 형성하는 하나 이상의 플레이트;

상기 신호라인으로부터 상측 또는 하측으로 연장되는 비아(via); 및

일단은 상기 플레이트와 연결되고 타단은 상기 비아와 연결되어 인덕턴스(inductance) 성분을 형성하는 인덕터라인;을 포함하는 것을 특징으로 하는 멀티레이어 CPW(coplanar waveguide) 필터유니트.
제 1 항에 있어서,

상기 플레이트는,

상기 접지면의 상측에 형성된 상부 플레이트; 및

상기 접지면의 하측에 형성된 하부 플레이트;를 포함하며,

상기 상부 플레이트 및 상기 하부 플레이트는 상기 신호라인과 상기 접지면 사이에 형성된 공간을 상하로 관통하는 연결부를 통해 서로 연결되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 플레이트는 사각형, ㄷ자형 또는 사각링 형태로 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 플레이트의 각 변의 길이는 상기 신호라인의 길이에 비해 짧은 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 인덕터라인은 상기 플레이트가 형성된 층과 동일한 층에 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 인덕터라인은 직선 또는 나선 형태로 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 신호라인은 미앤더 라인(meander line)의 형태로 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 신호라인의 길이는 상기 플레이트의 길이와 동일하거나 상기 플레이트의 길이보다 짧은 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 신호라인은 상기 플레이트가 형성된 영역의 하부에만 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 신호라인, 상기 비아, 상기 플레이트 및 상기 인덕터라인은 동일한 특성을 갖는 금속으로 형성되어 신호적으로 서로 연결되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 필터유니트는,

직렬로 연결된 두 개의 인덕터(L1, L2)와, 상기 두 개의 인덕터들 사이에서 분기되어 상기 인덕터들과 병렬로 연결되는 또 다른 인덕터(L3) 및, 상기 분기된 인덕터(L3)와 직렬로 연결되는 다수의 병렬 커패시터로 구성되는 회로와 서로 등가적인 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 필터유니트는 상기 신호라인의 길이 방향을 따라 반복적으로 배열되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 필터유니트는 저역 통과 필터 또는 대역 저지 필터로 이용되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
제 1 항에 있어서,

상기 필터유니트의 주파수 특성은 상기 신호라인의 길이, 상기 플레이트의 개수 또는 크기, 또는 상기 인덕터라인의 길이에 의해 조절되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트.
신호를 전달하는 신호라인과 상기 신호라인의 양측으로 이격된 접지면을 구비하는 제 1 층을 형성하는 단계;

상기 신호라인으로부터 상측 또는 하측으로 연장되는 비아(via)를 형성하는 단계; 및

상기 접지면과 대향하는 플레이트와 일단이 상기 플레이트와 연결되고 타단이 상기 비아와 연결되는 인덕터라인을 구비하는 제 2 층을 형성하는 단계;를 포함하는 것을 특징으로 하는 멀티레이어 CPW(coplanar waveguide) 필터유니트의 제조방법.
제 15 항에 있어서,

상기 각 층은 CMOS, 멀티레이어 PCB, LTCC(low temperature cofired ceramic), 또는 HTCC(high temperature cofired ceramic) 공정을 이용하여 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트의 제조방법.
제 15 항에 있어서,

상기 신호라인, 상기 비아, 상기 플레이트 및 상기 인덕터라인은 동일한 특성을 갖는 금속을 이용하여 일체로 형성되는 것을 특징으로 하는 멀티레이어 CPW 필터유니트의 제조방법.