JPH03237791A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH03237791A JPH03237791A JP21271590A JP21271590A JPH03237791A JP H03237791 A JPH03237791 A JP H03237791A JP 21271590 A JP21271590 A JP 21271590A JP 21271590 A JP21271590 A JP 21271590A JP H03237791 A JPH03237791 A JP H03237791A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- substrate
- metal substrate
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims description 16
- 239000000919 ceramic Substances 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 abstract description 3
- 230000035882 stress Effects 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000009719 polyimide resin Substances 0.000 abstract description 2
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 4
- 238000004299 exfoliation Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ〉産業上の利用分野
本発明は良熱伝導性金属基板を用いた混成集積回路に関
し、特にスルーホール接続を有する混成集積回路に関す
る。
し、特にスルーホール接続を有する混成集積回路に関す
る。
（口〉従来の技術
本発明者は第３図に示す如く、既に特公昭４６−１２３
２４号公報で良熱伝導性金属基板（１１〉上に絶縁層（
１２〉を介して導電路（１３）を設けた混成集積回路基
板を提案している。斯る金属基板を用いた混成集積回路
基板では金属の性質による良好な熱伝導性が得られ且つ
機械的に割れない等の利点が得られる。
２４号公報で良熱伝導性金属基板（１１〉上に絶縁層（
１２〉を介して導電路（１３）を設けた混成集積回路基
板を提案している。斯る金属基板を用いた混成集積回路
基板では金属の性質による良好な熱伝導性が得られ且つ
機械的に割れない等の利点が得られる。
しかしながら金属基板のために基板と短絡するのでスル
ーホールを容易に形成できない欠点があり、多層化によ
る高集積化を実現できなかったのである。
ーホールを容易に形成できない欠点があり、多層化によ
る高集積化を実現できなかったのである。
そこで多層化混成集積回路基板としては第４図に示すも
のが用いられている。セラミックス等の絶縁基板（２１
〉の両主面に導電路（２２）を設け、両溝電路（２２）
をスルーホールメツキ層（２３）で接続している。
のが用いられている。セラミックス等の絶縁基板（２１
〉の両主面に導電路（２２）を設け、両溝電路（２２）
をスルーホールメツキ層（２３）で接続している。
（ハ）発明が解決しようとする課題
しかし衛士した絶縁基板（２１〉を用いた混成集積回路
基板ではスルーホールが任意の位置に形成できる反面、
絶縁基板（２１〉の放熱が悪く消費電力の大きい電気部
品の組み込みに適当であるとは言えず、更に機械的強度
が弱いため量産性に適さない欠点があった。
基板ではスルーホールが任意の位置に形成できる反面、
絶縁基板（２１〉の放熱が悪く消費電力の大きい電気部
品の組み込みに適当であるとは言えず、更に機械的強度
が弱いため量産性に適さない欠点があった。
（ニ）課題を解決するための手段
本発明は斯点に鑑みてなされ、良熱伝導性金属基板（１
）を用いて金属基板（１）に一定間隔で配列された貫通
孔（２〉内に絶縁材料層を配置し、所定の絶縁材料層に
設けたスルーホール（３）を利用して多層化を実現する
混成集積回路基板を実現し、絶縁材料層上に比較的発熱
せず且つ比較的大型のチップコンデンサー、チップ抵抗
等のチップ状の電子部品を搭載したことを特徴とする。
）を用いて金属基板（１）に一定間隔で配列された貫通
孔（２〉内に絶縁材料層を配置し、所定の絶縁材料層に
設けたスルーホール（３）を利用して多層化を実現する
混成集積回路基板を実現し、絶縁材料層上に比較的発熱
せず且つ比較的大型のチップコンデンサー、チップ抵抗
等のチップ状の電子部品を搭載したことを特徴とする。
（ホ）作用
本発明に依れば、金属基板（１〉に一定間隔で設けた貫
通孔（２〉内に絶縁材料層を配置し、所定の絶縁材料層
にスルーホール（３〉を形成し、金属基板（１〉の両主
面に設けた導電路（４）（５＞同志の接続を可能として
いるので、金属基板〈１）を用いた混成集積回路でも容
易に多層化を実現できる。また、貫通孔内に充填された
絶縁材料層上に大型のチップ部品が固着されるため夫々
のα係数が近似するので熱によるストレスによる接合部
の剥離を防止することが可能となる。
通孔（２〉内に絶縁材料層を配置し、所定の絶縁材料層
にスルーホール（３〉を形成し、金属基板（１〉の両主
面に設けた導電路（４）（５＞同志の接続を可能として
いるので、金属基板〈１）を用いた混成集積回路でも容
易に多層化を実現できる。また、貫通孔内に充填された
絶縁材料層上に大型のチップ部品が固着されるため夫々
のα係数が近似するので熱によるストレスによる接合部
の剥離を防止することが可能となる。
（へ〉実施例
本発明に依る混成集積回路を第１図（イ）（ロ）および
第２図を参照して詳述する。
第２図を参照して詳述する。
本発明に依る混成集積回路は、良熱伝導性の金属基板（
１）と、基板〈１〉に一定間隔で設けた貫通孔（２〉と
、貫通孔（２）に設けたスルーホール（３）と、基板（
１）の両主面に設けた導電路（４）（５）より構成され
ている。
１）と、基板〈１〉に一定間隔で設けた貫通孔（２〉と
、貫通孔（２）に設けたスルーホール（３）と、基板（
１）の両主面に設けた導電路（４）（５）より構成され
ている。
金属基板（１）としてはアルミニウムが用いられ、その
表面には陽極酸化により形成された酸化アルミニウム被
膜を設けて絶縁している。
表面には陽極酸化により形成された酸化アルミニウム被
膜を設けて絶縁している。
貫通孔（２〉およびスルーホール（３）は本発明の最も
特徴とする点であり、基板（１〉の略全面に一定間隔で
行列状にプレスで貫通孔（２）を設け、貫通孔（２〉内
にはポリイミド樹脂、セラミックス等の絶縁材料層（６
）を充填配置している。スルーホール（３〉は各貫通孔
（２〉に設ける必要はなく、多層配線を要求される選択
された箇所の貫通孔（２〉に形成する。第２図はこのス
ルーホール（３）部分を拡大した断面図であり、貫通孔
（２〉は絶縁材料層（６〉で基板（１〉と同一平面を形
成する程度まで充填されており、絶縁材料層（６）に設
けた孔（７）にスルーホールメツキによりスルーホール
（３〉を多数形成している。
特徴とする点であり、基板（１〉の略全面に一定間隔で
行列状にプレスで貫通孔（２）を設け、貫通孔（２〉内
にはポリイミド樹脂、セラミックス等の絶縁材料層（６
）を充填配置している。スルーホール（３〉は各貫通孔
（２〉に設ける必要はなく、多層配線を要求される選択
された箇所の貫通孔（２〉に形成する。第２図はこのス
ルーホール（３）部分を拡大した断面図であり、貫通孔
（２〉は絶縁材料層（６〉で基板（１〉と同一平面を形
成する程度まで充填されており、絶縁材料層（６）に設
けた孔（７）にスルーホールメツキによりスルーホール
（３〉を多数形成している。
導電路（４）（５）は基板（１〉の両主面に貼着した銅
箔を所望形状にエツチングして形成し、スルーホール（
３）ではスルーホールメツキで多層配線されている。
箔を所望形状にエツチングして形成し、スルーホール（
３）ではスルーホールメツキで多層配線されている。
第１図〈イ〉に示す如く基板（１〉の上面には所望のパ
ターンの導電路（４）を形成し、ＩＣ，Ｔｒ、チップ抵
抗等の回路素子を固着する導電路（４〉は金属基板（１
〉上に配置し放熱を良好としている。
ターンの導電路（４）を形成し、ＩＣ，Ｔｒ、チップ抵
抗等の回路素子を固着する導電路（４〉は金属基板（１
〉上に配置し放熱を良好としている。
更に、説明すると、Ｉ Ｃ、Ｔｒ、チップ抵抗等の回路
素子を固着する固着パッドは絶縁材料層（６〉以外の金
属基板（１〉上に選択的に形成され、そのパッド上に回
路素子が搭載される（図示しない）。また、あまり発熱
を有さないチップコンデンサーおよびチップ抵抗の大型
の電子部品は本発明では貫通孔内に充填された絶縁材料
層上にその接合部が配置される様に固着搭載される（図
示しない）、即ち、上記した大型の電子部品においては
、金属基板（１〉のα（膨張係数）と電子部品のα（膨
張係数）とが著しく異なるため、基板（１〉に熱が加わ
ると夫々のαの違いにより接合部にストレスが加わり、
例えば半田クラックが入って接続不良等が発生する恐れ
があった。しかし、本発明の構造では大型の電子部品は
絶縁材料層（６〉上に固着されるため夫々のαが近似す
るために、上記したようなストレスが接合部に加わる恐
れがない、小型、即ち、チップ状の抵抗、コンデンサー
等は長さがないためにこのようなαによる問題の発生は
少ない。
素子を固着する固着パッドは絶縁材料層（６〉以外の金
属基板（１〉上に選択的に形成され、そのパッド上に回
路素子が搭載される（図示しない）。また、あまり発熱
を有さないチップコンデンサーおよびチップ抵抗の大型
の電子部品は本発明では貫通孔内に充填された絶縁材料
層上にその接合部が配置される様に固着搭載される（図
示しない）、即ち、上記した大型の電子部品においては
、金属基板（１〉のα（膨張係数）と電子部品のα（膨
張係数）とが著しく異なるため、基板（１〉に熱が加わ
ると夫々のαの違いにより接合部にストレスが加わり、
例えば半田クラックが入って接続不良等が発生する恐れ
があった。しかし、本発明の構造では大型の電子部品は
絶縁材料層（６〉上に固着されるため夫々のαが近似す
るために、上記したようなストレスが接合部に加わる恐
れがない、小型、即ち、チップ状の抵抗、コンデンサー
等は長さがないためにこのようなαによる問題の発生は
少ない。
ところで、スルーホール（３）は貫通孔（２）の絶縁材
料層（６〉に形成されるので、基板（１〉と短絡するこ
となく多層配線を実現できる。第１図（口〉は基板（１
〉の裏面を示し、上面とは異なるパターンの導電路（５
〉が形成されスルーホール（３）で両主面の導電路（４
）（５）が接続されている０本発明に依れば貫通孔（２
〉を行列状に一定間隔で基板（１）の全面に平均的に配
列されるので、金属基板（１〉を用いてたにも拘らずか
なりの設計自由度でスルーホール（３）を任意の位置に
形成できる。
料層（６〉に形成されるので、基板（１〉と短絡するこ
となく多層配線を実現できる。第１図（口〉は基板（１
〉の裏面を示し、上面とは異なるパターンの導電路（５
〉が形成されスルーホール（３）で両主面の導電路（４
）（５）が接続されている０本発明に依れば貫通孔（２
〉を行列状に一定間隔で基板（１）の全面に平均的に配
列されるので、金属基板（１〉を用いてたにも拘らずか
なりの設計自由度でスルーホール（３）を任意の位置に
形成できる。
（０発明の効果
本発明に依れば、金属基板を用いた混成集積回路基板に
於いても絶縁基板と同様にスルーホール（３〉を容易に
実現でき、金属基板の持つ食散熱性と強い機械的強度の
利点を有したままで多層配線を有した混成集積回路を実
現できる利点を有する。
於いても絶縁基板と同様にスルーホール（３〉を容易に
実現でき、金属基板の持つ食散熱性と強い機械的強度の
利点を有したままで多層配線を有した混成集積回路を実
現できる利点を有する。
また本発明では貫通孔（２）を基板（１〉の全面に行列
状に一定間隔で配列しているので、基板＜１）の任意の
位置に容易にスルーホール（３〉を形成でき絶縁基板と
ほとんど変らない回路設計自由度を得られる。
状に一定間隔で配列しているので、基板＜１）の任意の
位置に容易にスルーホール（３〉を形成でき絶縁基板と
ほとんど変らない回路設計自由度を得られる。
更に本発明では絶縁材料層上に大型のチップ抵抗等の電
子部品が固着されているので熱による接合部のストレス
が発生しないので大型電子部品の接合部の信頼性が向上
する。
子部品が固着されているので熱による接合部のストレス
が発生しないので大型電子部品の接合部の信頼性が向上
する。
第１図（イ）（ロ）は本発明に依る混成集積回路基板を
説明する上面図、第２図は本発明の特徴とするスルーホ
ールを説明する断面図、第３図および第４図は従来の混
成集積回路を説明する断面図である。 （１）は金属基板、（２）は貫通孔、（３）ζまスルー
ホール、（４）（５）は導電路である。
説明する上面図、第２図は本発明の特徴とするスルーホ
ールを説明する断面図、第３図および第４図は従来の混
成集積回路を説明する断面図である。 （１）は金属基板、（２）は貫通孔、（３）ζまスルー
ホール、（４）（５）は導電路である。
Claims (1)
- （１）良熱伝導性の金属基板と 前記金属基板の両主面に絶縁膜を介して設けられた導電
路と 前記金属基板に一定間隔で配列された所望形状の貫通孔
と 前記貫通孔内に充填された絶縁材料層と 所定の前記絶縁材料層に前記導電路を接続するために設
けられたスルーホールとを具備し、前記絶縁材料層上に
比較的発熱せず且つ比較的大型のチップコンデンサ、チ
ップ抵抗等のチップ状の電子部品を選択的に搭載したこ
とを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21271590A JPH03237791A (ja) | 1990-08-10 | 1990-08-10 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21271590A JPH03237791A (ja) | 1990-08-10 | 1990-08-10 | 混成集積回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18127785A Division JPS6242483A (ja) | 1985-08-19 | 1985-08-19 | 混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03237791A true JPH03237791A (ja) | 1991-10-23 |
Family
ID=16627230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21271590A Pending JPH03237791A (ja) | 1990-08-10 | 1990-08-10 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03237791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258319A (ja) * | 2009-04-28 | 2010-11-11 | Kyocera Corp | 配線基板及びその製造方法 |
-
1990
- 1990-08-10 JP JP21271590A patent/JPH03237791A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258319A (ja) * | 2009-04-28 | 2010-11-11 | Kyocera Corp | 配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3213291B2 (ja) | 多層基板及び半導体装置 | |
| JP2010537397A (ja) | 電気的回路装置及び電気的回路装置の製造方法 | |
| KR970060458A (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JPH03237791A (ja) | 混成集積回路 | |
| US5763060A (en) | Printed wiring board | |
| JP2000299564A5 (ja) | ||
| JPH0446479B2 (ja) | ||
| JPH03245589A (ja) | 混成集積回路 | |
| JPH0787220B2 (ja) | Ｐｇａ用基板の製造方法 | |
| JPH03237789A (ja) | 混成集積回路 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JPS6214717Y2 (ja) | ||
| JPH07263869A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2626785B2 (ja) | 電子部品搭載用基板 | |
| JPH0546296Y2 (ja) | ||
| JPH06181268A (ja) | 半導体装置 | |
| JPH03237788A (ja) | 混成集積回路基板 | |
| JPH0231794Y2 (ja) | ||
| JPH08204299A (ja) | 配線構造 | |
| KR100275376B1 (ko) | 다층회로기판 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPS6242483A (ja) | 混成集積回路基板 | |
| JPH03255691A (ja) | プリント配線板 |