JPH06181268A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06181268A
JPH06181268A JP4334015A JP33401592A JPH06181268A JP H06181268 A JPH06181268 A JP H06181268A JP 4334015 A JP4334015 A JP 4334015A JP 33401592 A JP33401592 A JP 33401592A JP H06181268 A JPH06181268 A JP H06181268A
Authority
JP
Japan
Prior art keywords
layer
printed wiring
wiring board
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4334015A
Other languages
English (en)
Inventor
Koji Minami
浩司 南
Takeshi Kano
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4334015A priority Critical patent/JPH06181268A/ja
Publication of JPH06181268A publication Critical patent/JPH06181268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 高速の半導体を組み込むことができるように
する。半導体と導体層との間の回路長を短くして電気特
性を十分に得る。 【構成】 半導体１搭載用の開口部２を設けたプリント
配線板３を具備する半導体装置を形成する。これにおい
て、上記開口部２の内壁に導通層４を設けると共にプリ
ント配線板３に形成された複層の導体層５をこの導通層
４で電気的に導通させる。導体層５は半導体１に最も近
接する開口部２の内壁の導通層４で導通されることにな
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリント配線板を使用
したＰＧＡなどの半導体装置に関するものである。
【０００２】
【従来の技術】ＩＣチップ等の半導体１を搭載して形成
される半導体装置として、その搭載基板をセラミックや
あるいはプリント配線板を用いて形成したものが提供さ
れている。図６（ａ）はセラミックを搭載基板Ａとして
作成したセラミックパッケージの半導体装置を示すもの
であり、その中央部に半導体搭載用の開口部２を上下に
開口して設けると共に開口部２の下面に金属板等で作成
される放熱板１２を取り付けて開口部２の下面開口を閉
塞し、放熱板１２の上に半導体１を接着することによっ
て開口部２内に半導体１を搭載するようにしてある。搭
載基板Ａには信号層５ａや接地層５ｂなどの導体層５が
銅箔をエッチング加工して形成してあり、搭載基板Ａに
基部を埋入して取り付けた端子ピン１３を導体層５に導
通接続してある。そして導体層５のうち信号層５ａの開
口部２に近接する端部はインナーリード部１４として露
出させてあり、半導体１の電極とインナーリード部１４
との間に金線等のワイヤー１５をボンディングすること
によって、半導体１と信号層５ａとを電気的に接続する
ようにしてある。また、信号層５ａと接地層５ｂの間
や、信号層５ａ同士の間など導体層５間の導通接続は、
搭載基板Ａにビアホール１６を設けてビアホール１６に
よっておこなうようにしてある。１７は半導体１を保護
するために開口部２を覆うように取り付けたリッドであ
る。
【０００３】図６（ｂ）はプリント配線板３を搭載基板
Ａとして作成したプラスチックパッケージの半導体装置
を示すものである。このものでは接着層１８によって放
熱板１２が取り付けてあり、また導体層５間の導通接続
は、搭載基板Ａを構成するプリント配線板３に貫通ある
いは未貫通のビアホール１６を設けておこなうようにし
てある。その他の構造は上記図６（ａ）のものとほぼ同
じである。
【０００４】
【発明が解決しようとする課題】近年、半導体の高速化
が著しく進んでいるが、図６（ａ）のようにセラミック
を搭載基板Ａとして作成したセラミックパッケージの半
導体装置では、セラミックの持つ高い誘電率によって、
導体層５の配線間の浮遊容量が大きくなり、信号の高速
化を達成することが難しいという問題があった。
【０００５】一方、プリント配線板３を搭載基板Ａとし
て作成したプラスチックパッケージの半導体装置では、
材料の誘電率が低いために浮遊容量の問題がなく、信号
の高速化を達成することは容易である。しかしながら、
導体層５間の導通接続を図６（ｂ）のように搭載基板Ａ
内に設けたビアホール１６でおこなうと、信号の高速化
を狙った半導体装置では十分な性能を得ることができな
いものであった。すなわち、ビアホール１６は基板の強
度や作業性等の関係から開口部２に近接して設けること
が難しく、このようにビアホール１６が開口部２から離
れた箇所に設けられると、半導体１とビアホール１６と
の間の距離が長くなり、半導体１とビアホール１６を介
して接続される導体層５との間の回路長が長くなって、
導通抵抗、インダクタンス、浮遊容量等の電気特性を十
分に得ることができなくなるという問題があった。
【０００６】本発明は上記の点に鑑みてなされたもので
あり、高速の半導体を組み込むことができると共に、半
導体と導体層との間の回路長を短くして電気特性を十分
に得ることができる半導体装置を提供することを目的と
するものである。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体１搭載用の開口部２を設けたプリント配線板
３を具備して形成される半導体装置において、上記開口
部２の内壁に導通層４を設けると共にプリント配線板３
に形成された複層の導体層５をこの導通層４で電気的に
導通させて成ることを特徴とするものである。
【０００８】上記導通層４は金属めっきによって形成す
るのが好ましい。また本発明にあって、プリント配線板
３を内層回路５ｃを含む３層以上の導体層５を設けた多
層プリント配線板３ａとして形成し、内層回路５ｃと他
の導体層５とを導通層４で電気的に導通させるようにす
ることができる。さらに本発明にあって、開口部２の内
壁に導通層４を設けたプリント配線板３の一方の面の基
材６を露出させ、この基材６を露出させた面で他のプリ
ント配線板３と積層接着させるようにすることができ
る。
【０００９】さらに本発明にあって、プリント配線板３
と樹脂含浸ガラス布プリプレグによる成形層７とを交互
に積層して作成される多層プリント配線板３ａを用い、
多層プリント配線板３ａの一方の面の基材６を露出させ
るにあたって、樹脂含浸ガラス布プリプレグによる成形
層７の基材６を露出させるようにすることができる。
【００１０】
【作用】半導体１搭載用の開口部２の内壁に導通層４を
設けると共にプリント配線板３に形成された複数の導体
層５をこの導通層４で電気的に導通させるようにしてい
るために、導体層５は半導体１に最も近接する開口部２
の内壁の導通層４で導通されることになり、半導体１と
導通層４を介した導体層５との間の回路長を短くするこ
とができる。
【００１１】
【実施例】以下本発明を実施例によって詳述する。図１
は本発明の一実施例を示すものである。プリント配線板
３は、銅箔等の金属箔を表面に張ったガラス布基材エポ
キシ樹脂積層板などを用い、金属箔をエッチング加工等
してパターン形成することによって導体層５を設けて、
作成されるものであり、その中央部には開口部２が両面
に貫通させて設けてある。プリント配線板３に設けられ
る導体層５は、信号回路を構成する信号層５ａや、グラ
ンドを構成する接地層５ｂなどからなる。このプリント
配線板３によって半導体装置の搭載基板Ａを形成する
が、図１の実施例では複数枚のプリント配線板３をその
開口部２を合わせて積層接着することによって、多層の
プリント配線板３で搭載基板Ａを形成するようにしてあ
る。エポキシ樹脂等の熱硬化性樹脂を含浸したガラス布
プリプレグを挟んで複数枚のプリント配線板３を加熱加
圧成形することによって、プリプレグによる接着層１９
で複数枚のプリント配線板３を積層接着することができ
る。また搭載基板Ａの開口部２の下面開口には金属板な
どで作成される放熱板１２が取り付けてあり、開口部２
の下面開口を閉塞するようにしてある。放熱板１２も同
様に接着層１９で接着することができる。さらに、搭載
基板Ａの周縁部には端子ピン１３が基部を埋入して取り
付けてあり、各端子ピン１３は導体層５に導通接続して
ある。
【００１２】そして図１の実施例にあって、一方の面に
信号層５ａを、他方の面に接地層５ｂをそれぞれ設けた
プリント配線板３（図１のイ矢印）には、その開口部２
の内壁に厚み方向の導通層４が設けてあり、この導通層
４を接続回路として信号層５ａと接地層５ｂとを導通接
続するようにしてある。導通層４の形成は導電ペースト
等でおこなうことも考えられるが、銅メッキ等の金属メ
ッキで導通層４を形成することによって、導通層４を低
抵抗に形成し、信号の高速化を得ることができるように
するのが好ましい。
【００１３】しかして、上記のようにプリント配線板３
で形成される搭載基板Ａの開口部２内にＩＣチップ等の
半導体１を収容して、放熱板１２の上に接着することに
よって半導体１を搭載するようにしてある。そして導体
層５のうち信号層５ａの開口部２に近接する端部はイン
ナーリード部１４として露出させてあり、半導体１の電
極とインナーリード部１４との間に金線等のワイヤー１
５をボンディングすることによって、半導体１と信号層
５ａとを電気的に接続するようにしてある。さらに開口
部２を覆うようにリッド１７を取り付けて半導体１を保
護することによって、半導体装置を作成することができ
るものである。この半導体装置にあって、プリント配線
板３に設けた複層の導体層５は半導体１を搭載した開口
部２の内壁の導通層４で接続されており、半導体１はワ
イヤー１５等で導体層５の開口部２に近接する端部に接
続されるために、導通層４は半導体１の接続箇所と近接
するものであり、従って半導体１と導通層４を介した導
体層５との間の回路長を最短距離にすることができるも
のであり、導体層５同士をビアホール１６で接続する従
来例のように半導体１とビアホール１６との間の距離が
長くなって半導体１とビアホール１６を介して接続され
る導体層５との間の回路長が長くなるようなことがなく
なり、低導通抵抗、低インダクタンス、低浮遊容量など
最高の電気特性を発揮させることができるものである。
【００１４】図２は本発明の他の実施例を示すものであ
り（請求項３に対応する実施例）、プリント配線板３と
して内層回路５ｃを含む３層以上の導体層５を設けた多
層プリント配線板３ａを用いるようにしてある。この多
層プリント配線板３ａの導体層５は、一方の面の信号層
５ａ、他方の面の接地層（又は電源層）５ｂ、及び内層
回路５ｃを構成する接地層（又は電源層）５ｂから形成
してある。そしてこの多層プリント配線板３ａの開口部
２の内壁に導通層４を設けることによって、導通層４で
信号層５ａと接地層５ｂと内層回路５ｃを導通接続する
ようにしてある。このように内層回路５ｃと他の導体層
５とを半導体１を搭載した開口部２の内壁の導通層４で
接続できるので、半導体１と導通層４を介した内層回路
５ａとの間の回路長を最短距離にすることができ、上記
したと同様に低導通抵抗、低インダクタンス、低浮遊容
量など最高の電気特性を発揮させることができるもので
ある。
【００１５】図３は本発明のさらに他の実施例を示すも
のであり（請求項４に対応する実施例）、プリント配線
板３として内層回路５ｃを設けた多層プリント配線板３
ａを用い、この多層プリント配線板３ａ（図３のロ矢
印）を他のプリント配線板３（図３の実施例では多層プ
リント配線板３ｂ：ハ矢印で示す）と接着層１９で積層
接着するにあたって、多層プリント配線板３ａ（図３の
ロ矢印）の接着側の面の金属箔をエッチング等して除く
ことによって、配線板の下地の樹脂含浸ガラス布等の基
材をほぼ全面に亘って露出させるようにしてある。多層
プリント配線板３ａに信号層５ｂや接地層５ｂ等の導体
層５を形成するために積層した金属箔の表面は、粗面化
処理等することによって接着層１９との接着性を確保す
ることができるが、多層プリント配線板３ａの開口部２
に導通層４を金属メッキで形成する場合、多層プリント
配線板３ａに積層した金属箔の表面にも金属メッキがな
されて粗面が埋められて平滑な表面になってしまい、接
着層１９との接着性を確保することができず、層間接着
信頼性を得ることができなくなるおそれがある。そこ
で、開口部２に導通層４を金属メッキするこの多層プリ
ント配線板３ａにおいて、接着側の面の金属箔をエッチ
ング等して除いて下地の基材６をほぼ全面に亘って露出
させるようにしたものであり、表面が平滑でない基材６
によって接着層１９との接着性を高く得ることができ、
半導体装置の信頼性評価において極めて優れた層間の接
着信頼性を発揮させることができるのである。尚、この
多層プリント配線板３ａ（図３のロ矢印）と接着する他
方の多層プリント配線板３ｂ（図３のハ矢印）の接着面
には金属箔をエッチング加工した信号層５ａが形成され
ているが、信号層５ａは回路線で形成されているのでこ
の回路線間に多層プリント配線板３ｂの下地の基材が部
分的に露出されているために、この面において層間接着
性が問題になることはない。
【００１６】図４の実施例では、多層プリント配線板３
ａ（図３のロ矢印のものに相当する）の上に他のプリン
ト配線板３を積層し、また多層プリント配線板３ｂ（図
３のハ矢印のものに相当する）として内層回路５ｃの層
数の多いものを用いるようにしてある。その他の構成は
図３の実施例とほぼ同じである。尚、図３及び図４の実
施例ではプリント配線板３として多層プリント配線板を
用いたが、多層プリント配線板に限定されるものでない
のはいうまでもない。
【００１７】図５（ａ）は本発明のさらに他の実施例を
示すものであり（請求項５に対応する実施例）、接着側
の面の金属箔をエッチング等して除いて下地の基材６を
ほぼ全面に亘って露出させるようにした多層プリント配
線板３ａを図５（ｂ）に示す層構成で作成してある。す
なわち、両面に金属箔をエッチング加工して形成した導
体層５を両面に設けたプリント配線板３とエポキシ樹脂
等の熱硬化性樹脂を含浸乾燥したガラス布プリプレグと
を交互に重ねて加熱加圧成形することによって、プリン
ト配線板３と樹脂含浸ガラス布プリプレグによる成形層
７とを交互に積層接着して多層プリント配線板３ａを作
成するが、多層プリント配線板３ａの接着側の最外層は
樹脂含浸ガラス布プリプレグによる成形層７で形成され
るようにしてあり、この成形層７の表面から金属箔や金
属メッキ等をエッチング除去することによって、その下
地の基材６をほぼ全面に亘って露出させ、この基材６の
露出面で他の多層プリント配線板３ｂと接着層１９によ
って積層接着するようにしてある。
【００１８】一般に、金属箔の熱膨張率（銅箔の熱膨張
率は１７ｐｐｍ／℃程度）はガラス布基材エポキシ樹脂
積層板等で作成されるプリント配線板３の熱膨張率（１
５ｐｐｍ／℃程度）よりも大きい。多層プリント配線板
３ａの両方の外面が金属箔で形成されておればバランス
がとれて問題がないが、一方の外面が金属箔、他方の外
面がプリント配線板３の基材６の露出面となる層構成で
多層プリント配線板３ａを作成すると、積層成形した後
に冷却する際に、金属箔とプリント配線板３の熱膨張率
（収縮率）の差で多層プリント配線板３ａには反りが発
生し易い。一方、多層プリント配線板３ａを積層成形す
る際にエポキシ樹脂等の熱硬化性樹脂を含浸乾燥したガ
ラス布プリプレグを加熱加圧硬化させて形成される成形
層７の硬化収縮率は金属箔の収縮率とほぼ同じである。
従って、図５（ｂ）のように多層プリント配線板３ａの
接着側の最外層を樹脂含浸ガラス布プリプレグによる成
形層７で形成することによって、この成形層７及び反対
側の導体層５を構成する金属箔の収縮率がちょうど釣合
い、極めて小さい反りに抑えることができるものであ
る。このために、多層プリント配線板３ａの層構成を偶
数層のみでなく奇数層でも自由に設計することが可能に
なるものである。
【００１９】
【発明の効果】上記のように本発明は、半導体搭載用の
開口部を設けたプリント配線板を具備して形成される半
導体装置において、上記開口部の内壁に導通層を設ける
と共にプリント配線板に形成された複層の導体層をこの
導通層で電気的に導通させるようにしたので、プリント
配線板は材料の誘電率が低く浮遊容量等の問題がなく、
信号の高速化を達成することが容易になるものであり、
しかも導体層は半導体に最も近接する開口部の内壁の導
通層で導通されることになり、半導体と導通層を介した
導体層との間の回路長を短くすることができ、電気特性
を十分に得ることができるものである。
【００２０】また、導通層は金属めっきによって形成し
てあるので、導通層を低抵抗に形成して信号の高速化を
得ることができるものである。さらに、プリント配線板
を内層回路を含む３層以上の導体層を設けた多層プリン
ト配線板として形成し、内層回路と他の導体層とを導通
層で電気的に導通させるようにしたので、半導体と導通
層を介した内層回路との間の回路長を短くして高い電気
特性を得ることができるものである。
【００２１】さらに、開口部の内壁に導通層を設けたプ
リント配線板の一方の面の基材を露出させ、この基材を
露出させた面で他のプリント配線板と積層接着するよう
にしたので、表面が平滑でない基材によって接着性を高
く得ることができ、半導体装置の信頼性評価において優
れた層間の接着信頼性を得ることができるものである。
【００２２】さらに、プリント配線板と樹脂含浸ガラス
布プリプレグによる成形層とを交互に積層して作成され
る多層プリント配線板を用い、多層プリント配線板の一
方の面の基材を露出させるにあたって、樹脂含浸ガラス
布プリプレグによる成形層の基材を露出させるようにし
たので、多層プリント配線板の両外層の収縮率を釣合わ
せることができ、反りの発生を抑制することができるも
のである。
【図面の簡単な説明】
【図１】本発明の一実施例の断面図である。
【図２】同上の他の実施例の断面図である。
【図３】同上のさらに他の実施例の断面図である。
【図４】同上のさらに他の実施例の断面図である。
【図５】同上のさらに他の実施例を示すものであり、
（ａ）は断面図、（ｂ）は一部の拡大した断面図であ
る。
【図６】従来例を示すものであり、（ａ），（ｂ）はそ
れぞれ断面図である。
【符号の説明】
１ 半導体 ２ 開口部 ３ プリント配線板 ４ 導通層 ５ 導体層 ６ 基材 ７ 成形層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｆ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体搭載用の開口部を設けたプリント
    配線板を具備して形成される半導体装置において、上記
    開口部の内壁に導通層を設けると共にプリント配線板に
    形成された複層の導体層をこの導通層で電気的に導通さ
    せて成ることを特徴とする半導体装置。
  2. 【請求項２】 導通層は金属めっきによって形成されて
    いることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 プリント配線板を内層回路を含む３層以
    上の導体層を設けた多層プリント配線板として形成し、
    内層回路と他の導体層とを導通層で電気的に導通させて
    成ることを特徴とする請求項１又は２に記載の半導体装
    置。
  4. 【請求項４】 開口部の内壁に導通層を設けたプリント
    配線板の一方の面の基材を露出させ、この基材を露出さ
    せた面で他のプリント配線板と積層接着して成ることを
    特徴とする請求項１乃至３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 プリント配線板と樹脂含浸ガラス布プリ
    プレグによる成形層とを交互に積層して作成される多層
    プリント配線板を用い、多層プリント配線板の一方の面
    の基材を露出させるにあたって、樹脂含浸ガラス布プリ
    プレグによる成形層の基材を露出させるようにしたこと
    を特徴とする請求項４に記載の半導体装置。
JP4334015A 1992-12-15 1992-12-15 半導体装置 Pending JPH06181268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4334015A JPH06181268A (ja) 1992-12-15 1992-12-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4334015A JPH06181268A (ja) 1992-12-15 1992-12-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH06181268A true JPH06181268A (ja) 1994-06-28

Family

ID=18272549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4334015A Pending JPH06181268A (ja) 1992-12-15 1992-12-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH06181268A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997022146A1 (fr) * 1995-12-08 1997-06-19 Shinko Electric Industries Co., Ltd. Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JP2001352142A (ja) * 2000-06-05 2001-12-21 Sumitomo Metal Electronics Devices Inc セラミック回路基板
WO2011105409A1 (ja) * 2010-02-24 2011-09-01 シチズン電子株式会社 実装基板及びその実装構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997022146A1 (fr) * 1995-12-08 1997-06-19 Shinko Electric Industries Co., Ltd. Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
US5994771A (en) * 1995-12-08 1999-11-30 Shinko Electric Industries Co., Inc. Semiconductor package with multilayer circuit, and semiconductor device
JP2001352142A (ja) * 2000-06-05 2001-12-21 Sumitomo Metal Electronics Devices Inc セラミック回路基板
WO2011105409A1 (ja) * 2010-02-24 2011-09-01 シチズン電子株式会社 実装基板及びその実装構造
CN103155141A (zh) * 2010-02-24 2013-06-12 西铁城电子株式会社 安装基板及其安装构造
US8766313B2 (en) 2010-02-24 2014-07-01 Citizen Electronics Co., Ltd. Mounting board and structure of the same
JP5722870B2 (ja) * 2010-02-24 2015-05-27 シチズン電子株式会社 実装基板及びその実装構造
CN103155141B (zh) * 2010-02-24 2015-11-25 西铁城电子株式会社 安装基板及其安装构造

Similar Documents

Publication Publication Date Title
EP0343400B1 (en) Electronic package assembly with flexible carrier and method of making it
US4195195A (en) Tape automated bonding test board
JP3213291B2 (ja) 多層基板及び半導体装置
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
US5966803A (en) Ball grid array having no through holes or via interconnections
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20020063331A1 (en) Film carrier semiconductor device
US6303877B2 (en) Multilayer thin-film wiring board
JPH06181268A (ja) 半導体装置
JP2630293B2 (ja) 多層配線基板
JP2620611B2 (ja) 電子部品搭載用基板
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3639736B2 (ja) 半導体装置用パッケージ
JPH03142943A (ja) 半導体装置とプリント配線板構造の組合せ
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JP2770485B2 (ja) 回路基板
KR920005952Y1 (ko) 반도체장치
JPS6214717Y2 (ja)
JP2532486Y2 (ja) 半導体装置
JPH05259376A (ja) 半導体装置
JPH0634449B2 (ja) 多層プリント回路板
JPH0278253A (ja) 多層プラスチックチップキャリア
JPH06196868A (ja) 多層プリント配線板
JPS60236278A (ja) 配線用板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011113