JPH09330996A - 電子パッケージ - Google Patents

電子パッケージ

Info

Publication number
JPH09330996A
JPH09330996A JP9057328A JP5732897A JPH09330996A JP H09330996 A JPH09330996 A JP H09330996A JP 9057328 A JP9057328 A JP 9057328A JP 5732897 A JP5732897 A JP 5732897A JP H09330996 A JPH09330996 A JP H09330996A
Authority
JP
Japan
Prior art keywords
circuit board
electronic package
support member
semiconductor device
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9057328A
Other languages
English (en)
Other versions
JP3053585B2 (ja
Inventor
Frank E Andros
フランク・エドワード・アンドロス
James R Bupp
ジェームズ・ラッセル・バップ
Michael Dipietro
マイケル・ディピエトロ
Richard B Hammer
リチャード・ベンジャミン・ハマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09330996A publication Critical patent/JPH09330996A/ja
Application granted granted Critical
Publication of JP3053585B2 publication Critical patent/JP3053585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/8521—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/85214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Abstract

(57)【要約】 【課題】比較的容易にかつ安価な方法で組み立てること
ができる構造で、熱高散能力および優れた電気的性能を
提供する。異なった半導体チップ形状や組み合わせた回
路基板の変化に適応でき、多彩で融通のきいたパッケー
ジを提供する。 【解決手段】実質的に剛性で、熱伝導性の支持部材と、
その支持部材に絶縁状態で接合された薄い回路基板と、
支持部材に接合された半導体装置から主として構成され
る。薄い回路基板は１以上の回路層を有する誘電部材を
含み、半導体装置は薄い回路基板の回路に関連した位置
で支持部材に熱伝導可能に接合される。半導体装置はそ
の回路基板の回路と電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子パッケージに関し、
詳細には、回路形成した基板およびその部品としての半
導体装置（チップ）を利用する電子パッケージに関す
る。さらに詳細には、本発明は情報操作システム（コン
ピュータ）分野での利用に適した電子パッケージに関す
る。
【０００２】
【従来の技術】半導体チップを部品として有する電子パ
ッケージについてはコンピュータ産業では公知であり、
例えば、U.S.P No. 4,004,195 (Harayda et al.), No.
4,415,025 (Horvath), No. 4,593,342 (Lindsay), No.
4,914,551 (Anschel et al.),No. 4,962,416 (Jones et
al.), No. 5,278,724 (Angulas et al.)等の米国特許
文献に記載されている。特に、U.S.P. No. 4,593,342
および4,914,551の特許文献には、半導体チップがフレ
キシブルで薄い回路基板に電気的に接合させられ、ま
た、回路基板もプリント回路板（ＰＣＢ）のような第２
基板に電気的に接続された例が示されている。半導体チ
ップは、また操作中のチップによる発生熱を吸、排熱す
るためのヒートシンクに熱的に接続されている。これら
６件の特許文献は本発明の引例として併記するものであ
る。
【０００３】近代の電子パッケージ産業における電子パ
ッケージの主たる目的は、これらパッケージの部品を構
成する種々の部材（例えば、半導体チップや回路基板）
の回路密度をかなり増大させることにあると理解されて
いる。こうした密度の増加は、半導体チップの操作中に
発生する熱の増加も効果的に除去する必要があり、こう
した排熱は基本的にチップ温度をある範囲に維持するこ
とであり、この温度範囲に維持することでチップの高い
耐久性を得、パッケージ全体の操作寿命を伸ばすことに
なる。また、こうした高密度化は、組み合わせた回路
（例えば、その部品としての回路基板）にチップを電気
的に接続する効果的な手段が効果的な方法で提供される
ことを要する。
【０００４】上記したように、本発明の電子パッケージ
は高密度回路半導体装置およびその部品として組み合わ
された回路基板を有する構造に特に適した小型のパッケ
ージ構造を意味する。さらに、本発明の対象とするパッ
ケージは、比較的容易にかつ安価な方法で組み立てるこ
とができる構造で、独特の特徴（高散逸能力および優れ
た電気能力）を提供可能である。さらに、また、本発明
の対象とする構造は異なった半導体チップ形状や組み合
わせた回路基板の変化に適応でき、従って、より多彩で
融通のきいたパッケージを提供できる。さらに、本発明
は容易にチップ取り付け製造プロセス（例えば、配線、
熱圧縮および／あるいはサーモソニック接合、ハンダ付
け、等）の変化に対応できる。
【０００５】上記特徴を有し、かつ上記の教示による特
徴を有する電子パッケージは電子パッケージ分野で重要
な進歩を示すと考えられる。また、この種のパッケージ
を製造する新規で独特な方法もこの分野に貢献する要素
となると考えられる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、高散
逸能、優れた電気的特性、及び製造が容易な構造を有す
る電子パッケージを提供することにより電子パッケージ
の技術を向上させることである。
【０００７】本発明の別の目的は、この電子パッケージ
を製造する方法を提供することである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
の本発明による電子パッケージは、実質的に堅固即ち剛
性で、熱伝導性の支持部材と、その支持部材に絶縁状態
で接合された薄い回路基板と、支持部材に接合された半
導体装置から主として構成される。薄い回路基板は１以
上の回路層を有する誘電部材を含み、一方半導体装置は
薄い回路基板の回路に関連した位置で支持部材に熱伝導
可能に接合される。半導体装置はその回路基板の回路と
電気的に接続される。具体的には、本発明は、実質的に
剛性な熱伝導性の支持部材と、少なくとも１つの回路層
を含む第１の表面を有する誘電部材からなる薄い柔軟性
のある回路基板であって、支持部材に電気絶縁状態で直
接接合された回路基板と、半導体装置であってその半導
体装置の電気接点領域が回路基板と直接電気的に接続で
きるように上記回路基板に隣接した位置で支持部材に熱
伝導状態で接合された半導体装置と、回路層に電気的に
結合されるように回路基板上に位置づけられた複数のハ
ンダ部材とを備えた電子パッケージである。
【０００９】本発明の別の特徴によれば、電子パッケー
ジの製造方法は、実質的に剛性で、熱伝導性の支持部材
を設ける工程と、この支持部材を薄い回路基板に直接接
合する工程と、半導体を熱伝導性の支持部材に熱伝導可
能に接合する工程と、その半導体装置を薄い回路基板の
部品を形成する回路に電気的に接続する工程から構成す
る。
【００１０】
【実施例】本発明を理解するために、添付図面を参照に
して望ましい実施例について詳細に説明する。
【００１１】図１において、１１は本発明の望ましい実
施例による電子パッケージ１３（図４参照）に使用され
る薄い回路基板である。薄い基板１１は誘電物質の比較
的薄い（例えば、約０.０２５４ｍｍから約０.１２７ｍ
ｍ厚）層の形状をした誘電部材１５から構成するのが望
ましい。誘電物質はポリイミドが望ましく、これはKapt
on という商品名（Dupont社）および Upilex という商
品名（Ube Industry社）で市販されている。望ましく
は、基板１１は少なくとも１層の回路層１７を有し、そ
の回路は当業界で公知の光リソグラフ法により形成する
ことができる。普通、この回路は構成部品として銅ある
いは同様な接続金属を有する。図１に示された実施例で
は、基板１１はさらに誘電部材１５の反対側に第１回路
層１７からの第２回路層１９を有する。この第２回路層
も第１回路層と同様な物質で、公知のプロセスにより形
成される。両回路層１７と１９の相互接続はメッキをし
た貫通孔（ＰＴＨ）２１または他の適切な手段を使用し
て行うことができる。このタイプのＰＴＨの形成は公知
の方法で行うことができるので、詳細な説明は省略す
る。
【００１２】図１に示した回路基板の実施例では、一方
の層（例えば１７）が単一層として電気的に働き、同時
に反対の層（例えば１９）が主として接地層として働く
ことも可能である。
【００１３】各層は約０.０１２７ｍｍから０.０５０８
ｍｍの範囲の厚さを有することができ、従って基板１１
の全体の厚さは約０.０５０８ｍｍから約０.２２９ｍｍ
の範囲となる。このように、本発明の構造は非常に薄い
と理解できる。
【００１４】図２では、基板１１（部分的に示してあ
る）は、さらにハンダ部材２３を有するように示されて
おり、各ＰＴＨ２１と電気的に接触するように設けられ
ている。本発明では、基板１１のＰＴＨの各々に対しハ
ンダ部材２３を設けることが可能である。従って、図２
はこうした部材の一例のみ示したもので、本発明がこれ
に限定されるものではない。本発明の一例では、基板１
１はＰＴＨ２１の総数は７３６個を有し、それに対応し
た数のハンダ部材２３を有する。
【００１５】ハンダ部材の各々は、ハンダの逆流操作に
よってＰＴＨの各々に接合させるのが望ましい。その操
作とは、事前形成したハンダ球のパターンを各ＰＴＨに
対応させて並べＰＴＨを物理的に接触させ、続いて熱を
加えてハンダ球の少なくとも一部を溶融させ、各内部孔
２２（図２）へ毛管現象により溶融ハンダが流入するよ
うにさせる。ハンダの望ましい構成は、スズ：鉛の比が
１０：９０である。あるいは、複数のハンダのペースト
部材（例えば、スズと鉛の比が３７：６３）を利用し、
そのペースト部材からほんのわずかな距離で各ＰＴＨ２
１を覆うように位置させたハンダ接続を形成することも
本発明の範囲である。そして、熱を加え、そのペースト
部材を各ＰＴＨが係合するように球状化させることがで
きる。上記のハンダ操作に適した熱は、約１７０℃から
約２２５℃の範囲にあることが望ましい。詳細はU.S.P.
No. 5,133,495 (Angulas et al.)を参照。この特許文献
には、接続を形成する球状化するペーストの使用が記載
されているが、一対の回路基板（例えば、ＰＣＢとフレ
キシブル回路）間の接続に限定されている。この特許も
本願の引例として記載する。
【００１６】ハンダ部材を基板１１に設ける前に、保護
物質のコーティング２５を回路層１７の選択部分を覆う
ように設けてもよい。保護物質の一例は、Scotchcast
（米国３Ｍ社の製品名）として市販されているポリマー
樹脂の改良品である。Scotchcastは通常、エポキシ樹脂
を約４７重量％、硬化剤と柔軟剤の混合物を約５２重量
％、着色剤を約０.４重量％含む。硬化剤と柔軟剤の混
合物は無水ヘキサヒドロフタル酸を約２５乃至３９重量
％、ポリプロピレングリコールおよび／あるいはポリオ
キシプロピレングリコール柔軟剤を約５０乃至７５重量
％、第３アミンを約０.８５乃至１.０重量％およびヘキ
サヒドロフタル酸を微量含む。これらの物質は当業界で
は公知であり、詳細な説明は省略する。この保護コーテ
ィングの目的は、後続の処理工程、例えば、図４および
図５に示したように完成したパッケージをＰＣＢ２７
（図６）のような第２外部基板に組み付ける工程の間に
回路１７を保護することである。このコーティングは回
路上にできる可能性のあるイオン汚染に対して保護す
る。この汚染は最終操作において回路に悪影響（たとえ
ば、ショートの原因）を起こすことになる。上記した加
熱工程は、熱風を使用するか、適当なオーブン内に入れ
て行われるのが望ましい。オーブンを使用するなら、Ｐ
ＣＢへの基板１１のハンダ付けは上記した温度を加えて
約１.５から５分の時間で行われることになる。ハンダ
ペーストの利用に関しては、必要に応じて、本発明では
Alpha Metals, Inc. 製造のペーストが望ましい。
【００１７】図３では、ハンダ部材２３を所定位置に設
けた回路基板１１が熱伝導性支持部材３１に直接、接合
されている。支持部材３１は、図示のように細長く、ほ
ぼ平坦な形状をしており、望ましくは窪み３３を有す
る。支持部材３１は、例えば銅のような優れた熱伝導性
物質の単一金属シートが望ましい。本発明の望ましい実
施例では、支持部材３１は本来の厚さが約０.５０８ｍ
ｍの銅シートから形成されている。この厚さの支持部材
３１はほぼ剛性で、最終パッケージ構造の強化部材とし
て作用し、これにより基板１１をこれに接合すると薄い
回路基板（支持部材がないと、フレキシブルで容易に曲
がってしまう）をほぼ平坦にすることができる。これは
本発明の重要な特徴を表している。特に、外部基板（図
６および図９）へのハンダ付けのような後続の処理をこ
の構造が受けることになるので、基板１１の平面が図５
（および図８）に示すような構造に効果的に維持できる
という点である。
【００１８】基板１１は絶縁性接着剤を使用して支持部
材３１に接合させられる。本発明の望ましい実施例によ
れば、効果的に使用できた接着剤の一例は片側あるいは
両側に薄いシリコン接着剤を有するポリイミドの薄い層
から構成したものであった。
【００１９】図４では、半導体チップ４１が同様に支持
部材３１、望ましくは窪み３３の位置に直接、接合され
ている状態が示されている。チップ４１は公知のチップ
から選択することができ、従って種々異なったサイズで
あるが、それらの全てが本発明の部品として容易に適合
可能である。チップ４１は、上記した３Ｍ社製のScotch
castのような優れた熱伝導性接着剤を使用して支持部材
３１に接合させるのが望ましい。例えば、アースとして
チップ４１を支持部材３１に電気的に接続する必要があ
れば、接着剤も電気伝導性を有するものを選択すること
ができる。図４に示すように、チップ４１はその外面４
５上に位置する複数の電気接点４３をさらに有する。半
導体チップにこうした電気接点４３を使用することは公
知であるので、詳細な説明は省略する。図４に示すよう
に、この電気接点４３はほぼ平坦で、図４に示す向きで
あり、回路基板１１上の近接して設けた回路層１７とほ
ぼ同面となるのが望ましい。あるいは、チップは基板１
１より深めに設け、電気接点４３の平面が図示したもの
より幾分へこんだようにしてもよい。これは本発明の重
要な特徴であり、後続の各電気接点４３と回路層１７の
一部を形成する対応の部品（例えば、導電線や導電パッ
ド）との電気的接続を容易にすると考えられている。
【００２０】図４において、この電気的接続を実現する
望ましい手段は配線接合操作を使用することであり、こ
の操作そのものは当業界において公知である。従って、
この操作についての詳細な説明は省略する。また、サー
モソニック、熱圧縮、レーザ、レーザソニック等を利用
した接合方法、あるいは他の接合方法も、各々の導電性
配線４９と対応の導電性部材間の接続を行うための方法
として使用することは本発明の範囲である。通常、この
導電性配線４９はアルミニュウムあるいは金で作られ
る。
【００２１】上記電気接続に続いて、図５に示すよう
に、チップ４１の外面４５とそれに組み合わせた配線４
９、および隣接の回路層１７の部分をほぼ覆うように適
量のカプセル材５１を設けることが望ましい。このカプ
セル材の一例は Hysol FP4511（米国、ニューヨーク州
の Dexter Corp.製の商品名）で、流動性液体エポキシ
ゲル物質で低粘度および低応力という特性を有する。こ
のカプセル材は、上記した配線接合操作とともに、図４
および図５に示した方向とは逆さで基板と支持部材に設
けることが望ましい。そうして、カプセル材５１が図５
に示す形状に硬化する。
【００２２】図５に示した電子パッケージ構造は、本発
明の操作能力をさらに拡大するため、図６に示すように
関連の回路構造、例えばＰＣＢ２７に電気的接続をおこ
なう容易ができている。図５の実施例では、図示の方向
は操作時のチップ４１からの熱を熱伝導性接着剤５３を
介して熱伝導性支持部材３１に流れ易いことが分かる。
図５に示したカプセル材５１は、必要に応じ、チップの
側面５５を含んだチップ４１の全ての外面を全体的に覆
うように広げるようにしてもよい。
【００２３】図６では、基板１１と支持部材３１がＰＣ
Ｂ２７上に電気的に接続されている状態が示されてい
る。望ましい実施例では、ＰＣＢ２７は、基板１１上の
ハンダ球２３の対応のパターンに匹敵する固定パターン
によりＰＣＢ２７の上面６２上に間隔をとって配置され
た複数の導電部材６１（例えば、銅パッド）を有する。
ハンダ球２３を有する基板は、ハンダ球２３が物理的に
各導電部材６１に接触するように物理的にＰＣＢ２７に
係合させるように下げられる。そして、熱（例えば、２
１０℃）を少なくとも部分的に溶融したハンダ部材２３
に加え、導電部材６１との接合を形成する。U.S.P.No.
5,203,075 (Angulas et al.)に記載のプロセスを利用す
ることも本発明の範囲内である。すなわち、適当なハン
ダペーストを各導電材料上に設け、このペーストを各ハ
ンダ球２３によって物理的に係合させ接合を形成させ
る。U.S.P.No. 5,203,075 も本願の引例として記載す
る。
【００２４】図示した導電部材６１も、ＰＣＢ２７の誘
電物質内の内部導電面（図示せず）に電気的に接続させ
てもよく、これら内部導電面はＰＣＢ製造業において信
号、アースおよび／あるいは電源面として作用すること
が知られている。従って、詳細な説明は省略する。図５
に示した電子パッケージ構造は複数の個別位置でＰＣＢ
２７に電気的に接合されていることが分かる。この構成
において、ＰＣＢ２７も当業界において公知の方法（例
えば、プロセッサケージ）によりコンピュータ内に設け
られ、電気的にそのコンピュータに接続されるようにし
てもよい。
【００２５】図７乃至図９では、本発明の別の実施例に
よる電子パッケージを製造する別の方法が示されてい
る。図７におけるチップ４１は、図４のチップ４１の接
合と同様な方法で初めに支持部材３１（窪み３３の位
置）に接合させられている。図示のように、同様な熱伝
導性接着剤５３を使用してチップ４１をその位置に固定
し、基板１１’を次にチップ４１に対して直線に並べ、
図８に示すように支持部材３１に接合させる。この接合
は図４の実施例で使用したのと同じ接着剤を使用して行
われる。基板１１’は図１の基板１１と若干異なる。す
なわち、回路層１７はその部品として複数の出っ張った
導電性リード７１を有し、このリード７１が基板内に形
成された内部開口部７３を覆うように伸びている。図４
の望ましい実施例では、基板１１も同様な開口部７３を
有していることが分かる。この出っ張った導電性リード
７１は、誘電物質１５にたいするカンティレバーとなる
ように向けられ、基板１１’が最終的に支持基板３１に
接合される時にチップ４１上の接点４３の各々と直線に
並ぶように作られている。この配列調整は当業界で公知
の光学的手段あるいは他の精密手段を使用して行うこと
ができる。これらリード７１の端子４３への最終的な接
合は、熱圧縮接合あるいは当業界で公知の方法により前
述の手段を使用して行うことができる。
【００２６】カンティレバー導電性部材７１と各接点４
３間の接合の前に、図４の実施例での配線の接合の前と
同様に、貴金属（例えば、金）の薄膜を回路層１７の各
々の導電部材、及び各々の接点４３に設け、その間の電
気的接続を向上させることが望ましい。
【００２７】図９では、図８のパッケージがＰＣＢ２７
に電気的に接合した状態が示されており、この接合は図
５の実施例で使用したのと同様の方法により行われるの
が望ましい。
【００２８】図１０には、本発明の別の実施例による電
子パッケージ１３’が示されている。図４のパッケージ
１３と同様のパッケージ１３’は、図４の実施例で使用
されたものと同一である回路基板１１を有する。あるい
は、この基板は図８の基板１１’と類似のものとするこ
ともできる。図１０では、パッケージ１３’は前述の実
施例のものとは異なった形状の熱伝導性支持基板３１’
を有する。
【００２９】特に、支持部材３１’は平坦なベース８１
を有し、望ましくは、上記実施例の支持基板３１とほぼ
同じ厚さの単一の金属シートからなり、また、図示のよ
うに１個以上のスペーサ８３を有する。このスペーサ８
３は、支持部材３１にチップ４１を接合するために上記
実施例で使用したような熱伝導性の接着剤を使用してベ
ース８１に接合させるのが望ましい。望ましい実施例で
は、２個以上のスペーサ８３を利用して基板１１上の各
位置に適応させる。基板１１は、上記支持部材３１に基
板１１を接合させた時に使用したものと同様な電気絶縁
性接着剤５４を使用してスペーサ８３に接合させるのが
望ましい。一実施例では、各スペーサも銅あるいは同様
な熱伝導性物質で作られ、約０.６３５ｍｍの厚さを有
した。従って、支持部材３１’のスペーサとベースは全
体で約０.７３７ｍｍの厚さを有する。図１０の実施例
では、スペーサはチップ４１が点線で示されているよう
に基板１１と隣接するスペーサ８３により形成された開
口部７３内に設けられる時に、基板１１上の回路層１７
をチップ４１の外面と端子４３に対して効果的に空間を
とる働きをする。したがって、チップ４１はこの開口部
７３内に設けられ、開口部７３に対して位置したベース
８１の一部分に接合されることが分かる。チップ４１は
図４、図８のチップ４１を接合した時に使用したものと
同様の熱伝導性接着剤を使用して接合させる。各回路層
１７への接続は上記図４で使用した配線接続操作を使用
して行われるか、あるいは、基板１１は図８の実施例で
利用したようにカンティレバー導電性リードを有するこ
とも可能である。
【００３０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３１】（１）実質的に剛性な、熱伝導性の支持部
材と、少なくとも１層の回路層を持つ誘電部材を有し、
上記支持部材に電気絶縁状態で直接接合された薄い回路
基板と、上記支持部材に熱伝導状態で接合され、上記回
路基板の回路と電気的に接続される半導体装置とを有す
ることを特徴とする電子パッケージ。 （２）上記熱伝導性支持部材は金属シート部材からなる
ことを特徴とする上記（１）に記載の電子パッケージ。 （３）上記金属シート部材は銅からなることを特徴とす
る上記（１）に記載の電子パッケージ。 （４）上記熱伝導性支持部材は、その中に少なくとも１
個の窪みを有し、上記半導体装置はその窪みの位置で上
記支持部材に接合させたことを特徴とする上記（１）に
記載の電子パッケージ。 （５）上記半導体装置は複数の電気接点を有する表面を
有し、その電気接点と上記薄い回路基板の回路層は互い
に共通の平面を占有することを特徴とする上記（４）に
記載の電子パッケージ。 （６）上記半導体装置の電気接点の選択されたものは、
複数の導電性配線により上記回路基板の回路に電気的に
接続されることを特徴とする上記（５）に記載の電子パ
ッケージ。 （７）上記回路基板の回路層は複数の突き出たリード部
材を有し、上記リード部材の選択されたものが上記半導
体上の電気接点の各々に電気的に接続されることを特徴
とする上記（５）に記載の電子パッケージ。 （８）上記熱伝導性支持部材は、上記電子パッケージの
操作の際に上記半導体装置より発生した熱にたいするヒ
ートシンク部材として、また上記回路基板をほぼ平面方
向に維持するための補強部材として作用することを特徴
とする上記（１）に記載の電子パッケージ。 （９）上記回路基板は上記回路の第１層、第２層を有
し、上記回路の層の一方は上記熱伝導性支持部材に対面
することを特徴とする上記（１）に記載の電子パッケー
ジ。 （１０）上記薄い回路基板は電気絶縁性接着剤により上
記熱伝導性支持部材に接合させられることを特徴とする
上記（９）に記載の電子パッケージ。 （１１）上記薄い回路基板は電気絶縁性接着剤により上
記熱伝導性支持部材に接合させられることを特徴とする
上記（１）に記載の電子パッケージ。 （１２）上記半導体装置は熱伝導性接着剤により上記支
持部材に接合させられ、それにより半導体装置からの熱
は容易に上記熱伝導性支持部材を通過することを特徴と
する上記（１）に記載の電子パッケージ。 （１３）上記半導体装置の少なくとも一部分、および上
記回路基板の少なくとも一部分をほぼ覆う適量のカプセ
ル材をさらに有することを特徴とする上記（１）に記載
の電子パッケージ。 （１４）上記回路層の選択した位置に設けた複数のハン
ダ部材をさらに有することを特徴とする上記（１）に記
載の電子パッケージ。 （１５）上記薄い回路基板に電気的に接続された第２回
路基板をさらに有し、上記薄い回路基板の回路層の選択
された位置に設けた複数のハンダ部材をさらに有し、上
記回路基板間の電気的接続を行うことを特徴とする上記
（１）に記載の電子パッケージ。 （１６）上記熱伝導性支持部材はベースと少なくとも１
個のスペーサを有し、該スペーサは該ベース位置から上
記回路基板を所定の距離だけ間隔をとることを特徴とす
る上記（１）に記載の電子パッケージ。 （１７）実質的に剛性な熱伝導性支持部材を設ける工程
と、上記熱伝導性支持部材に、少なくとも１層の回路層
を有する誘電部材を含む薄い回路基板を電気絶縁手段に
より直接接合する工程と、半導体装置を上記熱伝導性支
持部材に熱伝導可能に接合する工程と、上記半導体装置
を上記回路基板の回路に電気的に接続する工程とを含む
電子パッケージの製造方法。 （１８）上記薄い回路基板を上記熱伝導性部材に接合す
る工程は接着剤を使用して行うことを特徴とする（１
７）に記載の方法。 （１９）上記半導体装置を上記熱伝導性支持部材に接合
する工程は接着剤を使用して行うことを特徴とする（１
７）に記載の方法。 （２０）上記半導体装置の少なくとも一部分、および上
記回路基板の少なくとも一部分をカプセル材でほぼ覆う
工程をさらに有することを特徴とする上記（１７）に記
載の方法。 （２１）上記半導体装置を上記薄い回路基板の回路に電
気的に接続する工程は、導電性配線接合操作を使用して
行われることを特徴とする上記（１７）に記載の方法。 （２２）上記半導体装置を上記薄い回路基板の回路に電
気的に接続する工程は、熱圧縮接合操作を使用して行わ
れることを特徴とする上記（１７）に記載の方法。 （２３）上記熱伝導性支持部材に上記半導体装置を接合
する工程は、上記熱伝導性支持部材に上記薄い回路基板
を接合する工程に続いて行うことを特徴とする上記（１
７）に記載の方法。 （２４）上記熱伝導性支持部材に窪みを設け、その後、
上記半導体装置を上記支持部材に接合し、上記半導体装
置を上記窪みの位置で上記支持部材に接合させる工程を
さらに有することを特徴とする上記（１７）に記載の方
法。 （２５）複数のハンダ部材を上記薄い回路基板の回路層
の選ばれた位置に固着させる工程をさらに有することを
特徴とする上記（１７）に記載の方法。 （２６）第２回路基板を設ける工程と、上記薄い回路基
板を該第２回路基板にハンダ部材を使用して電気的に接
続する工程をさらに有することを特徴とする上記（２
５）に記載の方法。
【００３２】
【発明の効果】パッケージの半導体チップと薄い回路基
板の両方を共通の熱伝導性支持部材に接合させ、その熱
伝導性支持部材はヒートシンク部材と薄い回路基板の剛
性な支持を行う補強部材の両方の役割を担う。このパッ
ケージは、最終パッケージ内でチップと回路基盤の両方
の効果的な接合を確実にするのと同時に、この回路上の
少なくとも１層に対する半導体チップの位置決めを容易
にする。さらに、本発明によるパッケージはＰＣＢのよ
うな独立した導電性基板への位置決めや接続にも容易に
適応可能である。
【図面の簡単な説明】
【図１】本発明による電子パッケージに使用される薄い
回路基板の一実施例を示す断面図である。。
【図２】ハンダ材を付けた状態を示す図１の基板の部分
拡大断面図である。
【図３】本発明の一実施例による電子パッケージの製造
工程を示す断面図である。
【図４】図３と同様な断面図である。
【図５】図３と同様な断面図である。
【図６】上記ハンダ材を使用して回路基板を第２回路基
板に接続した、図３と同様な断面図である。
【図７】本発明の別の実施例による電子パッケージの別
の製造工程を示す断面図である。
【図８】図７と同様な断面図である。
【図９】図７と同様な断面図である。
【図１０】本発明の他の実施例による熱伝導性支持部材
を有する電子パッケージを示す断面図である。
【符号の説明】
１１ 薄い回路基板 １３ 電子パッケージ １５ 誘電部材 １７ 第１回路層 １９ 第２伝導層 ２１ メッキをした貫通孔（ＰＴＨ） ２３ ハンダ部材 ２７ プリント回路板（ＰＣＢ） ３１ 熱伝導性支持部材 ３３ 窪み ４１ 半導体チップ ４３ 電気接点 ４５ チップの外面 ４９ 導電性配線 ５１ カプセル材 ６１ 導電部材 ７１ 導電性リード ８１ ベース ８３ スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・ラッセル・バップ アメリカ合衆国13760 ニューヨーク州、 エンドウェル、トゥワイライト・ドライブ 2913 (72)発明者 マイケル・ディピエトロ アメリカ合衆国13850 ニューヨーク州、 ベスタル、ステイト・ライン・ロード 168 (72)発明者 リチャード・ベンジャミン・ハマー アメリカ合衆国13732 ニューヨーク州、 アパラチン、ヒルトン、ロード 522

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】実質的に剛性な、熱伝導性の支持部材と、 少なくとも１つの回路層を含む第１の表面を有する誘電
    部材からなる薄い柔軟性のある回路基板であって、上記
    支持部材に電気絶縁状態で直接接合された回路基板と、 半導体装置であって、該半導体装置の電気接点が上記回
    路基板と直接電気的に接続できるように、上記回路基板
    に隣接した位置で上記支持部材に熱伝導状態で接合され
    た半導体装置と、 上記回路層に電気的に結合されるように上記回路基板上
    に位置づけられた複数のハンダ部材とを備えた電子パッ
    ケージ。
  2. 【請求項２】上記熱伝導性支持部材は金属シート部材か
    らなることを特徴とする請求項１に記載の電子パッケー
    ジ。
  3. 【請求項３】上記金属シート部材は銅からなることを特
    徴とする請求項２に記載の電子パッケージ。
  4. 【請求項４】上記熱伝導性支持部材は、上記所定の部分
    に１個の窪みを有し、上記半導体装置はその窪みの内部
    に位置づけられるように上記支持部材に接合させたこと
    を特徴とする請求項１に記載の電子パッケージ。
  5. 【請求項５】上記半導体装置の電気接点の選択されたも
    のは、複数の導電性配線により上記回路基板に電気的に
    接続されることを特徴とする請求項１に記載の電子パッ
    ケージ。
  6. 【請求項６】上記熱伝導性支持部材は、上記電子パッケ
    ージの操作の際に上記半導体装置より発生した熱にたい
    するヒートシンク部材として、また上記回路基板を実質
    的に平面方向に維持するための補強部材として作用する
    ことを特徴とする請求項１に記載の電子パッケージ。
  7. 【請求項７】上記薄い回路基板は電気絶縁性接着剤によ
    り上記熱伝導性支持部材に接合させられることを特徴と
    する請求項１に記載の電子パッケージ。
  8. 【請求項８】上記半導体が上記支持部材の所定の部分に
    接合された時、上記半導体装置の少なくとも一部分、お
    よび上記回路基板の少なくとも一部分を実質的に覆う適
    量のカプセル材をさらに有することを特徴とする請求項
    １に記載の電子パッケージ。
  9. 【請求項９】上記薄い柔軟性のある回路基板に電気的に
    接続された第２回路基板をさらに有し、該第２回路基板
    の複数の導電体のそれぞれは、上記薄い柔軟性のある回
    路基板上に位置づけられた複数のハンダ部材のそれぞれ
    に電気的に接続されることを特徴とする請求項１に記載
    の電子パッケージ。
  10. 【請求項１０】上記熱伝導性支持部材はベース部分と該
    ベース部分上に位置する少なくとも１個のスペーサ部材
    を有し、上記薄い柔軟性のある回路基板を上記ベース部
    分から垂直方向に間隔をとるように直接に上記スペーサ
    部材に結合することを特徴とする請求項１に記載の電子
    パッケージ。
  11. 【請求項１１】上記誘電部材が、ポリイミドを含むこと
    を特徴とする請求項１に記載の電子パッケージ。
  12. 【請求項１２】上記回路基板は約０．０５０８ｍｍから
    約０．２２９ｍｍの厚さであることを特徴とする請求項
    １に記載の電子パッケージ。
  13. 【請求項１３】上記回路基板の回路層は複数の突き出た
    リード部材を有し、上記リード部材の選択されたものが
    上記半導体装置上の電気接点の各々に電気的に接続され
    ることを特徴とする請求項１に記載の電子パッケージ。
  14. 【請求項１４】上記半導体装置の電気接点は、上記回路
    基板の回路層と互いに共通の平面を占有することを特徴
    とする請求項１、４、５、９、１０、又は１３に記載の
    電子パッケージ。
  15. 【請求項１５】上記回路基板上に位置づけられた複数の
    ハンダ部材は、上記半導体装置の直ぐ隣接した位置に配
    置された第１のハンダ部材と該半導体装置から離れた位
    置に配置された第２のハンダ部材とからなることを特徴
    とする請求項１、又は９に記載の電子パッケージ。
JP9057328A 1994-01-28 1997-03-12 電子パッケージ Expired - Fee Related JP3053585B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18818594A 1994-01-28 1994-01-28
US188185 1994-01-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6313644A Division JP3057477B2 (ja) 1994-01-28 1994-12-16 電子パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09330996A true JPH09330996A (ja) 1997-12-22
JP3053585B2 JP3053585B2 (ja) 2000-06-19

Family

ID=22692085

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6313644A Expired - Fee Related JP3057477B2 (ja) 1994-01-28 1994-12-16 電子パッケージ及びその製造方法
JP9057328A Expired - Fee Related JP3053585B2 (ja) 1994-01-28 1997-03-12 電子パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP6313644A Expired - Fee Related JP3057477B2 (ja) 1994-01-28 1994-12-16 電子パッケージ及びその製造方法

Country Status (8)

Country Link
US (2) US5519936A (ja)
JP (2) JP3057477B2 (ja)
KR (1) KR0141067B1 (ja)
CN (2) CN1107978C (ja)
GB (1) GB2286084B (ja)
HK (1) HK1011499A1 (ja)
MY (1) MY113991A (ja)
TW (1) TW258829B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054588A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 Ｔｂｇａ 반도체 패키지
KR200448519Y1 (ko) * 2009-04-28 2010-04-21 남동진 돌출형 ⅰｃ 패키지용 방열판

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
CA2156795C (en) * 1994-08-31 1999-08-17 Yuzo Shimada An electronic device assembly and a manufacturing method of the same
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JP2677242B2 (ja) * 1995-04-27 1997-11-17 日本電気株式会社 半導体装置及びその製造方法
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US5706171A (en) * 1995-11-20 1998-01-06 International Business Machines Corporation Flat plate cooling using a thermal paste retainer
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JPH09186414A (ja) * 1995-12-27 1997-07-15 Ibiden Co Ltd 電子部品搭載用基板
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
US6100596A (en) * 1996-03-19 2000-08-08 Methode Electronics, Inc. Connectorized substrate and method of connectorizing a substrate
US5726858A (en) * 1996-05-23 1998-03-10 Compaq Computer Corporation Shielded electrical component heat sink apparatus
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
CA2180807C (en) 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
US6135781A (en) * 1996-07-17 2000-10-24 Minnesota Mining And Manufacturing Company Electrical interconnection system and device
US5804984A (en) * 1996-08-02 1998-09-08 International Business Machines Corporation Electronic component test apparatus with rotational probe
US6051982A (en) * 1996-08-02 2000-04-18 International Business Machines Corporation Electronic component test apparatus with rotational probe and conductive spaced apart means
WO1998020558A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Electronic package having reduced radius of curvature
EP1536522B1 (en) * 1996-11-14 2007-08-01 Fci High density connector having a ball type of contact surface
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
KR20000015941A (ko) * 1997-03-24 2000-03-15 야스카와 히데아키 반도체 장치 및 그 제조 방법
CA2233385C (en) * 1997-03-27 2002-10-22 Nec Corporation Electronic-circuit assembly and manufacturing method thereof
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US5940687A (en) * 1997-06-06 1999-08-17 International Business Machines Corporation Wire mesh insert for thermal adhesives
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6037658A (en) * 1997-10-07 2000-03-14 International Business Machines Corporation Electronic package with heat transfer means
US5966804A (en) * 1997-11-03 1999-10-19 National Center For Manufacturing Sciences Printed wiring board assemblies
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2771889B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
AU2467599A (en) 1998-10-14 2000-05-01 Minnesota Mining And Manufacturing Company Tape ball grid array with interconnected ground plane
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
TW421981B (en) * 1998-12-18 2001-02-11 Hon Hai Prec Ind Co Ltd Welding method for electric connection between the mother board and the electric components
US6300168B1 (en) * 1999-01-07 2001-10-09 Sony Corp Method of manufacturing a semiconductor device
FR2794266B1 (fr) * 1999-05-25 2002-01-25 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
KR100823767B1 (ko) 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6249045B1 (en) * 1999-10-12 2001-06-19 International Business Machines Corporation Tented plated through-holes and method for fabrication thereof
US6281437B1 (en) 1999-11-10 2001-08-28 International Business Machines Corporation Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
KR100390453B1 (ko) * 1999-12-30 2003-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6377466B1 (en) * 2000-03-10 2002-04-23 Lucent Technologies Inc. Header, a method of manufacture thereof and an electronic device employing the same
JP3442721B2 (ja) * 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
US6320128B1 (en) * 2000-05-25 2001-11-20 Visteon Global Technology, Inc. Environmentally-sealed electronic assembly and method of making same
US6664617B2 (en) * 2000-12-19 2003-12-16 Convergence Technologies, Ltd. Semiconductor package
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP2003086970A (ja) * 2001-09-10 2003-03-20 Hitachi Unisia Automotive Ltd 電動機の駆動回路およびその組立方法
US6545716B2 (en) * 2001-09-13 2003-04-08 Tracey Gardiner Camera body for protecting components
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
JP3803596B2 (ja) * 2002-03-14 2006-08-02 日本電気株式会社 パッケージ型半導体装置
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7161238B2 (en) * 2002-12-31 2007-01-09 Intel Corporation Structural reinforcement for electronic substrate
US7109732B2 (en) * 2003-07-31 2006-09-19 Endicott Interconnect Technologies, Inc. Electronic component test apparatus
JP2005280044A (ja) * 2004-03-29 2005-10-13 Brother Ind Ltd インクジェットヘッドの製造方法
KR100634379B1 (ko) * 2004-07-14 2006-10-16 삼성전자주식회사 반도체 패키지
US7135781B2 (en) * 2004-08-10 2006-11-14 Texas Instruments Incorporated Low profile, chip-scale package and method of fabrication
US8125076B2 (en) * 2004-11-12 2012-02-28 Stats Chippac Ltd. Semiconductor package system with substrate heat sink
US7968371B2 (en) * 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate
US20060237829A1 (en) * 2005-04-26 2006-10-26 Eiichi Hosomi Method and system for a semiconductor package with an air vent
CN100403532C (zh) * 2005-08-19 2008-07-16 南茂科技股份有限公司 散热型球格阵列封装结构
US8067831B2 (en) * 2005-09-16 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with planar interconnects
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
JP5544950B2 (ja) * 2010-03-16 2014-07-09 カシオ計算機株式会社 半導体装置の製造方法及び半導体装置の実装方法
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5750937B2 (ja) 2011-02-25 2015-07-22 富士通株式会社 半導体装置及びその製造方法
CN102790034A (zh) * 2011-05-17 2012-11-21 飞思卡尔半导体公司 具有散热器的半导体器件
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
US10770368B2 (en) 2015-12-02 2020-09-08 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package
US10043737B2 (en) * 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
SG10201810052WA (en) 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
TWI738596B (zh) * 2020-12-23 2021-09-01 頎邦科技股份有限公司 撓性半導體封裝構造
CN114530549B (zh) * 2022-04-20 2022-06-24 江苏芯德半导体科技有限公司 一种半导体结构及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE276387C (ja) * 1912-10-15
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
GB2136212B (en) * 1983-01-06 1986-10-15 Welwyn Electronics Ltd Cooling components on printed circuit boards
GB2135521A (en) * 1983-02-16 1984-08-30 Ferranti Plc Printed circuit boards
JPS59198790A (ja) * 1983-04-26 1984-11-10 イビデン株式会社 プリント配線基板
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
JPH0777243B2 (ja) * 1987-03-19 1995-08-16 イビデン株式会社 表面実装用パツケ−ジ
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JPH0724291B2 (ja) * 1987-07-06 1995-03-15 住友金属工業株式会社 集積回路容器およびその製造方法
US4962416A (en) * 1988-04-18 1990-10-09 International Business Machines Corporation Electronic package with a device positioned above a substrate by suction force between the device and heat sink
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH03212961A (ja) * 1990-01-18 1991-09-18 Matsushita Electric Works Ltd 半導体チップキャリア
US5095404A (en) * 1990-02-26 1992-03-10 Data General Corporation Arrangement for mounting and cooling high density tab IC chips
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
JP2753767B2 (ja) * 1990-08-29 1998-05-20 イビデン株式会社 電子部品搭載用基板
JPH04180660A (ja) * 1990-11-15 1992-06-26 Matsushita Electric Works Ltd パワーデバイス実装板
JPH04256342A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体パッケージ
US5133118A (en) * 1991-08-06 1992-07-28 Sheldahl, Inc. Surface mounted components on flex circuits
US5220487A (en) * 1992-01-27 1993-06-15 International Business Machines Corporation Electronic package with enhanced heat sinking
US5263245A (en) * 1992-01-27 1993-11-23 International Business Machines Corporation Method of making an electronic package with enhanced heat sinking
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054588A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 Ｔｂｇａ 반도체 패키지
KR200448519Y1 (ko) * 2009-04-28 2010-04-21 남동진 돌출형 ⅰｃ 패키지용 방열판
WO2010126255A3 (ko) * 2009-04-28 2011-01-20 이경순 돌출형 ｉｃ 패키지용 방열판

Also Published As

Publication number Publication date
MY113991A (en) 2002-07-31
HK1011499A1 (en) 1999-07-09
KR950024311A (ko) 1995-08-21
TW258829B (ja) 1995-10-01
GB9500965D0 (en) 1995-03-08
US5561323A (en) 1996-10-01
JP3057477B2 (ja) 2000-06-26
GB2286084A (en) 1995-08-02
CN1215920A (zh) 1999-05-05
GB2286084B (en) 1998-01-14
CN1107978C (zh) 2003-05-07
JPH07226457A (ja) 1995-08-22
JP3053585B2 (ja) 2000-06-19
CN1110431A (zh) 1995-10-18
KR0141067B1 (ko) 1998-06-01
US5519936A (en) 1996-05-28
CN1095201C (zh) 2002-11-27

Similar Documents

Publication Publication Date Title
JP3053585B2 (ja) 電子パッケージ
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6396136B2 (en) Ball grid package with multiple power/ground planes
KR100426825B1 (ko) 반도체 장치
JP4828164B2 (ja) インタポーザおよび半導体装置
EP1571706A1 (en) Electronic device
JP2005005629A (ja) 電子装置
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
JPH11345900A (ja) 半導体装置
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JPH10173095A (ja) プラスチックピングリッドアレイパッケージ
JP2002093988A (ja) 半導体集積回路パッケージ
JPH09321188A (ja) 半導体装置及びその実装方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2002324873A (ja) 半導体装置及びその製造方法
JP3938017B2 (ja) 電子装置
JP3204649B2 (ja) 半導体チップモジュール及びその製造方法
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH0817974A (ja) 放熱構造を持つｂｇａ型ｌｓｉパッケージ
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2004172426A (ja) 電子装置
KR900001744B1 (ko) 반도체장치
JP2008270511A (ja) 電子装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees