JP3204649B2 - 半導体チップモジュール及びその製造方法 - Google Patents

半導体チップモジュール及びその製造方法

Info

Publication number
JP3204649B2
JP3204649B2 JP21686499A JP21686499A JP3204649B2 JP 3204649 B2 JP3204649 B2 JP 3204649B2 JP 21686499 A JP21686499 A JP 21686499A JP 21686499 A JP21686499 A JP 21686499A JP 3204649 B2 JP3204649 B2 JP 3204649B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
contactor
conductive
bonding
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21686499A
Other languages
English (en)
Other versions
JP2000307054A (ja
Inventor
明東 沈
Original Assignee
明東 沈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 明東 沈 filed Critical 明東 沈
Publication of JP2000307054A publication Critical patent/JP2000307054A/ja
Application granted granted Critical
Publication of JP3204649B2 publication Critical patent/JP3204649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップモジュ
ール及びその製造方法に関し、特に、チップ間のシグナ
ル送信距離を短縮できる半導体チップモジュール及びそ
の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
コンピュータの発展に伴ない、プロセッサ（ＣＰＵ）の
処理速度がだんだんと早くなっており、このプロセッサ
の処理速度が早くなるにつれて周辺のメモリ素子へのシ
グナル伝送の許容できる遅延時間は短縮しなければなら
なくなっている。したがって、プロセッサと周辺のメモ
リ素子との距離は、できるだけ短くするように工夫する
必要がある。
【０００３】一方、メモリ素子は、容量が絶えず増え続
け、プリント回路板のメモリ素子の数もだんだんと多く
なっている。しかし、プリント回路板のスペースに限り
があることから、その限られたプリント回路板のスペー
スでどの様にしてメモリ素子の数を増やすかが課題とな
っている。
【０００４】本発明は上記問題に鑑みてなされたもの
で、チップ間のシグナル送信距離を短縮できると共に、
プリント回路板の使用スペースを増やすことができる半
導体チップモジュール及びその製造方法を提供すること
を課題とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体チップモジュールは、複数の第１ボ
ンディングパッドが形成されているボンディングパッド
装着表面を有する第１半導体チップと、第１及び第２接
着表面を備え、第１接着表面を上記第１半導体チップの
ボンディングパッド装着表面に接着すると共に、上記第
１半導体チップの第１ボンディングパッドに対応してこ
れら第１ボンディングパッドを露出させる複数の貫挿孔
を設け、各第１ボンディングパッドと対応する貫挿孔の
孔壁との間にコンタクター収容空間を形成した絶縁テー
プ層と、上記各コンタクター収容空間に配設される複数
の導電コンタクターと、上記絶縁テープ層の第２接着表
面と加熱処理により接着するチップ装着表面を備え、該
チップ装着表面に形成された第２ボンディングパッドを
上記導電コンタクターと加熱処理により接合させること
により上記第１ボンディングパッドと電気接続する第２
半導体チップとを備え、上記絶縁テープ層の第２接着表
面に、上記導電コンタクターの融点より低い融点の接着
剤を設け、上記加熱処理により導電コンタクターがボン
ディングパッドに接合される前に上記接着剤が先にチッ
プ装着表面と接着することにより、上記導電コンタクタ
ーをコンタクター収容空間に密封するように構成してい
る。
【０００６】上記半導体チップモジュールでは、上記第
２半導体チップを接続するリードフレームと、上記第
１，第２半導体チップ及び上記リードフレームの１部を
実装するプラスチック部材を設けた構成とすることが好
ましい。
【０００７】また、上記絶縁テープ層は第１接着表面に
接着剤を備え、加熱処理により上記第１接着表面の接着
剤を上記第１半導体チップのボンディングパッド装着表
面に接着することが好ましい。
【０００８】さらに、上記コンタクター収容空間内に球
状の半田材を配設して上記導電コンタクターを形成する
ことが好ましい。或いは、上記導電コンタクターを導電
ペーストで形成してもよい。或いは、上記コンタクター
収容空間内に導電金属材料を収容させ、化学メッキを施
して上記導電コンタクターを形成してもよい。
【０００９】また、本発明の上記半導体チップモジュー
ルの製造方法は、第１半導体チップのボンディングパッ
ド装着表面の第１ボンディングパッドと対応して該第１
ボンディングパッドを露出させる複数の貫挿孔を絶縁テ
ープ層に設け、各貫挿孔の孔壁と上記各第１ボンディン
グパッドとの間にコンタクター収容空間を形成し、且
つ、上記絶縁テープ層の第１接着表面を第１半導体チッ
プのボンディングパッド装着表面に接着するステップ
と、複数の導電コンタクターを各コンタクター収容空間
に配設するステップと、第２半導体チップのチップ装着
表面を上記絶縁テープ層の第２接着表面に加熱処理によ
り接着し、チップ装着表面に備えた第２ボンディングパ
ッドを導電コンタクターに加熱処理により接合して上記
第１ボンディングパッドと電気接続させるステップとを
備え上記絶縁テープ層の第２接着表面に、上記導電コン
タクターの融点より低い融点の接着剤を設け、上記加熱
処理により導電コンタクターがボンディングパッドに接
合される前に上記接着剤が先にチップ装着表面と接着す
ることにより、上記導電コンタクターをコンタクター収
容空間に密封構成としている。
【００１０】この製造方法では、上記第２半導体チップ
の第２ボンディングパッドを導電コンタクターに接合し
て第１半導体チップの第１ボンディングパッドと電気接
続させるステップの後に、上記第２半導体チップをリー
ドフレームに接続するステップと、上記第１，第２半導
体チップ及び該リードフレームの１部をプラスチック部
材で実装するステップとを備えた構成とすることが好ま
しい。
【００１１】また、上記絶縁テープ層は第１接着表面に
接着剤を備え、加熱処理により上記第１接着表面の接着
剤を上記第１半導体チップのボンディングパッド装着表
面に接着することが好ましい。
【００１２】さらに、上記コンタクター収容空間内に球
状の半田材を配設して上記導電コンタクターを形成する
ことが好ましい。或いは、上記導電コンタクターを導電
ペーストで形成してもよい。或いは、上記コンタクター
収容空間内に導電金属材料を収容させ、化学メッキを施
して上記導電コンタクターを形成してもよい。
【００１３】上記製造方法によって製造された本発明の
半導体チップモジュールは、絶縁テープの両側に第１半
導体チップ及び第２半導体チップを配設する構成として
いるため、これら第１，第２半導体チップ間のシグナル
伝送距離を最小限に短くすることができる。その結果、
第１半導体チップがプリント回路板のスペースを占有す
ることがない。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて具体的に説明する。本発明の第１実施形態の
半導体チップモジュール４は、図１から図５、特に、図
５に示すように、第１半導体チップ４０、絶縁テープ層
５、及び、第２半導体チップ６を備えている。
【００１５】上記第１半導体チップ４０は、複数の第１
ボンディングパッド（Bonding Pad）４１が設けられた
ボンディングパッド装着表面４２を備えている。本実施
形態において、この第１半導体チップ４０はメモリ素子
が適用可能である。
【００１６】上記絶縁テープ層５は上下に第１及び第２
接着表面５０，５１を備えている。上記第１接着表面５
０は接着剤５７備え、加熱方式の処理により、上記第１
半導体チップ４０のボンディングパッド装着表面４２に
接着するようになっている。また、この絶縁テープ層５
は、上記第１半導体チップ４０の第１ボンディングパッ
ド４１の設置部位に応じ、レーザ方式により複数の貫挿
孔５２が設けられ、この各貫挿孔５２から対応する第１
ボンディングパッド４１を露出させるようになってい
る。また、上記第２接着表面５１には、後述する導電コ
ンタクター５４よりも低い融点の接着剤５５が設けられ
ている。
【００１７】上記各第１ボンディングパッド４１と対応
する各貫挿孔５２の孔壁５３との間にはコンタクター収
容空間が形成され、該コンタクター収容空間は導電金属
材料からなる導電コンタクター５４を収容するようにな
っている。本実施形態では、このコンタクター収容空間
内に球状の半田材を配設して導電コンタクター５４を構
成している。
【００１８】上記第２半導体チップ６は、図５及び図６
に示すように、一方のチップ装着表面６１に該導電コン
タクター５４と対応する第２ボンディングパッド６０が
設けられている。上記チップ装着表面６１は、加熱処理
により上記絶縁テープ層５の第２接着表面５１に接着さ
れる。なお、本実施形態では、この第２半導体チップ６
として、例えば、ビデオデータ処理器、グラフィック処
理器、特殊用途の集積回路処理器などの何れの処理器が
適用可能である。
【００１９】次に、上記半導体チップモジュール４の製
造方法について説明する。まず、図１に示すように、第
１半導体チップ４０のボンディングパッド装着表面４２
の第１ボンディングパッド４１と対応するように、絶縁
テープ層５に複数の貫挿孔５２を設け、各貫挿孔５２の
孔壁５３と各第１ボンディングパッド４１との間にコン
タクター収容空間を形成する。また、絶縁テープ層５の
第１接着表面５０を、第１半導体チップ４０のボンディ
ングパッド装着表面４２に接着する。
【００２０】ついで、図２に示すように、球状の半田材
からなる複数の導電コンタクター５４を、各コンタクタ
ー収容空間に配置する。
【００２１】その後、図３に示すように、第２半導体チ
ップ６のチップ装着表面６１を絶縁テープ層５の第２接
着表面５１側に配置して、上記チップ装着表面６１を加
熱処理により絶縁テープ層５の第２接着表面５１に接着
する。また、導電コンタクター５４を加熱処理により溶
融させて対応する第２ボンディングパッド６０と接合す
る。これにより、上記導電コンタクター５４を介して第
１半導体チップ４０と第２半導体チップ６とが電気接続
される。
【００２２】この際、本実施形態では、上記絶縁テープ
層５の第２接着表面５１に設ける接着剤５５を、導電コ
ンタクター５４よりも低い融点のものを適用しているた
め、上記加熱処理中に、該導電コンタクター５４が溶融
する前に、第２接着表面５１の接着剤５５が先に上記第
２半導体チップ６のチップ装着表面６１に溶融して接着
する。そのため、各コンタクター収容空間内の導電コン
タクター５４が溶融すると、これらが各コンタクター収
容空間内に密封され、隣接する導電コンタクター５４同
士は接触することがない。
【００２３】その後、図４に示すように、上記第２半導
体チップ６を従来と同様の方法でリードフレーム７に接
続する。更に、図５に示すように、プラスチック部材を
外皮８とし、上記第１半導体チップ４０と第２半導体チ
ップ６、及び、上記リードフレーム７の１部をパッケー
ジして実装することにより、本発明の半導体チップモジ
ュール４を形成する。
【００２４】なお、上記第１半導体チップ４０は、図６
に示すように、上記第２半導体チップ６の上面に２個或
いは２個以上配設してもよい。
【００２５】図７は本発明の第２実施形態の半導体チッ
プモジュール４を示す。この半導体チップモジュール４
は、上記第２半導体チップ６が従来例と同様の方法でプ
リント回路板９上に配設され、且つ、プリント回路板９
のボンディングパッド９０と電気接続して、最後に、プ
ラスチック部材を外皮８として第１半導体チップ４０と
第２半導体チップ６を実装している。上記第２半導体チ
ップ６は、図８に示すように、第１実施形態と同様に、
その上面に２個或いは２個以上の第１半導体チップ４０
を配設することができる。
【００２６】図９は第３実施形態の半導体チップモジュ
ール４を示す。この半導体チップモジュール４は、上記
第１実施形態では、導電コンタクター５４として球状の
半田材を用いたのに対し、例えば導電性を有する銀材を
溶融したペーストなどの導電ペーストをコンタクター収
容空間内に収容した点で上記第１実施形態と相違してい
る。
【００２７】図１０及び図１１は第４実施形態の半導体
チップモジュール４を示す。この半導体チップモジュー
ル４は、例えば金或いはアルミ球からなる導電金属材料
５６を予めコンタクター収容空間内に収容した後、化学
メッキを施して導電コンタクター５４を形成した点で上
記実施形態と相違している。このように、本発明の半導
体チップモジュール４は上記実施形態に限定されず、種
々の変形が可能である。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体チップモジュール及びその製造方法は、下記の
優点及び効果を備えている。 １．絶縁テープ層の第１及び第２接着表面に、第１半導
体チップと第２半導体チップを接着し、これらを導電コ
ンタクターを介して電気接続しているため、両チップ間
のシグナル伝送距離を最小限に短縮することができる。
【００２９】２．第１半導体チップがプリント回路板の
使用スペースを占用する必要がないので、プリント回路
板の使用スペースを増やすことができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の半導体チップモジュ
ールにおける製造方法の第１のステップを示す側面図で
ある。
【図２】 半導体チップモジュールの製造方法における
第２のステップを示す側面図である。
【図３】 半導体チップモジュールの製造方法における
第３のステップを示す側面図である。
【図４】 半導体チップモジュールの製造方法における
第４のステップを示す側面図である。
【図５】 半導体チップモジュールの製造方法における
第５のステップを示す側面図である。
【図６】 図５の斜視図である。
【図７】 本発明の第２実施形態の半導体チップモジュ
ールを示す側面図である。
【図８】 図７の斜視図である。
【図９】 本発明の第３実施形態の半導体チップモジュ
ールにおける製造工程の１ステップを示す側面図であ
る。
【図１０】 本発明の第４実施形態の半導体チップモジ
ュールにおける製造工程の１ステップを示す側面図であ
る。
【図１１】 図１０の次のステップを示す側面図であ
る。
【符号の説明】
４：半導体チップモジュール ４０：第１半導体チッ
プ ４１：第１ボンディングパッド ４２：ボンディングパ
ッド装着表面 ５：絶縁テープ層 ５０：第１接着表面 ５１：第２接着表面 ５２：貫挿孔 ５３：孔壁 ５４：導電コンタクタ
ー ５５：接着剤 ６：第２半導体チップ ６０：第２ボンディングパッド ６１：チップ装着表面 ５６：導電金属材料 ７：リードフレーム ８：外皮 ９：プリント回路板

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の第１ボンディングパッドが形成さ
    れているボンディングパッド装着表面を有する第１半導
    体チップと、 第１及び第２接着表面を備え、第１接着表面を上記第１
    半導体チップのボンディングパッド装着表面に接着する
    と共に、上記第１半導体チップの第１ボンディングパッ
    ドに対応してこれら第１ボンディングパッドを露出させ
    る複数の貫挿孔を設け、各第１ボンディングパッドと対
    応する貫挿孔の孔壁との間にコンタクター収容空間を形
    成した絶縁テープ層と、 上記各コンタクター収容空間に配設される複数の導電コ
    ンタクターと、 上記絶縁テープ層の第２接着表面と加熱処理により接着
    するチップ装着表面を備え、該チップ装着表面に形成さ
    れた第２ボンディングパッドを上記導電コンタクターと
    加熱処理により接合させることにより上記第１ボンディ
    ングパッドと電気接続する第２半導体チップとを備え、 上記絶縁テープ層の第２接着表面に、上記導電コンタク
    ターの融点より低い融点の接着剤を設け、 上記加熱処理により導電コンタクターがボンディングパ
    ッドに接合される前に上記接着剤が先にチップ装着表面
    と接着することにより、上記導電コンタクターをコンタ
    クター収容空間に密封するようにしたことを特徴とする
    半導体チップモジュール。
  2. 【請求項２】 上記第２半導体チップを接続するリード
    フレームと、上記第１，第２半導体チップ及び上記リー
    ドフレームの１部を実装するプラスチック部材を設けた
    ことを特徴とする請求項１に記載の半導体チップモジュ
    ール。
  3. 【請求項３】 上記絶縁テープ層は第１接着表面に接着
    剤を備え、加熱処理により上記第１接着表面の接着剤を
    上記第１半導体チップのボンディングパッド装着表面に
    接着したことを特徴とする請求項１または請求項２に記
    載の半導体チップモジュール。
  4. 【請求項４】 上記コンタクター収容空間内に球状の半
    田材を配設して上記導電コンタクターを形成したことを
    特徴とする請求項１乃至請求項３のいずれか１項に記載
    の半導体チップモジュール。
  5. 【請求項５】 上記導電コンタクターを導電ペーストで
    形成したことを特徴とする請求項１乃至請求項３のいず
    れか１項に記載の半導体チップモジュール。
  6. 【請求項６】 上記コンタクター収容空間内に導電金属
    材料を収容させ、化学メッキを施して上記導電コンタク
    ターを形成したことを特徴とする請求項１乃至請求項３
    のいずれか１項に記載の半導体チップモジュール。
  7. 【請求項７】 第１半導体チップのボンディングパッド
    装着表面の第１ボンディングパッドと対応して該第１ボ
    ンディングパッドを露出させる複数の貫挿孔を絶縁テー
    プ層に設け、各貫挿孔の孔壁と上記各第１ボンディング
    パッドとの間にコンタクター収容空間を形成し、且つ、
    上記絶縁テープ層の第１接着表面を第１半導体チップの
    ボンディングパッド装着表面に接着するステップと、 複数の導電コンタクターを各コンタクター収容空間に配
    設するステップと、 第２半導体チップのチップ装着表面を上記絶縁テープ層
    の第２接着表面に加熱処理により接着し、チップ装着表
    面に備えた第２ボンディングパッドを導電コンタクター
    に加熱処理により接合して上記第１ボンディングパッド
    と電気接続させるステップとを備え上記絶縁テープ層の
    第２接着表面に、上記導電コンタクターの融点より低い
    融点の接着剤を設け、 上記加熱処理により導電コンタクターがボンディングパ
    ッドに接合される前に上記接着剤が先にチップ装着表面
    と接着することにより、上記導電コンタクターをコンタ
    クター収容空間に密封することを特徴とする半導体チッ
    プモジュールの製造方法。
  8. 【請求項８】 上記第２半導体チップの第２ボンディン
    グパッドを導電コンタクターに接合して第１半導体チッ
    プの第１ボンディングパッドと電気接続させるステップ
    の後に、 上記第２半導体チップをリードフレームに接続するステ
    ップと、 上記第１，第２半導体チップ及び該リードフレームの１
    部をプラスチック部材で実装するステップとを備えたこ
    とを特徴とする請求項７に記載の半導体チップモジュー
    ルの製造方法。
  9. 【請求項９】 上記絶縁テープ層は第１接着表面に接着
    剤を備え、加熱処理により上記第１接着表面の接着剤を
    上記第１半導体チップのボンディングパッド装着表面に
    接着することを特徴とする請求項７または請求項８に記
    載の半導体チップモジュールの製造方法。
  10. 【請求項１０】 上記コンタクター収容空間内に球状の
    半田材を配設して上記導電コンタクターを形成すること
    を特徴とする請求項７乃至請求項９のいずれか１項に記
    載の半導体チップモジュールの製造方法。
  11. 【請求項１１】 上記導電コンタクターを導電ペースト
    で形成することを特徴とする請求項７乃至請求項９のい
    ずれか１項に記載の半導体チップモジュールの製造方
    法。
  12. 【請求項１２】 上記コンタクター収容空間内に導電金
    属材料を収容させ、化学メッキを施して上記導電コンタ
    クターを形成することを特徴とする請求項７乃至請求項
    ９のいずれか１項に記載の半導体チップモジュールの製
    造方法。
JP21686499A 1999-04-16 1999-07-30 半導体チップモジュール及びその製造方法 Expired - Fee Related JP3204649B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW88106141 1999-04-16
TW088106141A TW415050B (en) 1999-04-16 1999-04-16 Semiconductor chipset module and the manufacturing method of the same

Publications (2)

Publication Number Publication Date
JP2000307054A JP2000307054A (ja) 2000-11-02
JP3204649B2 true JP3204649B2 (ja) 2001-09-04

Family

ID=21640336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21686499A Expired - Fee Related JP3204649B2 (ja) 1999-04-16 1999-07-30 半導体チップモジュール及びその製造方法

Country Status (3)

Country Link
US (2) US6262483B1 (ja)
JP (1) JP3204649B2 (ja)
TW (1) TW415050B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999156B1 (ko) 2017-02-10 2019-07-11 도시바 아이티 앤 콘트롤 시스템 가부시키가이샤 X선 투시 검사 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2458907A (en) * 2008-04-01 2009-10-07 Sharp Kk Device interconnects
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835935A (ja) 1981-08-28 1983-03-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JPH04199723A (ja) 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
TW432650B (en) * 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999156B1 (ko) 2017-02-10 2019-07-11 도시바 아이티 앤 콘트롤 시스템 가부시키가이샤 X선 투시 검사 장치

Also Published As

Publication number Publication date
US6734041B2 (en) 2004-05-11
US6262483B1 (en) 2001-07-17
JP2000307054A (ja) 2000-11-02
US20010012646A1 (en) 2001-08-09
TW415050B (en) 2000-12-11

Similar Documents

Publication Publication Date Title
JP3053585B2 (ja) 電子パッケージ
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
US6368894B1 (en) Multi-chip semiconductor module and manufacturing process thereof
JP4218434B2 (ja) 電子装置
JP3204649B2 (ja) 半導体チップモジュール及びその製造方法
RU2169962C2 (ru) Модуль с полупроводниковыми микросхемами и способ его изготовления
JPH11345900A (ja) 半導体装置
JP2001085600A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器
JPH1093013A (ja) 半導体装置
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JPH09148484A (ja) 半導体装置及びその製造方法
JP3084023B1 (ja) 半導体デバイス及びその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
KR100320729B1 (ko) 반도체칩 모듈 및 그 제조방법
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2841825B2 (ja) 混成集積回路
JPH0645763A (ja) 印刷配線板
KR900001744B1 (ko) 반도체장치
JP3910937B2 (ja) 半導体装置
JP2568057B2 (ja) 集積回路装置
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JP3073536U (ja) エリアアレイ型半導体パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees