JP3204649B2 - 半導体チップモジュール及びその製造方法 - Google Patents
半導体チップモジュール及びその製造方法Info
- Publication number
- JP3204649B2 JP3204649B2 JP21686499A JP21686499A JP3204649B2 JP 3204649 B2 JP3204649 B2 JP 3204649B2 JP 21686499 A JP21686499 A JP 21686499A JP 21686499 A JP21686499 A JP 21686499A JP 3204649 B2 JP3204649 B2 JP 3204649B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- contactor
- conductive
- bonding
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体チップモジュ
ール及びその製造方法に関し、特に、チップ間のシグナ
ル送信距離を短縮できる半導体チップモジュール及びそ
の製造方法に関する。
ール及びその製造方法に関し、特に、チップ間のシグナ
ル送信距離を短縮できる半導体チップモジュール及びそ
の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】近年、
コンピュータの発展に伴ない、プロセッサ(CPU)の
処理速度がだんだんと早くなっており、このプロセッサ
の処理速度が早くなるにつれて周辺のメモリ素子へのシ
グナル伝送の許容できる遅延時間は短縮しなければなら
なくなっている。したがって、プロセッサと周辺のメモ
リ素子との距離は、できるだけ短くするように工夫する
必要がある。
コンピュータの発展に伴ない、プロセッサ(CPU)の
処理速度がだんだんと早くなっており、このプロセッサ
の処理速度が早くなるにつれて周辺のメモリ素子へのシ
グナル伝送の許容できる遅延時間は短縮しなければなら
なくなっている。したがって、プロセッサと周辺のメモ
リ素子との距離は、できるだけ短くするように工夫する
必要がある。
【0003】一方、メモリ素子は、容量が絶えず増え続
け、プリント回路板のメモリ素子の数もだんだんと多く
なっている。しかし、プリント回路板のスペースに限り
があることから、その限られたプリント回路板のスペー
スでどの様にしてメモリ素子の数を増やすかが課題とな
っている。
け、プリント回路板のメモリ素子の数もだんだんと多く
なっている。しかし、プリント回路板のスペースに限り
があることから、その限られたプリント回路板のスペー
スでどの様にしてメモリ素子の数を増やすかが課題とな
っている。
【0004】本発明は上記問題に鑑みてなされたもの
で、チップ間のシグナル送信距離を短縮できると共に、
プリント回路板の使用スペースを増やすことができる半
導体チップモジュール及びその製造方法を提供すること
を課題とするものである。
で、チップ間のシグナル送信距離を短縮できると共に、
プリント回路板の使用スペースを増やすことができる半
導体チップモジュール及びその製造方法を提供すること
を課題とするものである。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体チップモジュールは、複数の第1ボ
ンディングパッドが形成されているボンディングパッド
装着表面を有する第1半導体チップと、第1及び第2接
着表面を備え、第1接着表面を上記第1半導体チップの
ボンディングパッド装着表面に接着すると共に、上記第
1半導体チップの第1ボンディングパッドに対応してこ
れら第1ボンディングパッドを露出させる複数の貫挿孔
を設け、各第1ボンディングパッドと対応する貫挿孔の
孔壁との間にコンタクター収容空間を形成した絶縁テー
プ層と、上記各コンタクター収容空間に配設される複数
の導電コンタクターと、上記絶縁テープ層の第2接着表
面と加熱処理により接着するチップ装着表面を備え、該
チップ装着表面に形成された第2ボンディングパッドを
上記導電コンタクターと加熱処理により接合させること
により上記第1ボンディングパッドと電気接続する第2
半導体チップとを備え、上記絶縁テープ層の第2接着表
面に、上記導電コンタクターの融点より低い融点の接着
剤を設け、上記加熱処理により導電コンタクターがボン
ディングパッドに接合される前に上記接着剤が先にチッ
プ装着表面と接着することにより、上記導電コンタクタ
ーをコンタクター収容空間に密封するように構成してい
る。
め、本発明の半導体チップモジュールは、複数の第1ボ
ンディングパッドが形成されているボンディングパッド
装着表面を有する第1半導体チップと、第1及び第2接
着表面を備え、第1接着表面を上記第1半導体チップの
ボンディングパッド装着表面に接着すると共に、上記第
1半導体チップの第1ボンディングパッドに対応してこ
れら第1ボンディングパッドを露出させる複数の貫挿孔
を設け、各第1ボンディングパッドと対応する貫挿孔の
孔壁との間にコンタクター収容空間を形成した絶縁テー
プ層と、上記各コンタクター収容空間に配設される複数
の導電コンタクターと、上記絶縁テープ層の第2接着表
面と加熱処理により接着するチップ装着表面を備え、該
チップ装着表面に形成された第2ボンディングパッドを
上記導電コンタクターと加熱処理により接合させること
により上記第1ボンディングパッドと電気接続する第2
半導体チップとを備え、上記絶縁テープ層の第2接着表
面に、上記導電コンタクターの融点より低い融点の接着
剤を設け、上記加熱処理により導電コンタクターがボン
ディングパッドに接合される前に上記接着剤が先にチッ
プ装着表面と接着することにより、上記導電コンタクタ
ーをコンタクター収容空間に密封するように構成してい
る。
【0006】上記半導体チップモジュールでは、上記第
2半導体チップを接続するリードフレームと、上記第
1,第2半導体チップ及び上記リードフレームの1部を
実装するプラスチック部材を設けた構成とすることが好
ましい。
2半導体チップを接続するリードフレームと、上記第
1,第2半導体チップ及び上記リードフレームの1部を
実装するプラスチック部材を設けた構成とすることが好
ましい。
【0007】また、上記絶縁テープ層は第1接着表面に
接着剤を備え、加熱処理により上記第1接着表面の接着
剤を上記第1半導体チップのボンディングパッド装着表
面に接着することが好ましい。
接着剤を備え、加熱処理により上記第1接着表面の接着
剤を上記第1半導体チップのボンディングパッド装着表
面に接着することが好ましい。
【0008】さらに、上記コンタクター収容空間内に球
状の半田材を配設して上記導電コンタクターを形成する
ことが好ましい。或いは、上記導電コンタクターを導電
ペーストで形成してもよい。或いは、上記コンタクター
収容空間内に導電金属材料を収容させ、化学メッキを施
して上記導電コンタクターを形成してもよい。
状の半田材を配設して上記導電コンタクターを形成する
ことが好ましい。或いは、上記導電コンタクターを導電
ペーストで形成してもよい。或いは、上記コンタクター
収容空間内に導電金属材料を収容させ、化学メッキを施
して上記導電コンタクターを形成してもよい。
【0009】また、本発明の上記半導体チップモジュー
ルの製造方法は、第1半導体チップのボンディングパッ
ド装着表面の第1ボンディングパッドと対応して該第1
ボンディングパッドを露出させる複数の貫挿孔を絶縁テ
ープ層に設け、各貫挿孔の孔壁と上記各第1ボンディン
グパッドとの間にコンタクター収容空間を形成し、且
つ、上記絶縁テープ層の第1接着表面を第1半導体チッ
プのボンディングパッド装着表面に接着するステップ
と、複数の導電コンタクターを各コンタクター収容空間
に配設するステップと、第2半導体チップのチップ装着
表面を上記絶縁テープ層の第2接着表面に加熱処理によ
り接着し、チップ装着表面に備えた第2ボンディングパ
ッドを導電コンタクターに加熱処理により接合して上記
第1ボンディングパッドと電気接続させるステップとを
備え上記絶縁テープ層の第2接着表面に、上記導電コン
タクターの融点より低い融点の接着剤を設け、上記加熱
処理により導電コンタクターがボンディングパッドに接
合される前に上記接着剤が先にチップ装着表面と接着す
ることにより、上記導電コンタクターをコンタクター収
容空間に密封構成としている。
ルの製造方法は、第1半導体チップのボンディングパッ
ド装着表面の第1ボンディングパッドと対応して該第1
ボンディングパッドを露出させる複数の貫挿孔を絶縁テ
ープ層に設け、各貫挿孔の孔壁と上記各第1ボンディン
グパッドとの間にコンタクター収容空間を形成し、且
つ、上記絶縁テープ層の第1接着表面を第1半導体チッ
プのボンディングパッド装着表面に接着するステップ
と、複数の導電コンタクターを各コンタクター収容空間
に配設するステップと、第2半導体チップのチップ装着
表面を上記絶縁テープ層の第2接着表面に加熱処理によ
り接着し、チップ装着表面に備えた第2ボンディングパ
ッドを導電コンタクターに加熱処理により接合して上記
第1ボンディングパッドと電気接続させるステップとを
備え上記絶縁テープ層の第2接着表面に、上記導電コン
タクターの融点より低い融点の接着剤を設け、上記加熱
処理により導電コンタクターがボンディングパッドに接
合される前に上記接着剤が先にチップ装着表面と接着す
ることにより、上記導電コンタクターをコンタクター収
容空間に密封構成としている。
【0010】この製造方法では、上記第2半導体チップ
の第2ボンディングパッドを導電コンタクターに接合し
て第1半導体チップの第1ボンディングパッドと電気接
続させるステップの後に、上記第2半導体チップをリー
ドフレームに接続するステップと、上記第1,第2半導
体チップ及び該リードフレームの1部をプラスチック部
材で実装するステップとを備えた構成とすることが好ま
しい。
の第2ボンディングパッドを導電コンタクターに接合し
て第1半導体チップの第1ボンディングパッドと電気接
続させるステップの後に、上記第2半導体チップをリー
ドフレームに接続するステップと、上記第1,第2半導
体チップ及び該リードフレームの1部をプラスチック部
材で実装するステップとを備えた構成とすることが好ま
しい。
【0011】また、上記絶縁テープ層は第1接着表面に
接着剤を備え、加熱処理により上記第1接着表面の接着
剤を上記第1半導体チップのボンディングパッド装着表
面に接着することが好ましい。
接着剤を備え、加熱処理により上記第1接着表面の接着
剤を上記第1半導体チップのボンディングパッド装着表
面に接着することが好ましい。
【0012】さらに、上記コンタクター収容空間内に球
状の半田材を配設して上記導電コンタクターを形成する
ことが好ましい。或いは、上記導電コンタクターを導電
ペーストで形成してもよい。或いは、上記コンタクター
収容空間内に導電金属材料を収容させ、化学メッキを施
して上記導電コンタクターを形成してもよい。
状の半田材を配設して上記導電コンタクターを形成する
ことが好ましい。或いは、上記導電コンタクターを導電
ペーストで形成してもよい。或いは、上記コンタクター
収容空間内に導電金属材料を収容させ、化学メッキを施
して上記導電コンタクターを形成してもよい。
【0013】上記製造方法によって製造された本発明の
半導体チップモジュールは、絶縁テープの両側に第1半
導体チップ及び第2半導体チップを配設する構成として
いるため、これら第1,第2半導体チップ間のシグナル
伝送距離を最小限に短くすることができる。その結果、
第1半導体チップがプリント回路板のスペースを占有す
ることがない。
半導体チップモジュールは、絶縁テープの両側に第1半
導体チップ及び第2半導体チップを配設する構成として
いるため、これら第1,第2半導体チップ間のシグナル
伝送距離を最小限に短くすることができる。その結果、
第1半導体チップがプリント回路板のスペースを占有す
ることがない。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて具体的に説明する。本発明の第1実施形態の
半導体チップモジュール4は、図1から図5、特に、図
5に示すように、第1半導体チップ40、絶縁テープ層
5、及び、第2半導体チップ6を備えている。
に基づいて具体的に説明する。本発明の第1実施形態の
半導体チップモジュール4は、図1から図5、特に、図
5に示すように、第1半導体チップ40、絶縁テープ層
5、及び、第2半導体チップ6を備えている。
【0015】上記第1半導体チップ40は、複数の第1
ボンディングパッド(Bonding Pad)41が設けられた
ボンディングパッド装着表面42を備えている。本実施
形態において、この第1半導体チップ40はメモリ素子
が適用可能である。
ボンディングパッド(Bonding Pad)41が設けられた
ボンディングパッド装着表面42を備えている。本実施
形態において、この第1半導体チップ40はメモリ素子
が適用可能である。
【0016】上記絶縁テープ層5は上下に第1及び第2
接着表面50,51を備えている。上記第1接着表面5
0は接着剤57備え、加熱方式の処理により、上記第1
半導体チップ40のボンディングパッド装着表面42に
接着するようになっている。また、この絶縁テープ層5
は、上記第1半導体チップ40の第1ボンディングパッ
ド41の設置部位に応じ、レーザ方式により複数の貫挿
孔52が設けられ、この各貫挿孔52から対応する第1
ボンディングパッド41を露出させるようになってい
る。また、上記第2接着表面51には、後述する導電コ
ンタクター54よりも低い融点の接着剤55が設けられ
ている。
接着表面50,51を備えている。上記第1接着表面5
0は接着剤57備え、加熱方式の処理により、上記第1
半導体チップ40のボンディングパッド装着表面42に
接着するようになっている。また、この絶縁テープ層5
は、上記第1半導体チップ40の第1ボンディングパッ
ド41の設置部位に応じ、レーザ方式により複数の貫挿
孔52が設けられ、この各貫挿孔52から対応する第1
ボンディングパッド41を露出させるようになってい
る。また、上記第2接着表面51には、後述する導電コ
ンタクター54よりも低い融点の接着剤55が設けられ
ている。
【0017】上記各第1ボンディングパッド41と対応
する各貫挿孔52の孔壁53との間にはコンタクター収
容空間が形成され、該コンタクター収容空間は導電金属
材料からなる導電コンタクター54を収容するようにな
っている。本実施形態では、このコンタクター収容空間
内に球状の半田材を配設して導電コンタクター54を構
成している。
する各貫挿孔52の孔壁53との間にはコンタクター収
容空間が形成され、該コンタクター収容空間は導電金属
材料からなる導電コンタクター54を収容するようにな
っている。本実施形態では、このコンタクター収容空間
内に球状の半田材を配設して導電コンタクター54を構
成している。
【0018】上記第2半導体チップ6は、図5及び図6
に示すように、一方のチップ装着表面61に該導電コン
タクター54と対応する第2ボンディングパッド60が
設けられている。上記チップ装着表面61は、加熱処理
により上記絶縁テープ層5の第2接着表面51に接着さ
れる。なお、本実施形態では、この第2半導体チップ6
として、例えば、ビデオデータ処理器、グラフィック処
理器、特殊用途の集積回路処理器などの何れの処理器が
適用可能である。
に示すように、一方のチップ装着表面61に該導電コン
タクター54と対応する第2ボンディングパッド60が
設けられている。上記チップ装着表面61は、加熱処理
により上記絶縁テープ層5の第2接着表面51に接着さ
れる。なお、本実施形態では、この第2半導体チップ6
として、例えば、ビデオデータ処理器、グラフィック処
理器、特殊用途の集積回路処理器などの何れの処理器が
適用可能である。
【0019】次に、上記半導体チップモジュール4の製
造方法について説明する。まず、図1に示すように、第
1半導体チップ40のボンディングパッド装着表面42
の第1ボンディングパッド41と対応するように、絶縁
テープ層5に複数の貫挿孔52を設け、各貫挿孔52の
孔壁53と各第1ボンディングパッド41との間にコン
タクター収容空間を形成する。また、絶縁テープ層5の
第1接着表面50を、第1半導体チップ40のボンディ
ングパッド装着表面42に接着する。
造方法について説明する。まず、図1に示すように、第
1半導体チップ40のボンディングパッド装着表面42
の第1ボンディングパッド41と対応するように、絶縁
テープ層5に複数の貫挿孔52を設け、各貫挿孔52の
孔壁53と各第1ボンディングパッド41との間にコン
タクター収容空間を形成する。また、絶縁テープ層5の
第1接着表面50を、第1半導体チップ40のボンディ
ングパッド装着表面42に接着する。
【0020】ついで、図2に示すように、球状の半田材
からなる複数の導電コンタクター54を、各コンタクタ
ー収容空間に配置する。
からなる複数の導電コンタクター54を、各コンタクタ
ー収容空間に配置する。
【0021】その後、図3に示すように、第2半導体チ
ップ6のチップ装着表面61を絶縁テープ層5の第2接
着表面51側に配置して、上記チップ装着表面61を加
熱処理により絶縁テープ層5の第2接着表面51に接着
する。また、導電コンタクター54を加熱処理により溶
融させて対応する第2ボンディングパッド60と接合す
る。これにより、上記導電コンタクター54を介して第
1半導体チップ40と第2半導体チップ6とが電気接続
される。
ップ6のチップ装着表面61を絶縁テープ層5の第2接
着表面51側に配置して、上記チップ装着表面61を加
熱処理により絶縁テープ層5の第2接着表面51に接着
する。また、導電コンタクター54を加熱処理により溶
融させて対応する第2ボンディングパッド60と接合す
る。これにより、上記導電コンタクター54を介して第
1半導体チップ40と第2半導体チップ6とが電気接続
される。
【0022】この際、本実施形態では、上記絶縁テープ
層5の第2接着表面51に設ける接着剤55を、導電コ
ンタクター54よりも低い融点のものを適用しているた
め、上記加熱処理中に、該導電コンタクター54が溶融
する前に、第2接着表面51の接着剤55が先に上記第
2半導体チップ6のチップ装着表面61に溶融して接着
する。そのため、各コンタクター収容空間内の導電コン
タクター54が溶融すると、これらが各コンタクター収
容空間内に密封され、隣接する導電コンタクター54同
士は接触することがない。
層5の第2接着表面51に設ける接着剤55を、導電コ
ンタクター54よりも低い融点のものを適用しているた
め、上記加熱処理中に、該導電コンタクター54が溶融
する前に、第2接着表面51の接着剤55が先に上記第
2半導体チップ6のチップ装着表面61に溶融して接着
する。そのため、各コンタクター収容空間内の導電コン
タクター54が溶融すると、これらが各コンタクター収
容空間内に密封され、隣接する導電コンタクター54同
士は接触することがない。
【0023】その後、図4に示すように、上記第2半導
体チップ6を従来と同様の方法でリードフレーム7に接
続する。更に、図5に示すように、プラスチック部材を
外皮8とし、上記第1半導体チップ40と第2半導体チ
ップ6、及び、上記リードフレーム7の1部をパッケー
ジして実装することにより、本発明の半導体チップモジ
ュール4を形成する。
体チップ6を従来と同様の方法でリードフレーム7に接
続する。更に、図5に示すように、プラスチック部材を
外皮8とし、上記第1半導体チップ40と第2半導体チ
ップ6、及び、上記リードフレーム7の1部をパッケー
ジして実装することにより、本発明の半導体チップモジ
ュール4を形成する。
【0024】なお、上記第1半導体チップ40は、図6
に示すように、上記第2半導体チップ6の上面に2個或
いは2個以上配設してもよい。
に示すように、上記第2半導体チップ6の上面に2個或
いは2個以上配設してもよい。
【0025】図7は本発明の第2実施形態の半導体チッ
プモジュール4を示す。この半導体チップモジュール4
は、上記第2半導体チップ6が従来例と同様の方法でプ
リント回路板9上に配設され、且つ、プリント回路板9
のボンディングパッド90と電気接続して、最後に、プ
ラスチック部材を外皮8として第1半導体チップ40と
第2半導体チップ6を実装している。上記第2半導体チ
ップ6は、図8に示すように、第1実施形態と同様に、
その上面に2個或いは2個以上の第1半導体チップ40
を配設することができる。
プモジュール4を示す。この半導体チップモジュール4
は、上記第2半導体チップ6が従来例と同様の方法でプ
リント回路板9上に配設され、且つ、プリント回路板9
のボンディングパッド90と電気接続して、最後に、プ
ラスチック部材を外皮8として第1半導体チップ40と
第2半導体チップ6を実装している。上記第2半導体チ
ップ6は、図8に示すように、第1実施形態と同様に、
その上面に2個或いは2個以上の第1半導体チップ40
を配設することができる。
【0026】図9は第3実施形態の半導体チップモジュ
ール4を示す。この半導体チップモジュール4は、上記
第1実施形態では、導電コンタクター54として球状の
半田材を用いたのに対し、例えば導電性を有する銀材を
溶融したペーストなどの導電ペーストをコンタクター収
容空間内に収容した点で上記第1実施形態と相違してい
る。
ール4を示す。この半導体チップモジュール4は、上記
第1実施形態では、導電コンタクター54として球状の
半田材を用いたのに対し、例えば導電性を有する銀材を
溶融したペーストなどの導電ペーストをコンタクター収
容空間内に収容した点で上記第1実施形態と相違してい
る。
【0027】図10及び図11は第4実施形態の半導体
チップモジュール4を示す。この半導体チップモジュー
ル4は、例えば金或いはアルミ球からなる導電金属材料
56を予めコンタクター収容空間内に収容した後、化学
メッキを施して導電コンタクター54を形成した点で上
記実施形態と相違している。このように、本発明の半導
体チップモジュール4は上記実施形態に限定されず、種
々の変形が可能である。
チップモジュール4を示す。この半導体チップモジュー
ル4は、例えば金或いはアルミ球からなる導電金属材料
56を予めコンタクター収容空間内に収容した後、化学
メッキを施して導電コンタクター54を形成した点で上
記実施形態と相違している。このように、本発明の半導
体チップモジュール4は上記実施形態に限定されず、種
々の変形が可能である。
【0028】
【発明の効果】以上の説明から明らかなように、本発明
の半導体チップモジュール及びその製造方法は、下記の
優点及び効果を備えている。 1.絶縁テープ層の第1及び第2接着表面に、第1半導
体チップと第2半導体チップを接着し、これらを導電コ
ンタクターを介して電気接続しているため、両チップ間
のシグナル伝送距離を最小限に短縮することができる。
の半導体チップモジュール及びその製造方法は、下記の
優点及び効果を備えている。 1.絶縁テープ層の第1及び第2接着表面に、第1半導
体チップと第2半導体チップを接着し、これらを導電コ
ンタクターを介して電気接続しているため、両チップ間
のシグナル伝送距離を最小限に短縮することができる。
【0029】2.第1半導体チップがプリント回路板の
使用スペースを占用する必要がないので、プリント回路
板の使用スペースを増やすことができる。
使用スペースを占用する必要がないので、プリント回路
板の使用スペースを増やすことができる。
【図1】 本発明の第1実施形態の半導体チップモジュ
ールにおける製造方法の第1のステップを示す側面図で
ある。
ールにおける製造方法の第1のステップを示す側面図で
ある。
【図2】 半導体チップモジュールの製造方法における
第2のステップを示す側面図である。
第2のステップを示す側面図である。
【図3】 半導体チップモジュールの製造方法における
第3のステップを示す側面図である。
第3のステップを示す側面図である。
【図4】 半導体チップモジュールの製造方法における
第4のステップを示す側面図である。
第4のステップを示す側面図である。
【図5】 半導体チップモジュールの製造方法における
第5のステップを示す側面図である。
第5のステップを示す側面図である。
【図6】 図5の斜視図である。
【図7】 本発明の第2実施形態の半導体チップモジュ
ールを示す側面図である。
ールを示す側面図である。
【図8】 図7の斜視図である。
【図9】 本発明の第3実施形態の半導体チップモジュ
ールにおける製造工程の1ステップを示す側面図であ
る。
ールにおける製造工程の1ステップを示す側面図であ
る。
【図10】 本発明の第4実施形態の半導体チップモジ
ュールにおける製造工程の1ステップを示す側面図であ
る。
ュールにおける製造工程の1ステップを示す側面図であ
る。
【図11】 図10の次のステップを示す側面図であ
る。
る。
4:半導体チップモジュール 40:第1半導体チッ
プ 41:第1ボンディングパッド 42:ボンディングパ
ッド装着表面 5:絶縁テープ層 50:第1接着表面 51:第2接着表面 52:貫挿孔 53:孔壁 54:導電コンタクタ
ー 55:接着剤 6:第2半導体チップ 60:第2ボンディングパッド 61:チップ装着表面 56:導電金属材料 7:リードフレーム 8:外皮 9:プリント回路板
プ 41:第1ボンディングパッド 42:ボンディングパ
ッド装着表面 5:絶縁テープ層 50:第1接着表面 51:第2接着表面 52:貫挿孔 53:孔壁 54:導電コンタクタ
ー 55:接着剤 6:第2半導体チップ 60:第2ボンディングパッド 61:チップ装着表面 56:導電金属材料 7:リードフレーム 8:外皮 9:プリント回路板
Claims (12)
- 【請求項1】 複数の第1ボンディングパッドが形成さ
れているボンディングパッド装着表面を有する第1半導
体チップと、 第1及び第2接着表面を備え、第1接着表面を上記第1
半導体チップのボンディングパッド装着表面に接着する
と共に、上記第1半導体チップの第1ボンディングパッ
ドに対応してこれら第1ボンディングパッドを露出させ
る複数の貫挿孔を設け、各第1ボンディングパッドと対
応する貫挿孔の孔壁との間にコンタクター収容空間を形
成した絶縁テープ層と、 上記各コンタクター収容空間に配設される複数の導電コ
ンタクターと、 上記絶縁テープ層の第2接着表面と加熱処理により接着
するチップ装着表面を備え、該チップ装着表面に形成さ
れた第2ボンディングパッドを上記導電コンタクターと
加熱処理により接合させることにより上記第1ボンディ
ングパッドと電気接続する第2半導体チップとを備え、 上記絶縁テープ層の第2接着表面に、上記導電コンタク
ターの融点より低い融点の接着剤を設け、 上記加熱処理により導電コンタクターがボンディングパ
ッドに接合される前に上記接着剤が先にチップ装着表面
と接着することにより、上記導電コンタクターをコンタ
クター収容空間に密封するようにしたことを特徴とする
半導体チップモジュール。 - 【請求項2】 上記第2半導体チップを接続するリード
フレームと、上記第1,第2半導体チップ及び上記リー
ドフレームの1部を実装するプラスチック部材を設けた
ことを特徴とする請求項1に記載の半導体チップモジュ
ール。 - 【請求項3】 上記絶縁テープ層は第1接着表面に接着
剤を備え、加熱処理により上記第1接着表面の接着剤を
上記第1半導体チップのボンディングパッド装着表面に
接着したことを特徴とする請求項1または請求項2に記
載の半導体チップモジュール。 - 【請求項4】 上記コンタクター収容空間内に球状の半
田材を配設して上記導電コンタクターを形成したことを
特徴とする請求項1乃至請求項3のいずれか1項に記載
の半導体チップモジュール。 - 【請求項5】 上記導電コンタクターを導電ペーストで
形成したことを特徴とする請求項1乃至請求項3のいず
れか1項に記載の半導体チップモジュール。 - 【請求項6】 上記コンタクター収容空間内に導電金属
材料を収容させ、化学メッキを施して上記導電コンタク
ターを形成したことを特徴とする請求項1乃至請求項3
のいずれか1項に記載の半導体チップモジュール。 - 【請求項7】 第1半導体チップのボンディングパッド
装着表面の第1ボンディングパッドと対応して該第1ボ
ンディングパッドを露出させる複数の貫挿孔を絶縁テー
プ層に設け、各貫挿孔の孔壁と上記各第1ボンディング
パッドとの間にコンタクター収容空間を形成し、且つ、
上記絶縁テープ層の第1接着表面を第1半導体チップの
ボンディングパッド装着表面に接着するステップと、 複数の導電コンタクターを各コンタクター収容空間に配
設するステップと、 第2半導体チップのチップ装着表面を上記絶縁テープ層
の第2接着表面に加熱処理により接着し、チップ装着表
面に備えた第2ボンディングパッドを導電コンタクター
に加熱処理により接合して上記第1ボンディングパッド
と電気接続させるステップとを備え上記絶縁テープ層の
第2接着表面に、上記導電コンタクターの融点より低い
融点の接着剤を設け、 上記加熱処理により導電コンタクターがボンディングパ
ッドに接合される前に上記接着剤が先にチップ装着表面
と接着することにより、上記導電コンタクターをコンタ
クター収容空間に密封することを特徴とする半導体チッ
プモジュールの製造方法。 - 【請求項8】 上記第2半導体チップの第2ボンディン
グパッドを導電コンタクターに接合して第1半導体チッ
プの第1ボンディングパッドと電気接続させるステップ
の後に、 上記第2半導体チップをリードフレームに接続するステ
ップと、 上記第1,第2半導体チップ及び該リードフレームの1
部をプラスチック部材で実装するステップとを備えたこ
とを特徴とする請求項7に記載の半導体チップモジュー
ルの製造方法。 - 【請求項9】 上記絶縁テープ層は第1接着表面に接着
剤を備え、加熱処理により上記第1接着表面の接着剤を
上記第1半導体チップのボンディングパッド装着表面に
接着することを特徴とする請求項7または請求項8に記
載の半導体チップモジュールの製造方法。 - 【請求項10】 上記コンタクター収容空間内に球状の
半田材を配設して上記導電コンタクターを形成すること
を特徴とする請求項7乃至請求項9のいずれか1項に記
載の半導体チップモジュールの製造方法。 - 【請求項11】 上記導電コンタクターを導電ペースト
で形成することを特徴とする請求項7乃至請求項9のい
ずれか1項に記載の半導体チップモジュールの製造方
法。 - 【請求項12】 上記コンタクター収容空間内に導電金
属材料を収容させ、化学メッキを施して上記導電コンタ
クターを形成することを特徴とする請求項7乃至請求項
9のいずれか1項に記載の半導体チップモジュールの製
造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88106141 | 1999-04-16 | ||
TW088106141A TW415050B (en) | 1999-04-16 | 1999-04-16 | Semiconductor chipset module and the manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000307054A JP2000307054A (ja) | 2000-11-02 |
JP3204649B2 true JP3204649B2 (ja) | 2001-09-04 |
Family
ID=21640336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21686499A Expired - Fee Related JP3204649B2 (ja) | 1999-04-16 | 1999-07-30 | 半導体チップモジュール及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6262483B1 (ja) |
JP (1) | JP3204649B2 (ja) |
TW (1) | TW415050B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101999156B1 (ko) | 2017-02-10 | 2019-07-11 | 도시바 아이티 앤 콘트롤 시스템 가부시키가이샤 | X선 투시 검사 장치 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2458907A (en) * | 2008-04-01 | 2009-10-07 | Sharp Kk | Device interconnects |
GB2459251A (en) * | 2008-04-01 | 2009-10-21 | Sharp Kk | Semiconductor nanowire devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5835935A (ja) | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
JPH04199723A (ja) | 1990-11-29 | 1992-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US6057598A (en) * | 1997-01-31 | 2000-05-02 | Vlsi Technology, Inc. | Face on face flip chip integration |
JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
TW432650B (en) * | 1999-04-16 | 2001-05-01 | Cts Comp Technology System Cor | Semiconductor chip device and the manufacturing method thereof |
-
1999
- 1999-04-16 TW TW088106141A patent/TW415050B/zh not_active IP Right Cessation
- 1999-06-10 US US09/329,598 patent/US6262483B1/en not_active Expired - Fee Related
- 1999-07-30 JP JP21686499A patent/JP3204649B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-16 US US09/810,840 patent/US6734041B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101999156B1 (ko) | 2017-02-10 | 2019-07-11 | 도시바 아이티 앤 콘트롤 시스템 가부시키가이샤 | X선 투시 검사 장치 |
Also Published As
Publication number | Publication date |
---|---|
US6734041B2 (en) | 2004-05-11 |
US6262483B1 (en) | 2001-07-17 |
JP2000307054A (ja) | 2000-11-02 |
US20010012646A1 (en) | 2001-08-09 |
TW415050B (en) | 2000-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3053585B2 (ja) | 電子パッケージ | |
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
US6368894B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
JP4218434B2 (ja) | 電子装置 | |
JP3204649B2 (ja) | 半導体チップモジュール及びその製造方法 | |
RU2169962C2 (ru) | Модуль с полупроводниковыми микросхемами и способ его изготовления | |
JPH11345900A (ja) | 半導体装置 | |
JP2001085600A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器 | |
JPH1093013A (ja) | 半導体装置 | |
JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
JPH09148484A (ja) | 半導体装置及びその製造方法 | |
JP3084023B1 (ja) | 半導体デバイス及びその製造方法 | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
KR100320729B1 (ko) | 반도체칩 모듈 및 그 제조방법 | |
JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2841825B2 (ja) | 混成集積回路 | |
JPH0645763A (ja) | 印刷配線板 | |
KR900001744B1 (ko) | 반도체장치 | |
JP3910937B2 (ja) | 半導体装置 | |
JP2568057B2 (ja) | 集積回路装置 | |
JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3073536U (ja) | エリアアレイ型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070629 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |