JP2753767B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2753767B2 JP2753767B2 JP2229005A JP22900590A JP2753767B2 JP 2753767 B2 JP2753767 B2 JP 2753767B2 JP 2229005 A JP2229005 A JP 2229005A JP 22900590 A JP22900590 A JP 22900590A JP 2753767 B2 JP2753767 B2 JP 2753767B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating base
- electronic component
- base material
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，放熱板と接地回路又は電源回路の低インダ
クタンス化を図った電子部品搭載用基板に関する。
クタンス化を図った電子部品搭載用基板に関する。
第５図に示すごとく，従来，電子部品搭載用基板９
は，絶縁基材91の下部に設けた凹所90内に接着剤98を介
して搭載した放熱板８と，該放熱板８の上部に設けた電
子部品搭載用凹部70と，絶縁基材91の上面に設けた接地
回路92とを有する。なお，該接地回路92は，電源回路と
して用いることもある。また，同図において符号94は信
号回路,95はスルーホール,96は導体ピンである。
は，絶縁基材91の下部に設けた凹所90内に接着剤98を介
して搭載した放熱板８と，該放熱板８の上部に設けた電
子部品搭載用凹部70と，絶縁基材91の上面に設けた接地
回路92とを有する。なお，該接地回路92は，電源回路と
して用いることもある。また，同図において符号94は信
号回路,95はスルーホール,96は導体ピンである。
また，電子部品搭載用凹部70内に搭載した電子部品７
と接地回路92との間はボンディングワイヤー71により接
続する。これにより，電子部品７はその接地電極がボン
ディングワイヤー71,絶縁基材上面の接地回路92,スルー
ホール95,導体ピン96を経てアースされる。
と接地回路92との間はボンディングワイヤー71により接
続する。これにより，電子部品７はその接地電極がボン
ディングワイヤー71,絶縁基材上面の接地回路92,スルー
ホール95,導体ピン96を経てアースされる。
また，信号回路94と電子部品７との間にもボンディン
グワイヤー71が接続される。
グワイヤー71が接続される。
しかしながら，従来の電子部品搭載用基板において
は，接地回路92を絶縁基材の表面に設けているため，信
号回路94を設けるスペースが制約される。特に，高周波
域で使用される場合には，接地回路，電源回路，信号回
路は，低インダクタンス（磁気誘導係数）回路とする必
要があるため，回路パターンはできるだけ幅広くするこ
とが望まれている。
は，接地回路92を絶縁基材の表面に設けているため，信
号回路94を設けるスペースが制約される。特に，高周波
域で使用される場合には，接地回路，電源回路，信号回
路は，低インダクタンス（磁気誘導係数）回路とする必
要があるため，回路パターンはできるだけ幅広くするこ
とが望まれている。
また，放熱板と信号回路との間には，絶縁基材91が存
在するため，放熱板８が電気的に浮遊している。そのた
め，前記のごとく高周波域で使用される場合には，上記
絶縁基材91内に静電気が蓄積され，これが一種のコンデ
ンサーを形成し，電気的ノイズが発生することがある。
在するため，放熱板８が電気的に浮遊している。そのた
め，前記のごとく高周波域で使用される場合には，上記
絶縁基材91内に静電気が蓄積され，これが一種のコンデ
ンサーを形成し，電気的ノイズが発生することがある。
また，絶縁基材91としてガラスエポキシ基板等の樹脂
系絶縁基材を用いた場合には，電子部品搭載用凹所70の
側壁へ，絶縁基材の外部から湿気が進入するおそれがあ
る。この湿気は電子部品に対して悪影響を与える。その
ため，上記凹所の耐湿性が要求される。
系絶縁基材を用いた場合には，電子部品搭載用凹所70の
側壁へ，絶縁基材の外部から湿気が進入するおそれがあ
る。この湿気は電子部品に対して悪影響を与える。その
ため，上記凹所の耐湿性が要求される。
また，上記従来の電子部品搭載用基板においては，電
子部品７から発せられる熱は，放熱板８の上面を通って
放熱される。しかし，その放熱性は充分でない。特に，
近年はハイパワーの電子部品が用いられ，放熱性の向上
が要求されている。
子部品７から発せられる熱は，放熱板８の上面を通って
放熱される。しかし，その放熱性は充分でない。特に，
近年はハイパワーの電子部品が用いられ，放熱性の向上
が要求されている。
本発明はかかる問題点に鑑み，接地回路，電源回路，
信号回路の低インダクタンス化を図ることができ，また
電子的ノイズの発生がなく，かつ耐湿性，放熱性に優れ
た電子部品搭載用基板を提供しようとするものである。
信号回路の低インダクタンス化を図ることができ，また
電子的ノイズの発生がなく，かつ耐湿性，放熱性に優れ
た電子部品搭載用基板を提供しようとするものである。
本発明は，電子部品搭載用凹所を形成するための貫通
穴と導体回路とスルーホールとを有する絶縁基材と，該
絶縁基材の裏面側の全面に絶縁接着層を介して接合した
放熱板とよりなり，上記絶縁基材には，上記貫通穴の側
壁から該絶縁基材の裏面側にかけて形成した電源回路，
接地回路又は信号回路用の導通メッキ層を設け，また上
記放熱板には上記スルーホールに対応する位置にスルー
ホールよりも大きい直径の逃げ穴を設け，また上記絶縁
基材の貫通穴と放熱板の上面とにより電子部品搭載用凹
所を形成し，更に上記導通メッキ層と放熱板との間には
上記電子部品搭載用凹所の下部において導電材料を配設
し両者間の電気的接続を図っていることを特徴とする電
子部品搭載用基板にある。
穴と導体回路とスルーホールとを有する絶縁基材と，該
絶縁基材の裏面側の全面に絶縁接着層を介して接合した
放熱板とよりなり，上記絶縁基材には，上記貫通穴の側
壁から該絶縁基材の裏面側にかけて形成した電源回路，
接地回路又は信号回路用の導通メッキ層を設け，また上
記放熱板には上記スルーホールに対応する位置にスルー
ホールよりも大きい直径の逃げ穴を設け，また上記絶縁
基材の貫通穴と放熱板の上面とにより電子部品搭載用凹
所を形成し，更に上記導通メッキ層と放熱板との間には
上記電子部品搭載用凹所の下部において導電材料を配設
し両者間の電気的接続を図っていることを特徴とする電
子部品搭載用基板にある。
本発明において最も注目すべきことは，絶縁基材にお
いて上記貫通穴の側壁から裏面側にかけて上記導通メッ
キ層が設けると共に，該絶縁基材の裏面側に放熱板を接
合し，該放熱板には上記逃げ穴を設け，また上記導通メ
ッキ層と放熱板との間には上記電子部品搭載用凹所の下
方において導電材料を介設したことにある。
いて上記貫通穴の側壁から裏面側にかけて上記導通メッ
キ層が設けると共に，該絶縁基材の裏面側に放熱板を接
合し，該放熱板には上記逃げ穴を設け，また上記導通メ
ッキ層と放熱板との間には上記電子部品搭載用凹所の下
方において導電材料を介設したことにある。
上記導通メッキ層は，電源回路，接地回路又は信号回
路として用いるもので，上記のごとく貫通穴の側壁から
絶縁基材の裏面側にかけて形成する。また，該導通メッ
キ層は，貫通穴の側壁全面に設ける。そして，上記裏面
側の導通メッキ層は，例えば電源回路用又は接地回路用
又は信号回路用のスルーホールへ連通させて設ける。上
記放熱板は，絶縁基材の裏面側の全面に接合する。
路として用いるもので，上記のごとく貫通穴の側壁から
絶縁基材の裏面側にかけて形成する。また，該導通メッ
キ層は，貫通穴の側壁全面に設ける。そして，上記裏面
側の導通メッキ層は，例えば電源回路用又は接地回路用
又は信号回路用のスルーホールへ連通させて設ける。上
記放熱板は，絶縁基材の裏面側の全面に接合する。
また，上記導電材料は，導通メッキ層と放熱板との間
を電気的に接続するために，両者間に介設するものであ
る。かかる導電材料としては，銀（Ag）ペースト，銅
（Cu）ペースト，カーボンペーストなどがある。そし
て，該導電材料は上記電子部品搭載用凹所の下部におい
て，上記導通メッキ層と放熱板の間に，ディスペンス塗
布の方法などを用いて設ける。
を電気的に接続するために，両者間に介設するものであ
る。かかる導電材料としては，銀（Ag）ペースト，銅
（Cu）ペースト，カーボンペーストなどがある。そし
て，該導電材料は上記電子部品搭載用凹所の下部におい
て，上記導通メッキ層と放熱板の間に，ディスペンス塗
布の方法などを用いて設ける。
また，放熱板に設ける上記逃げ穴は，スルーホールと
対応する位置に，しかもスルーホールよもも大きい直径
の穴とする。該逃げ穴は，スルーホール内を洗浄し易く
するため，及びスルーホール内に絶縁基材側より導体ピ
ンを挿入する際に接合用半田がスルーホール内壁に円滑
に浸透し易くするための穴である。
対応する位置に，しかもスルーホールよもも大きい直径
の穴とする。該逃げ穴は，スルーホール内を洗浄し易く
するため，及びスルーホール内に絶縁基材側より導体ピ
ンを挿入する際に接合用半田がスルーホール内壁に円滑
に浸透し易くするための穴である。
上記電子部品搭載用基板は，例えば次のようにして製
造する。まず，絶縁基材に上記貫通穴及びスルーホール
を形成する。そして，上記貫通穴及びスルーホールの内
壁面を含めた絶縁基材の全面にパネルメッキ（別名スル
ーホールメッキ）を施す。その後，常法により絶縁基材
の表面に接地回路，又は電源回路，信号回路等の導電回
路を形成する。このとき，接地回路又は電源回路用の導
通メッキ層が形成される。
造する。まず，絶縁基材に上記貫通穴及びスルーホール
を形成する。そして，上記貫通穴及びスルーホールの内
壁面を含めた絶縁基材の全面にパネルメッキ（別名スル
ーホールメッキ）を施す。その後，常法により絶縁基材
の表面に接地回路，又は電源回路，信号回路等の導電回
路を形成する。このとき，接地回路又は電源回路用の導
通メッキ層が形成される。
その後，上記絶縁基材の裏面側に接着剤シート，プリ
プレグ等の絶縁接着層を介して放熱板を接着する。これ
により，絶縁基材の貫通穴と放熱板とにより，電子部品
搭載用凹所が形成される。その後，該電子部品搭載用凹
所の下部において上記導通メッキ層と放熱板との間に導
電材料を接合配置する。
プレグ等の絶縁接着層を介して放熱板を接着する。これ
により，絶縁基材の貫通穴と放熱板とにより，電子部品
搭載用凹所が形成される。その後，該電子部品搭載用凹
所の下部において上記導通メッキ層と放熱板との間に導
電材料を接合配置する。
また，上記絶縁接着層は，上記貫通穴及びスルーホー
ルに対応する部分を，予め開口させておくことが好まし
い。
ルに対応する部分を，予め開口させておくことが好まし
い。
また，上記導通メッキ層用の金属メッキ層としては，
銅，ニッケル，ニッケル−金などを用いる。また，この
導通メッキ層の厚みは10〜40μｍとすることが好まし
い。
銅，ニッケル，ニッケル−金などを用いる。また，この
導通メッキ層の厚みは10〜40μｍとすることが好まし
い。
本発明においては，絶縁基材における上記貫通穴の側
壁と裏面側に，上記導通メッキ層を設けている。そのた
め，該導通メッキ層は，まず貫通穴の側壁において広い
面積で形成され，た絶縁基材の裏面側においては任意の
広い幅のパターンとして形成される。それ故，導通メッ
キ層は低インダクタンスの回路とすることができる。
壁と裏面側に，上記導通メッキ層を設けている。そのた
め，該導通メッキ層は，まず貫通穴の側壁において広い
面積で形成され，た絶縁基材の裏面側においては任意の
広い幅のパターンとして形成される。それ故，導通メッ
キ層は低インダクタンスの回路とすることができる。
また，導通メッキ層と放熱板との間には，導電材料を
介設しているので，電源回路，接地回路又は信号回路用
の導通メッキ層と放熱板とは電気的に同レベルとなる。
そのため，電子部品搭載用基板は高周波領域で使用した
場合でも，絶縁基材内に静電気が蓄積されることがな
い。したがって，電気的ノイズの発生がない。
介設しているので，電源回路，接地回路又は信号回路用
の導通メッキ層と放熱板とは電気的に同レベルとなる。
そのため，電子部品搭載用基板は高周波領域で使用した
場合でも，絶縁基材内に静電気が蓄積されることがな
い。したがって，電気的ノイズの発生がない。
また，上記貫通穴は，その壁面全面が上記導通メッキ
層により被覆されているので，電子部品搭載用凹所内へ
絶縁基材を通じて湿気が浸入するおそれがない。
層により被覆されているので，電子部品搭載用凹所内へ
絶縁基材を通じて湿気が浸入するおそれがない。
また，放熱板は，絶縁基材の裏面側に，その全表面に
おいて配設している。そのため，本発明の電子部品搭載
用基板は放熱性にも優れている。また，放熱板には，ス
ルーホールに連通する上記逃げ穴を設け，該逃げ穴の直
径はスルーホールの直径よりも大きくしたので，ピンの
接合検査が容易であり，またピンと放熱板との短絡を防
ぐことができる。
おいて配設している。そのため，本発明の電子部品搭載
用基板は放熱性にも優れている。また，放熱板には，ス
ルーホールに連通する上記逃げ穴を設け，該逃げ穴の直
径はスルーホールの直径よりも大きくしたので，ピンの
接合検査が容易であり，またピンと放熱板との短絡を防
ぐことができる。
以上のごとく，本発明によれば，接地回路，電源回
路，信号回路の低インダクタンス化を図ることができ，
また電気的ノイズの発生がなく，かつ耐湿性，放熱性に
も優れた電子部品搭載用基板を提供することができる。
路，信号回路の低インダクタンス化を図ることができ，
また電気的ノイズの発生がなく，かつ耐湿性，放熱性に
も優れた電子部品搭載用基板を提供することができる。
第１実施例 本発明の実施例にかかる電子部品搭載用基板につき，
第１図〜第３図を用いて説明する。
第１図〜第３図を用いて説明する。
本例の電子部品搭載用基板１は，第１図に示すごと
く，電子部品搭載用凹所130を形成するための貫通穴13
と信号回路18とスルーホール15とを有する絶縁基材10
と，該絶縁基材10の裏面側（下側）の全面に絶縁接着層
３を介して接合した放熱板２とよりなる。そして，上記
絶縁基材10には，上記貫通穴13の側壁から該絶縁基材10
の裏面側にかけて形成した接地回路用の導通メッキ層16
を有する。
く，電子部品搭載用凹所130を形成するための貫通穴13
と信号回路18とスルーホール15とを有する絶縁基材10
と，該絶縁基材10の裏面側（下側）の全面に絶縁接着層
３を介して接合した放熱板２とよりなる。そして，上記
絶縁基材10には，上記貫通穴13の側壁から該絶縁基材10
の裏面側にかけて形成した接地回路用の導通メッキ層16
を有する。
また，上記放熱板２は，上記スルーホール15に対応す
る位置に，該スルーホール15よりも大きい直径の逃げ穴
21を有する。そして，上記絶縁基材10の貫通穴13と，放
熱板２の上面とにより電子部品搭載用凹所130を形成し
ている。
る位置に，該スルーホール15よりも大きい直径の逃げ穴
21を有する。そして，上記絶縁基材10の貫通穴13と，放
熱板２の上面とにより電子部品搭載用凹所130を形成し
ている。
更に，上記導通メッキ層16と放熱板２との間には，上
記電子部品搭載用凹所130の下部において，導電材料45
（第１図，第２図）を配設し，両者間の電気的接続を図
っている。
記電子部品搭載用凹所130の下部において，導電材料45
（第１図，第２図）を配設し，両者間の電気的接続を図
っている。
そして，前記貫通穴13の側壁は，第１図，第２図に示
すごとく，四角状を有し，その側壁には側壁導通メッキ
層161が被覆されている。また，絶縁基材の裏面側に
は，裏面側導通メッキ層162が，上記側壁導通メッキ層1
61と接地回路用のスルーホール15との間に延在形成され
ている。
すごとく，四角状を有し，その側壁には側壁導通メッキ
層161が被覆されている。また，絶縁基材の裏面側に
は，裏面側導通メッキ層162が，上記側壁導通メッキ層1
61と接地回路用のスルーホール15との間に延在形成され
ている。
更に，絶縁基材10の裏面側において裏面側導通メッキ
層162の表面にはソルダーレジスト19が設けてある。ま
た，上記貫通穴13の側壁導通メッキ層161と，凹所130の
下面を形成する放熱板の上面の一部分と，信号回路18
と，スルーホール15の各表面には，ニッケル層を介して
金メッキ層４が形成されている。
層162の表面にはソルダーレジスト19が設けてある。ま
た，上記貫通穴13の側壁導通メッキ層161と，凹所130の
下面を形成する放熱板の上面の一部分と，信号回路18
と，スルーホール15の各表面には，ニッケル層を介して
金メッキ層４が形成されている。
また，上記絶縁接着層３においては，上記貫通穴13の
開口直径より大きい系の開口部31を有する。また，スル
ーホール15よりも大きく，放熱板２の逃げ穴21と同様の
開口部32を有する。
開口直径より大きい系の開口部31を有する。また，スル
ーホール15よりも大きく，放熱板２の逃げ穴21と同様の
開口部32を有する。
上記において，絶縁基材10はガラス布エポキシ樹脂基
材を，放熱板としては厚み0.5mmの銅板を用いた。絶縁
接着層はプリプレグ材を用い，厚み約0.1mmとした。導
通メッキ層は銅により厚み25μｍに形成した。スルーホ
ールは直径0.6mm,放熱板２の逃げ穴は直径1.6mmとし
た。
材を，放熱板としては厚み0.5mmの銅板を用いた。絶縁
接着層はプリプレグ材を用い，厚み約0.1mmとした。導
通メッキ層は銅により厚み25μｍに形成した。スルーホ
ールは直径0.6mm,放熱板２の逃げ穴は直径1.6mmとし
た。
また，上記導電材料45としてはAg（銀）ペーストを用
い，これを電子部品搭載用凹所130内の下部において導
通メッキ層16と放熱板２との間にディスペンサーを使用
して，塗布することにより接合した。また，該導電材料
45は上記絶縁接着層３の上記開口部31の１辺に設けてあ
る（第１図，第２図）。
い，これを電子部品搭載用凹所130内の下部において導
通メッキ層16と放熱板２との間にディスペンサーを使用
して，塗布することにより接合した。また，該導電材料
45は上記絶縁接着層３の上記開口部31の１辺に設けてあ
る（第１図，第２図）。
また，上記のごとく構成した電子部品搭載用基板１に
は，第１図に示すごとく，電子部品搭載用凹所130内に
電子部品50を搭載する。そして，電子部品50と導通メッ
キ層16の間，及び電子部品50と信号回路18との間に，ボ
ンディングワイヤー51,52を接続する。また，スルーホ
ール15には，上記凹所130側から導体ピン56の頭部を挿
入する。
は，第１図に示すごとく，電子部品搭載用凹所130内に
電子部品50を搭載する。そして，電子部品50と導通メッ
キ層16の間，及び電子部品50と信号回路18との間に，ボ
ンディングワイヤー51,52を接続する。また，スルーホ
ール15には，上記凹所130側から導体ピン56の頭部を挿
入する。
次に作用効果につき説明する。
本例の電子部品搭載用基板においては，第１図に示す
ごとく，絶縁基材10における貫通穴13の側壁と裏面側と
の間に導通メッキ層16を形成している。そのため，該導
通メッキ層16は，貫通穴13の側壁及び絶縁基材10の裏面
側において大きい面積を占めることができる。それ故，
導通メッキ層16は，低インダクタンスの回路とすること
ができる。
ごとく，絶縁基材10における貫通穴13の側壁と裏面側と
の間に導通メッキ層16を形成している。そのため，該導
通メッキ層16は，貫通穴13の側壁及び絶縁基材10の裏面
側において大きい面積を占めることができる。それ故，
導通メッキ層16は，低インダクタンスの回路とすること
ができる。
また，導通メッキ層16と放熱板２との間には上記導電
材料45が介設されているので，両者間に電気的に同レベ
ルとなる。それ故，高周波領域で使用した場合でも，電
気的ノイズの発生がない。
材料45が介設されているので，両者間に電気的に同レベ
ルとなる。それ故，高周波領域で使用した場合でも，電
気的ノイズの発生がない。
また，上記貫通穴13は，その壁面が上記導通メッキ層
16により被覆されているので，電子部品搭載用凹所130
内へ絶縁基材を通じて湿気が進入することがない。それ
故，耐湿性に優れている。
16により被覆されているので，電子部品搭載用凹所130
内へ絶縁基材を通じて湿気が進入することがない。それ
故，耐湿性に優れている。
更に，絶縁基材10の裏面側の全面に，放熱板２が設け
てあるので，電子部品が発生する熱を効率良く，放散さ
せることができる。
てあるので，電子部品が発生する熱を効率良く，放散さ
せることができる。
第２実施例 上記第１実施例に示した電子部品搭載用基板の製造方
法につき，第4A図〜第4E図を用いて説明する。
法につき，第4A図〜第4E図を用いて説明する。
まず，第4A図に示すごとく，絶縁基材10としての銅張
ガラス布エポキシ樹脂基板を準備する。該絶縁基材10の
上下面には銅箔11,11が形成されている。次に第4B図に
示すごとく，絶縁基材10に，前記凹所形成用の貫通穴13
及び多数のスルーホール15を穿設する。
ガラス布エポキシ樹脂基板を準備する。該絶縁基材10の
上下面には銅箔11,11が形成されている。次に第4B図に
示すごとく，絶縁基材10に，前記凹所形成用の貫通穴13
及び多数のスルーホール15を穿設する。
次いで，第4C図に示すごとく，上記絶縁基材10の全表
面，即ち貫通穴13,スルーホール15,絶縁基材の上下両面
に無電解メッキと電解メッキの２段メッキによりパネル
メッキを施し，銅メッキ層を形成する。
面，即ち貫通穴13,スルーホール15,絶縁基材の上下両面
に無電解メッキと電解メッキの２段メッキによりパネル
メッキを施し，銅メッキ層を形成する。
そして，常法により，フォトレジスト，エッチング，
ソルダーレジスト印刷を行い，第4D図に示すごとく，絶
縁基材10における貫通穴13の側壁及び裏面側に接地回路
用の導通メッキ層16を形成する。また，同時に信号回路
18,電源回路を形成する。更に，絶縁基材10の裏面側の
裏面側導通メッキ層162の表面，信号回路18の表面など
にはソルダーレジスト膜19を形成する。
ソルダーレジスト印刷を行い，第4D図に示すごとく，絶
縁基材10における貫通穴13の側壁及び裏面側に接地回路
用の導通メッキ層16を形成する。また，同時に信号回路
18,電源回路を形成する。更に，絶縁基材10の裏面側の
裏面側導通メッキ層162の表面，信号回路18の表面など
にはソルダーレジスト膜19を形成する。
一方，上記絶縁基材10とは別に，第4E図に示すごと
く，放熱板２とシート状の絶縁接着層３とを準備する。
該放熱板２は，絶縁基材10のスルーホール15よりも大き
い直径の逃げ穴21を有する。該逃げ穴21は，上記スルー
ホール15に対応する位置に，多数設けてある。また，絶
縁接着層３は，絶縁基材の貫通穴13と同径の開口部31
と，上記放熱板２の逃げ穴21と同径の開口部32を有す
る。
く，放熱板２とシート状の絶縁接着層３とを準備する。
該放熱板２は，絶縁基材10のスルーホール15よりも大き
い直径の逃げ穴21を有する。該逃げ穴21は，上記スルー
ホール15に対応する位置に，多数設けてある。また，絶
縁接着層３は，絶縁基材の貫通穴13と同径の開口部31
と，上記放熱板２の逃げ穴21と同径の開口部32を有す
る。
その後は，上記第4D図に示した絶縁基材10の裏面側
に，上記絶縁接着層３を介して放熱板２を積層し，これ
らを加熱圧着する。更に，その後ニッケルメッキを施し
た後金メッキ層４を施す。更に，上記導通メッキ層16と
電子部品搭載用凹所２との間に導電材料45を介設する。
これにより，上記三者を一体的に固着してなる，電子部
品搭載用基板１（第１図）が得られる。
に，上記絶縁接着層３を介して放熱板２を積層し，これ
らを加熱圧着する。更に，その後ニッケルメッキを施し
た後金メッキ層４を施す。更に，上記導通メッキ層16と
電子部品搭載用凹所２との間に導電材料45を介設する。
これにより，上記三者を一体的に固着してなる，電子部
品搭載用基板１（第１図）が得られる。
本例によれば，上記電子部品搭載用基板１を容易に製
造することができる。
造することができる。
なお，上記実施例においては，導通メッキ層16は，接
地回路として使用する例について述べたが，接地回路に
代えて電源回路として使用することもできることは勿論
である。
地回路として使用する例について述べたが，接地回路に
代えて電源回路として使用することもできることは勿論
である。
第１図ないし第３図は第１実施例における電子部品搭載
用基板を示し，第１図はその断面図，第２図はその裏面
図，第３図は電子部品及び導体ピンを装着した断面図，
第4A図〜第4E図は第２実施例における製造工程図，第５
図は従来の電子部品搭載用基板の断面図である。 １……電子部品搭載用基板， 10……絶縁基材， 13……貫通穴， 130……電子部品搭載用凹所， 15……スルーホール， 16……導通メッキ層， ２……放熱板， 21……逃げ穴， ３……絶縁接着層， ４……金メッキ層， 45……導電材料，
用基板を示し，第１図はその断面図，第２図はその裏面
図，第３図は電子部品及び導体ピンを装着した断面図，
第4A図〜第4E図は第２実施例における製造工程図，第５
図は従来の電子部品搭載用基板の断面図である。 １……電子部品搭載用基板， 10……絶縁基材， 13……貫通穴， 130……電子部品搭載用凹所， 15……スルーホール， 16……導通メッキ層， ２……放熱板， 21……逃げ穴， ３……絶縁接着層， ４……金メッキ層， 45……導電材料，
Claims (1)
- 【請求項１】電子部品搭載用凹所を形成するための貫通
穴と導体回路とスルーホールとを有する絶縁基材と，該
絶縁基材の裏面側の全面に絶縁接着層を介して接合した
放熱板とよりなり， 上記絶縁基材には，上記貫通穴の側壁から該絶縁基材の
裏面側にかけて形成した電源回路，接地回路又は信号回
路用の導通メッキ層を設け，また上記放熱板には上記ス
ルーホールに対応する位置にスルーホールよりも大きい
直径の逃げ穴を設け，また上記絶縁基材の貫通穴と放熱
板の上面とにより電子部品搭載用凹所を形成し，更に上
記導通メッキ層と放熱板との間には上記電子部品搭載用
凹所の下部において導電材料を配設し両者間の電気的接
続を図っていることを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2229005A JP2753767B2 (ja) | 1990-08-29 | 1990-08-29 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2229005A JP2753767B2 (ja) | 1990-08-29 | 1990-08-29 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109690A JPH04109690A (ja) | 1992-04-10 |
| JP2753767B2 true JP2753767B2 (ja) | 1998-05-20 |
Family
ID=16885269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2229005A Expired - Lifetime JP2753767B2 (ja) | 1990-08-29 | 1990-08-29 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753767B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW258829B (ja) * | 1994-01-28 | 1995-10-01 | Ibm | |
| EP2889902B1 (en) | 2012-08-27 | 2021-09-22 | Mitsubishi Electric Corporation | Electric power semiconductor device |
| JP5673647B2 (ja) * | 2012-10-12 | 2015-02-18 | ダイキン工業株式会社 | モジュール |
-
1990
- 1990-08-29 JP JP2229005A patent/JP2753767B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109690A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020020916A1 (en) | Semiconductor package and method for producing the same | |
| JPH07135376A (ja) | 複合プリント回路板とその製造方法 | |
| JP2753767B2 (ja) | 電子部品搭載用基板 | |
| JP2753766B2 (ja) | 電子部品搭載用基板 | |
| JP3055483B2 (ja) | 混成集積回路 | |
| JP2753764B2 (ja) | 電子部品搭載用基板 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPS60257191A (ja) | プリント配線板 | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JP3854131B2 (ja) | 放熱板付き配線基板 | |
| JP3168731B2 (ja) | 金属ベース多層配線基板 | |
| JP2003338579A (ja) | 放熱板付き配線基板 | |
| JP3244003B2 (ja) | 回路基板 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP3054249B2 (ja) | リードフレーム組立体 | |
| JPH06177544A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2796636B2 (ja) | 電子部品搭載用基板 | |
| JPH06342986A (ja) | 多層回路基板構造およびその多層回路基板を用いてなる多層金属ベース基板 |