JPH06177544A - 電子部品搭載用基板及びその製造方法 - Google Patents

電子部品搭載用基板及びその製造方法

Info

Publication number
JPH06177544A
JPH06177544A JP4324403A JP32440392A JPH06177544A JP H06177544 A JPH06177544 A JP H06177544A JP 4324403 A JP4324403 A JP 4324403A JP 32440392 A JP32440392 A JP 32440392A JP H06177544 A JPH06177544 A JP H06177544A
Authority
JP
Japan
Prior art keywords
metal layer
electronic component
component mounting
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4324403A
Other languages
English (en)
Inventor
Toshihiro Sato
敏弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP4324403A priority Critical patent/JPH06177544A/ja
Publication of JPH06177544A publication Critical patent/JPH06177544A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 インダクタンスの発生を極力小さくすること
ができて、耐久性及び加工性に優れた電子部品搭載用基
板、及びその製造方法を簡単な構成によって提供するこ
と。 【構成】 少なくとも二層の金属層のそれぞれの両側に
絶縁層13を配置した状態で一体化した電子部品搭載用
基板10であって、金属層の内の少なくとも一層をリー
ドフレームによって形成した第一金属層11とするとと
もに、他の金属層を100μm以上の厚さを有する金属
板または金属箔によって形成した第二金属層12とし、
かつ、少なくとも第二金属層12に向けて絶縁層13に
座グリ加工を施すことにより、この第二金属層12の一
部が露出した電子部品搭載用のデバイヌ穴15を形成し
たこと。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品搭載用基板に
関し、特に電子部品を収納して搭載するためのデバイス
穴を有した基板と、その製造方法に関するものである。
【0002】
【従来の技術】近年の電子部品の高密度化は目覚しいも
のがあり、これに応じて、電子部品の実装を行うための
電子部品搭載用基板の方も、高密度化に対応できるもの
としなけらばならないものとなってきている。そのため
に、一般的には、電子部品搭載用基板における導体回路
を多数形成するとか、また回路層を複数形成する等の対
応策が講じられできているのである。
【0003】また、電子部品の機能が高くなってくる
と、これを十分に機能させるために、必要とされる電力
も大きくなってくるが、大きな電力が電子部品に十分供
給されるためには、電子部品搭載用基板側において所謂
インダクタンスが高くなるような構造のものとなっては
ならない。つまり、電子部品搭載用基板において形成さ
れる導体回路は十分太くかつ厚いものである必要がある
のである。
【0004】さらに、完成された電子部品搭載用基板上
の導体回路と電子部品とはボンディングワイヤあるいは
被覆ワイヤによってそれぞれ接続しなければないが、そ
のための電子部品搭載用基板側のパッドピッチは、リー
ドフレームや導体回路間にそれらの絶縁層を確保するた
めの樹脂埋め可能問題の問題から、0.2〜0.23m
m程度が小さい方の限界であり、高密度化に対応するた
めにパッド間隔を小さくするには、技術的に既に限界に
達している。しかも、接続ワイヤを長くすると、これを
封止樹脂によって封止する場合に、所謂ワイヤ流れを起
こしてショートの原因となるため、接続ワイヤの長さ
は、余り長くすることができない現状にある。
【0005】以上のことから、複数の片面銅貼積層板の
一部に電子部品搭載用のデバイス穴となる開口を順に大
きくなるように形成するとともに、表面の銅箔に対して
エッチング処理を施して導体回路を形成して、これらの
積層板を各開口の中心が一致するようにしながら接着剤
を介して一体化することが行われている。このようなも
のは、中央に搭載される電子部品を中心にして、導体回
路が露出する各開口周辺が丁度階段状になることから、
「スタジアム構造」の電子部品搭載用基板と呼ばれてい
る。このようなスタジアム構造の基板によって、各層の
導体回路が電子部品の周囲に集中した構造とすることが
できるので、前述した高密度化及び電子部品に近い各導
体回路間の寸法も十分とることができて非常に有利なも
のである。
【0006】しかしながら、このスタジアム構造の基板
にあっては、搭載すべき電子部品が前述したように高機
能化されてくると、次のような問題がクローズアップさ
れてきたのである。 各導体回路は、厚さが非常に薄いものであるため、電
子部品が必要とする高(圧)電流を流すとインダクタス
が高くなり、電子部品の作動に悪影響を与えるようにな
ってきたこと。 導体回路を形成した基板を、後から接着剤を利用して
一体化しているため、各絶縁層間の接着状態が強固では
なく、接着剤として所謂プリプレグを使用した場合に
は、ボイドが発生して各導体回路の絶縁状態が完全では
ないことも生じ得る。つまり、基板としてみた場合に、
その電気的信頼性が乏しいだけでなく、外部からの湿気
の侵入を許して耐久性に劣るものとなっていること。 何よりも、各層個別の加工を予じめしなければならな
いから、各層におけるエッチングや洗浄をそれぞれ行わ
なければならず、製造が非常に手間のかかるものとなっ
ていること。
【0007】一方、電子部品搭載用基板に対する電子部
品の搭載の仕方を見てみると、搭載後の電子部品は、基
板から大きく突出しないようにする方が、電子部品搭載
装置(基板に電子部品を搭載してから封止樹脂等による
封止を行って1個の独立した装置としたもの)とする際
の加工程が良好となるとともに、接続ワイヤが大きく突
出しなくて装置全体を小さくできる。この意味では、上
述したスタジアム構造は非常に有利ではあるが、スタジ
アム構造とするには、それなりの大きなスペースを必要
とするから、電子部品を突出させないで搭載する手段と
して図10に示したような方法が採られることがある。
この場合、電子部品の電源または接地端子を、基板に形
成したデバイス穴の底部にすることが行われるが、この
底部には、図10の(イ)に示したようにメッキによる
導体回路、あるいは図10の(ロ)に示したように絶縁
基材にデバイス穴を形成することにより、露出させたリ
ードフレームによる接続箇所が形成される。
【0008】しかしながら、図10の(イ)に示したメ
ッキによる導体回路では、デバイス穴の深さが余り深い
と形成が困難となるのであり、図10の(ロ)に示した
方法だと、その底部に該当する部分にリードフレームが
存在していなければならないから、二種類の深さのデバ
イス穴が必要な場合には対応することができない。すな
わち、大きさ(高さ)の異なる電子部品を突出させない
ように実装しようとすると、図10に示したような従来
の方法では、 デバイス穴の底部が深い所にあるものに対しては、メ
ッキできないだけでなく、メッキとリードフレームを併
用しようとすると、製造工程が非常に複雑化し、高さが
異なった各電子部品のための電源または接地端子を、同
一基板に簡単に形成できないこと。 といった問題も生じるのである。
【0009】そこで、本発明者等は、以上のような実状
を改善するにはどうしたらよいかについて種々検討を重
ねてきた結果、本発明を完成したのである。
【0010】
【発明が解決しようとする課題】本発明は、以上のよう
な経緯に基づいてなされたもので、その解決しようとす
る課題は、従来のスタジアム構造の電子部品搭載用基板
において、搭載すべき電子部品が高(圧)電流を使用す
る高性能化された場合の、上述した〜の問題を解決
することである。
【0011】そして、本発明の目的とするところは、イ
ンダクタンスの発生を極力小さくすることができて、耐
久性及び加工性に優れた電子部品搭載用基板、及びその
製造方法を簡単な構成によって提供することにある。
【0012】
【課題を解決するための手段】以上の課題を解決するた
めに、まず請求項1に係る発明の採った手段は、実施例
において使用する符号を付して説明すると、「少なくと
も二層の金属層のそれぞれの両側に絶縁層13を配置し
た状態で一体化した電子部品搭載用基板10であって、
金属層の内の少なくとも一層をリードフレームによって
形成した第一金属層11とするとともに、他の金属層を
100μm以上の厚さを有する金属板または金属箔によ
って形成した第二金属層12とし、かつ、少なくとも第
二金属層12に向けて絶縁層13に座グリ加工を施すこ
とにより、この第二金属層12の一部が露出した電子部
品搭載用のデバイヌ穴15を形成したことを特徴とする
電子部品搭載用基板10」である。また、請求項2に係
る発明の採った手段は、同様に「リードフレームからな
る第一金属層11と、100μm以上の厚さを有する第
二金属層12とが絶縁層13を介して一体化されて、第
二金属層12の一部が露出した電子部品搭載用のデバイ
ス穴15を有した電子部品搭載用基板10を、次の各工
程を含んで製造する方法。 (1)両金属層11・12のそれぞれの両側に絶縁層1
3を配置して全体を一体化する工程; (2)この一体化されたものの絶縁層13表面に所定の
導体回路14を形成して、この導体回路14と第一また
は第二金属層11・12とを電気的に接続するスルーホ
ール16を形成する工程; (3)表面側の絶縁層13の外側から、少なくとも第二
金属層12に向けて座グリ加工を施すことにより、この
第二金属層12の一部が露出したデバイス穴15を形成
する工程」である。
【0013】
【発明の作用】以上のように構成した各請求項に係る発
明の作用を、以下に項を分けて説明する。 ・請求項1に係る電子部品搭載用基板10について まず、本発明の電子部品搭載用基板10は、図1、図4
及び図8に示すように、その図示表面の導体回路14
と、内部に一体化した少なくとも第一金属層11及び第
二金属層12の二層の導体回路となる金属層が存在して
いるから、当該電子部品搭載用基板10自体は所謂高密
度化されたものとなっている。
【0014】また、この電子部品搭載用基板10におい
ては、リードフレーム(100μm以上の厚さを有して
いる)からなる第一金属層11、及び100μm以上の
厚さを有した第二金属層12を内蔵しているものである
ため、これらの高(圧)電流が流されたとしても、その
インダクタンスは搭載された電子部品20に悪影響を与
えないような非常に小さいものとなっている。従って、
この電子部品搭載用基板10に電子部品20を実装して
封止樹脂による封止を行って電子部品搭載装置としたと
き、その電気的信頼性は非常に高いものとなっているの
である。特に、図8に示したように、高さの異なる二種
類の各電子部品20の接地または電源端子を、各デバイ
ス穴15の底部に露出している第一金属層11または第
二金属層12に直接接続する場合に、各金属層のインダ
クタンスが小さいということは、各電子部品20を作動
させる上で非常に有利である。
【0015】そして、この電子部品搭載用基板10にお
いては、後述の方法で説明するように、各金属層の両側
に絶縁層13を介在させた状態で一体化しておいてか
ら、これに回転しているドリルをその回転方向とは直交
する方向に移動させて切削を行う「座グリ加工」によっ
て各デバイス穴15を形成するのであるから、このよう
なデバイス穴15と少なくとも二種類の厚い金属層とを
有したものとしての製造が非常に容易となっているので
ある。しかも、以上のように、各金属層は、その間に介
在する各絶縁層13とともに、最初から強固に一体化さ
れたものを使用して形成されるものであるため、各層の
接着状態は非常に強固なものとなっているのであり、結
果的にこの電子部品搭載用基板10を使用して構成した
電子部品搭載装置の信頼性及び耐久性を非常に高いもの
とするのである。 ・請求項2に係る電子部品搭載用基板10の製造方法に
ついて この製造方法においては、上記の作用を有した電子部品
搭載用基板10の製造を、従来装置をそのまま使用して
非常に容易に行えるのである。
【0016】すなわち、この製造方法では、所定の導体
回路を接続した状態で一体化したリードフレームである
第一金属層11と、100μm以上の厚さの金属材料1
2aを打ち抜いてリードフレームと同様に所定の導体回
路を接続した状態で一体化した第二金属層12とを、必
要数の絶縁基材13aを介在させて一体化することによ
り、最初の材料を形成するのであるが、これは従来の積
層装置をそのまま使用することにより簡単に行われる。
【0017】また、最外層の絶縁基材13aが有する金
属箔をエッチング加工して各導体回路14とするととも
に、各第一金属層11及び第二金属層12間を電気的に
接続するスルーホール16を形成するのであるが、その
際には、スルーホール16のための穴明け以外は、第一
金属層11及び第二金属層12に何等の悪影響(例えば
前処理液やエッチング液による悪影響)を受けることな
く、従来の導体回路14及びスルーホール16の形成方
法で十分容易に行われるのである。
【0018】そして、第一金属層11または第二金属層
12の所定部分に向けて、各絶縁層13等に前述した座
グリ加工を施すことにより、必要深さのデバイス穴15
を形成するのであるが、デバイス穴15の底部にて露出
すべき各金属層の厚さが100μm以上であるから、こ
の座グリ加工は各金属層を部分的に切断してしまうこと
のないように、容易かつ確実に行われるのである。
【0019】この座グリ加工においては、図1または図
4に示したスタジアム構造の電子部品搭載用基板10を
形成するためには、長さ(深さ)の異なるドリルを変え
て使用すればよいものであり、デバイス穴15が加工さ
れるべき材料の位置は変えなくてもよいものである。ま
た、図8に示したような深さの異なるデバイス穴15を
形成する場合には、その底部の面積・形状が同じであれ
ば二種類の長さのドリルを同時に作動させればよいもの
であり、形状の異なるデバイス穴15であれば、ドリル
及び材料の位置を変えながら行えばよいものである。い
ずれにしても、座グリ加工という機械的かつ簡便な手段
によって、第一金属層11あるいは第二金属層12の一
部が露出したデバイス穴15が容易に形成されるのであ
る。
【0020】
【実施例】次に、各請求項に係る発明の実施例を、図面
について詳細に説明する。 ・請求項1の電子部品搭載用基板10について (実施例1)図1及び図2には、請求項1に係る電子部
品搭載用基板10の第一実施例が示してあり、この電子
部品搭載用基板10は、リードフレームからなる第一金
属層11と、厚さ約150μmの第二金属層12とを、
その各両側に位置する絶縁層13によって一体化したも
のであり、電子部品20を搭載するための部分は、図2
にも示したように、階段状のデバイス穴15としてあ
る。
【0021】図示上面側の絶縁層13の表面には、所定
の導体回路14が形成してあり、この導体回路14のデ
バイス穴15側端部は、図1に示したように、デバイス
穴15になるべく近接するようにしてある。そして、所
定の導体回路14は、第一金属層11または第二金属層
12における導体回路の所定部分に、図2に示したよう
に、スルーホール16による電気的接続が施してある。
つまり、図2の断面図では、第一金属層11及び第二金
属層12がこのスルーホール16によって表面の導体回
路14に全て接続されているように示してあるが、これ
は接続の代表例を示しているもので、全てがスルーホー
ル16によって接続されているのではない。換言すれ
ば、第一金属層11は導体回路となるべき部分を互いに
接続したリードフレームとして形成したものであり、第
二金属層12についてもこのリードフレームと同様な形
状のものとしてあるのであり、最終的には、各金属層に
おいて電気的に独立した導体回路を多数有したものとさ
れるのである。
【0022】勿論、この電子部品搭載用基板10に対し
ては、図2にも示したように、デバイス穴15の底部に
露出している第一金属層11の一部に電子部品20が直
接塔されるのであり、デバイス穴15内に露出している
第二金属層12の一部及び表面上の導体回路14と、電
子部品20の接続端子とはボンディングワイヤ21等に
よる接続が行われるのである。なお、図示はしていない
が、この電子部品20及びボンディングワイヤ21の周
囲は図示していない封止樹脂による封止が行われるので
あり、これにより、電子部品搭載装置が完成されるので
ある。
【0023】(実施例2)図4には、電子部品搭載用基
板10の第二実施例が示してあり、この電子部品搭載用
基板10においては、第二金属層12が二層になってい
る他は、図1に示した電子部品搭載用基板10と同様で
ある。
【0024】(実施例3)図8及び図9には、請求項1
に係る電子部品搭載用基板10の第三実施例が示してあ
り、この電子部品搭載用基板10が第一金属層11及び
第二金属層12を有していることは当然であるが、デバ
イス穴15の数及び形状が図2または図4に示した各実
施例とは異なっている。すなわち、これらの電子部品搭
載用基板10は、大きさ(高さ)の異なる二つ以上の電
子部品20を搭載するためのものであり、そのために、
各電子部品20の高さに対応した深さを有するデバイス
穴15を有しているものである。
【0025】図8に示した電子部品搭載用基板10にお
ける各デバイス穴15は、所謂スタジアム構造のもので
はなく、各電子部品20の大きさに合わせて側壁が垂直
に切り立ったものである。また、この電子部品搭載用基
板10においては、第一金属層11として、導体回路と
なるべき部分を互いに接続したリードフレームとして形
成したものを採用しているものであり、この第一金属層
11の先端は、他のプリント配線板に電気的接続を行え
るように、絶縁層13の外方に突出させたものである。
そして、表面の導体回路14は、第一金属層11または
第二金属層12の一部に、スルーホール16により電気
的に接続してあり、各電子部品20に対する接続を短い
ボンディングワイヤ21によって行えるようにするため
に、デバイス穴15内に収納した各電子部品20の表面
と略一致する位置に形成してある。
【0026】図9に示した電子部品搭載用基板10にお
ける各デバイス穴15は、所謂スタジアム構造のもの
(図示右側のデバイス穴15)と、各電子部品20の大
きさに合わせて側壁が垂直に切り立ったもの(図示左側
のデバイス穴15)との二種類を採用しているものであ
る。また、この電子部品搭載用基板10の第一金属層1
1は電源層として使用しているものであり、第二金属層
12はグランド層として使用しているものである。な
お、図示はしていないが、前述したようなスルーホール
を採用することにより、表面の導体回路14は、第一金
属層11または第二金属層12に対して電気的に接続さ
れることもあるものである。そして、この図9に示した
電子部品搭載用基板10は、その導体回路14に電気的
に接続されるクリップリードを取り付けておき、このク
リップリードによって、電子部品搭載用基板10側の導
体回路14とプリント配線板側の導体回路とを電気的に
接続するようにすればよいものである。また、当該電子
部品搭載用基板10を、これのためのリードフレムに対
して直接搭載して、このリードフレーム側と導体回路1
4とをボンディングワイヤーまたはハンダによって電気
的に接続するようにしてもよいものである。 ・請求項2に係る製造方法について 以上のような電子部品搭載用基板10は、本発明の製造
方法によって製造されるものであるが、そのために、図
5に示したような各材料が使用される。
【0027】すなわち、図2に示したような電子部品搭
載用基板10を製造するためには、図3に示したような
材料を用意しなければならないが、この図3の材料は図
5に示すようにして製造される。まず、多数の導体回路
を一体的にしたリードフレームである第一金属層11
と、第二層目の金属層となるべき厚さ100μm以上の
金属板または箔からなる第二金属層12と、これらを絶
縁するためのプリプレグ等の絶縁基材13aである。こ
の絶縁基材13aは、これ自体が第一金属層11及び第
二金属層12に対する接着剤ともなるものではあるが、
一体化のための積層時の温度及び圧力によってある程度
の流動化を起こすものである。また、第一金属層11及
び第二金属層12が銅を材料とするものであれば、その
全面に黒化処理を施して絶縁基材13aのためのアンカ
ーを形成しておくとよいものである。勿論、第一金属層
11または第二金属層12の所定部分に、上下の絶縁基
材13a中の樹脂を連結するための貫通穴を形成してお
いてもよいものでる。
【0028】なお、図5に示した例においては、一つの
絶縁基材13a上に第二金属層12を予め一体化したも
のを採用しているが、この第二金属層12と絶縁基材1
3aとは全く別のものとしておいてもよいのである。ま
た、この第二金属層12には、デバイス穴15を形成す
る際の邪魔物とならないようにするために、切除部12
bをパンチング加工等によって形成した例を示している
が、この切除部12bは必ずしも必要なものではない。
【0029】以上のように用意した各材料を、図5に示
したような状態に配列しておいてから、全体を熱プレス
機によって圧縮することにより、図3に示したような材
料が形成されるのである。この場合の熱プレスは、この
ときただ一度しか行われないものであるため、また圧力
が加えられることによって変形する部分もないから、加
えられるべき熱及び圧力を通常の場合より高くすること
ができるのであり、本実施例においては、絶縁基材13
aとして「?」を使用した場合、圧力が「?」で「?」
の温度のプレスを「?」分間行って各材料の一体化を行
った。
【0030】図3に示した材料に対して、図6に示した
ように、表面に必要な導体回路14と、この導体回路1
4と第一金属層11または第二金属層12とを電気的に
接続するためのスルーホール16を形成した。これらの
導体回路14とスルーホール16との形成は、従来から
行われている方法をそのまま採用した。
【0031】その後、座グリ加工によって、図7に示し
たような形状の穴を絶縁層13に形成して、第一金属層
11の一部を露出させた。次に、第二金属層12上にと
どきかつ図7に示した穴を広げる大きさの第二の座グリ
加工を施すことにより、スタジアム構造のデバイス穴1
5を形成した。これにより、第二金属層12側の導体回
路の一部がデバイス穴15内に露出することになったの
である。図8に示した電子部品搭載用基板10の場合
は、深さの異なる座グリ加工を、場所を変えて行ったも
のである。なお、図4に示した電子部品搭載用基板10
の場合には、座グリ加工を3回行っているものである。
【0032】以上のように製造された電子部品搭載用基
板10に対しては、図2、図4あるいは図8に示したよ
うに電子部品20が搭載されるのであり、この電子部品
20と導体回路14や第二金属層12等とはボンディン
グワイヤ21による電気的接続がなされるのである。な
お、このように搭載された電子部品20やボンディング
ワイヤ21は、図示しない封止樹脂中に完全に埋められ
るものであり、これにより、電子部品搭載装置が完成さ
れるものである。
【0033】
【発明の効果】以上詳述した通り、請求項1に係る本発
明においては、上記実施例にて例示した如く、「少なく
とも二層の金属層のそれぞれの両側に絶縁層13を配置
した状態で一体化した電子部品搭載用基板10であっ
て、金属層の内の少なくとも一層をリードフレームによ
って形成した第一金属層11とするとともに、他の金属
層を100μm以上の厚さを有する金属板または金属箔
によって形成した第二金属層12とし、かつ、少なくと
も第二金属層12に向けて絶縁層13に座グリ加工を施
すことにより、この第二金属層12の一部が露出した電
子部品搭載用のデバイヌ穴15を形成したこと」にその
構成上の特徴があり、これにより、インダクタンスの発
生を極力小さくすることができて、耐久性及び加工性に
優れた電子部品搭載用基板、及びその製造方法を簡単な
構成によって提供することができるのである。
【0034】また、請求項2に係る製造方法によれば、
従来装置をそのまま使用することができて、しかも上述
した効果を有する電子部品搭載用基板10を容易かつ確
実に製造することができるのである。
【図面の簡単な説明】
【図1】 本発明に係る電子部品搭載用基板の第一実施
例を示す部分斜視図である。
【図2】 図1に示した電子部品搭載用基板の部分断面
図である。
【図3】 図2の電子部品搭載用基板を製造するための
材料の部分断面図である。
【図4】 同電子部品搭載用基板の第二実施例を示す部
分斜視図である。
【図5】 請求項2の製造方法を説明するもので、一体
化前の各材料の部分断面図である。
【図6】 図5に示した材料を一体化したものに導体回
路及びスルーホールを形成した状態の部分断面図であ
る。
【図7】 図6に示したものに第一の座グリ加工を施し
たときの部分断面図である。
【図8】 請求項1に係る電子部品搭載用基板の第三実
施例を示す部分断面図である。
【図9】 請求項1に係る電子部品搭載用基板のさらに
他の実施例を示す部分断面図である。
【図10】 従来のデバイス穴の状態を示す部分断面図
である。
【符号の説明】
10 電子部品搭載用基板 11 第一金属層 12 第二金属層 12a金属材料 12b切除部 13 絶縁層 13a絶縁基材 14 導体回路 15 デバイス穴 16 スルーホール 20 電子部品
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 X 9272−4M // H05K 1/18 Q 9154−4E

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも二層の金属層のそれぞれの両
    側に絶縁層を配置した状態で一体化した電子部品搭載用
    基板であって、 前記金属層の内の少なくとも一層をリードフレームによ
    って形成した第一金属層とするとともに、他の金属層を
    100μm以上の厚さを有する金属板または金属箔によ
    って形成した第二金属層とし、 かつ、少なくとも前記第二金属層に向けて前記絶縁層に
    座グリ加工を施すことにより、この第二金属層の一部が
    露出した電子部品搭載用のデバイス穴を形成したことを
    特徴とする電子部品搭載用基板。
  2. 【請求項2】 リードフレームからなる第一金属層と、
    100μm以上の厚さを有する第二金属層とが絶縁層を
    介して一体化されて、前記第二金属層の一部が露出した
    電子部品搭載用のデバイス穴を有した電子部品搭載用基
    板を、次の各工程を含んで製造する方法。 (1)前記両金属層のそれぞれの両側に前記絶縁層を配
    置して全体を一体化する工程; (2)この一体化されたものの前記絶縁層表面に所定の
    導体回路を形成して、この導体回路と前記第一または第
    二金属層とを電気的に接続するスルーホールを形成する
    工程; (3)表面側の前記絶縁層の外側から、少なくとも前記
    第二金属層に向けて座グリ加工を施すことにより、この
    第二金属層の一部が露出した前記デバイス穴を形成する
    工程。
JP4324403A 1992-12-03 1992-12-03 電子部品搭載用基板及びその製造方法 Pending JPH06177544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4324403A JPH06177544A (ja) 1992-12-03 1992-12-03 電子部品搭載用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4324403A JPH06177544A (ja) 1992-12-03 1992-12-03 電子部品搭載用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06177544A true JPH06177544A (ja) 1994-06-24

Family

ID=18165412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4324403A Pending JPH06177544A (ja) 1992-12-03 1992-12-03 電子部品搭載用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06177544A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
JP2007294798A (ja) * 2006-04-27 2007-11-08 Kyocera Corp 積層基板、電子装置およびこれらの製造方法。
US7738256B2 (en) 2004-04-26 2010-06-15 Taiyo Yuden Co., Ltd Multilayer substrate including components therein

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
US7738256B2 (en) 2004-04-26 2010-06-15 Taiyo Yuden Co., Ltd Multilayer substrate including components therein
JP2007294798A (ja) * 2006-04-27 2007-11-08 Kyocera Corp 積層基板、電子装置およびこれらの製造方法。

Similar Documents

Publication Publication Date Title
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US5223676A (en) Composite circuit board having means to suppress heat diffusion and manufacturing method of the same
US20020020916A1 (en) Semiconductor package and method for producing the same
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
JP3086332B2 (ja) 多層プリント配線板の製造方法
JPH06177544A (ja) 電子部品搭載用基板及びその製造方法
JP4875926B2 (ja) 多層配線板及びその製造方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JPS63114299A (ja) プリント配線板
JP3684830B2 (ja) プリント配線板
JP2784525B2 (ja) 電子部品搭載用基板
JP2784523B2 (ja) 電子部品搭載用基板
JP2784521B2 (ja) 多層電子部品塔載用基板及びその製造法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP3168731B2 (ja) 金属ベース多層配線基板
JP3065422B2 (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
JP2753767B2 (ja) 電子部品搭載用基板
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JPH0669662A (ja) 多層プリント配線板
WO2022160459A1 (zh) 一种电路板及其制造方法、电子装置
JPH08181452A (ja) 多層プリント配線板の製造方法
JP3610769B2 (ja) 多層電子部品搭載用基板
JP2003234579A (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JPH07235756A (ja) 回路基板及びその製造方法
JP2753764B2 (ja) 電子部品搭載用基板