JP3244003B2 - 回路基板 - Google Patents

回路基板

Info

Publication number
JP3244003B2
JP3244003B2 JP21754396A JP21754396A JP3244003B2 JP 3244003 B2 JP3244003 B2 JP 3244003B2 JP 21754396 A JP21754396 A JP 21754396A JP 21754396 A JP21754396 A JP 21754396A JP 3244003 B2 JP3244003 B2 JP 3244003B2
Authority
JP
Japan
Prior art keywords
layer pattern
inner layer
circuit board
insulating substrate
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21754396A
Other languages
English (en)
Other versions
JPH1065287A (ja
Inventor
隆芳 西山
恒治 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP21754396A priority Critical patent/JP3244003B2/ja
Publication of JPH1065287A publication Critical patent/JPH1065287A/ja
Application granted granted Critical
Publication of JP3244003B2 publication Critical patent/JP3244003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板に関する
ものである。
【0002】
【従来の技術】近年、電子機器の小型化を図るため、電
子回路を構成する電子部品の高密度化がすすみ、電子機
器に組み込まれる回路基板が年々小さくなっている。こ
の結果、発熱する電子部品を回路基板に実装した場合に
は熱が逃げにくく、発熱する電子部品近傍の温度が高く
なるという問題があった。このため、電子回路の温度特
性が悪くなったり、発生する熱によって電子部品の寿命
が短くなる等の不具合が生じていた。従って、電子部品
から発生する熱を効率良く逃がすための工夫が種々行わ
れている。図4を用いて、熱を効率良く逃がすための工
夫が施された従来の回路基板の一つについて説明する。
【0003】回路基板1は、絶縁基板部2と、絶縁基板
部2の表裏面にそれぞれ設けられた第一の外層パタ−ン
部3および第二の外層パタ−ン部4と、絶縁基板部2の
内部に設けられた第一の内層パタ−ン部5および第二の
内層パタ−ン部6と、第一の外層パタ−ン部3と第一の
内層パタ−ン部5を結合するバイアホ−ル7Aと、第二
の外層パタ−ン部4と第二の内層パタ−ン部6を結合す
るバイアホ−ル7Bとから構成される。
【0004】第一の外層パタ−ン部3と第二の外層パタ
−ン部4は回路パタ−ンで、第一の外層パタ−ン部3は
所定端子(図示せず)を有し、この所定端子を介して電
子部品(図示せず)が実装される。
【0005】第一の内層パタ−ン部5と第二の内層パタ
−ン部6は、一定の間隔を設けて絶縁基板部2の内部に
積層形成された熱伝導用パタ−ンである。このため、第
一の内層パタ−ン部5と第二の内層パタ−ン部6は、電
気的に絶縁される。なお、第二の内層パタ−ン部6は、
絶縁基板部2の裏面のほぼ全面と対向するように形成さ
れる。また、第一の内層パタ−ン部5は、第二の内層パ
タ−ン部6の一部と対向するように形成される。
【0006】第一の外層パタ−ン部3は、バイアホ−ル
7Aを介して第一の内層パタ−ン部5と一体に接続され
る。また、第二の外層パタ−ン部4は、バイアホ−ル7
Bを介して第二の内層パタ−ン部6と一体に接続され
る。
【0007】次に、回路基板1を製造する工程の概略を
説明する。
【0008】例えば薄いプリント配線板用銅張積層板
(ガラス布基材エポキシ樹脂)の表裏面に積層された銅
箔をエッチング処理することにより、表面には第一の外
層パタ−ン部3を形成し、裏面には第一の内層パタ−ン
部5を形成した第一の絶縁基板(図示せず)を形成す
る。また、同様に、表面には第二の外層パタ−ン部4を
形成し、裏面には第二の内層パタ−ン部6を形成した第
二の絶縁基板(図示せず)を形成する。次に、第一の絶
縁基板の裏面と第二の絶縁基板の表面の間に絶縁性のプ
リプレグ(図示せず)を挟み、真空下で加熱加圧して積
層する。この後、第一の外層パタ−ン部3の電子部品を
実装する所定端子の近傍に第一の内層パタ−ン部5を露
出させる孔8Aを設け、孔8Aの内壁にメッキ処理を施
してバイアホ−ル7Aを形成する。また、同様に、第二
の内層パタ−ン部6の表面を露出させる孔8Bを設け、
孔8Bの内壁にメッキ処理を施してバイアホ−ル7Bを
形成する。
【0009】上述のように回路基板1を構成した結果、
第一の外層パタ−ン部3と第一の内層パタ−ン部5、お
よび第二の外層パタ−ン部4と第二の内層パタ−ン部6
は一体に接続され、両者は熱的に結合される。従って、
電子部品で発生した熱は第一の内層パタ−ン部5に伝導
した後、さらに絶縁基板部2を拡散して第二の内層パタ
−ン部6に伝導する。この結果、電子部品で発生した熱
は、第二の内層パタ−ン部6を介して回路基板1の内部
にほぼ均一に分散されると同時に、第二の内層パタ−ン
部6の熱は第二の外層パタ−ン部4に伝導して第二の外
層パタ−ン部4から空気中に効率良く放熱される。従っ
て、回路基板1の局所に熱がこもるといった現象が解消
し、電子回路は安定に動作し信頼性が高まる。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
た回路基板では、第一の内層パタ−ン部と第二の内層パ
タ−ン部の表面を対向させて積層するため、第一の内層
パタ−ン部と第二の内層パタ−ン部を別々に形成する必
要があった。また、第一の外層パタ−ン部と第一の内層
パタ−ン部、および第二の外層パタ−ン部と第二の内層
パタ−ン部を一体に接続するバイアホ−ルを別々に形成
する必要があった。このため、回路基板の製造工程が複
雑化し、製造コストが高くなるという問題があった。ま
た、第一の内層パタ−ン部と第二の内層パタ−ン部の電
位差によって両者の間には寄生容量が形成され、電子回
路の誤動作の要因となることがあった。さらに、回路基
板が多層基板の場合は、第一の内層パタ−ン部と第二の
内層パタ−ン部を対向させて積層するため、内層回路パ
タ−ンの高密度化の妨げとなる場合もあった。
【0011】そこで、本発明は、上記問題を解決した回
路基板を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明の回路基板は、上
述の目的を達成するため次のように構成される。すなわ
ち、第一に、絶縁基板部と、該絶縁基板部の表面に設け
られた電子部品を実装する外層パタ−ン部とを備えた回
路基板において、前記絶縁基板部の内部に形成された
縁に櫛歯状の突起パターンを有する第一の内層パタ−ン
部と、該第一の内層パタ−ン部と前記外層パタ−ン部と
を一体に接続するスル−ホ−ルと、前記第一の内層パタ
−ン部の外縁に近接してその内縁が配置形成され、前記
第一の内層パタ−ンと同一平面を形成する第二の内層パ
タ−ンとを備えたものである。第二に、絶縁基板部と、
該絶縁基板部の表面に設けられた電子部品を実装する外
層パタ−ン部とを備えた回路基板において、前記絶縁基
板部の内部に形成された渦巻き形状の第一の内層パタ−
ン部と、該第一の内層パタ−ン部と前記外層パタ−ン部
とを一体に接続するスル−ホ−ルと、前記第一の内層パ
タ−ン部の外縁に近接してその内縁が配置形成され、前
記第一の内層パタ−ンと同一平面を形成する第二の内層
パタ−ンとを備えたものである。第三に、絶縁基板部
と、該絶縁基板部の表面に設けられた電子部品を実装す
る外層パタ−ン部とを備えた回路基板において、前記絶
縁基板部の内部に形成されたつづら折れ形状の第一の内
層パタ−ン部と、該第一の内層パタ−ン部と前記外層パ
タ−ン部とを一体に接続するスル−ホ−ルと、前記第一
の内層パタ−ン部の外縁に近接してその内縁が配置形成
され、前記第一の内層パタ−ンと同一平面を形成する第
二の内層パタ−ンとを備えたものである。
【0013】第一乃至第三の発明において、電子部品か
ら発生した熱は、外層パタ−ン部からスル−ホ−ルを介
して、第一の内層パタ−ン部に伝えられ、端縁が近接配
置された第二の内層パタ−ン部に拡散される。また、第
一の内層パタ−ン部と第二の内層パタ−ン部は面として
対向することなく、端縁が一定間隔を介して対向するの
で両者間の寄生容量は小さく、ほとんど無視することが
できるとともに、両者は同一平面上に形成されるので回
路基板の厚みが薄くなる。
【0014】第四の発明において、第1乃至第3の発明
スル−ホ−ルの内部に熱伝導率の大きい物質を充填し
たものである。
【0015】外層パタ−ン部と第一の内層パタ−ン部
は、熱伝導率の大きい物質を充填しない場合に比べてよ
り強く熱的に結合される。
【0016】
【発明の実施の形態】図1(a)および(b)を用い
て、本発明に係る回路基板について説明する。回路基板
11は、絶縁基板部12と、絶縁基板部12の表裏面に
それぞれ設けられた第一の外層パタ−ン部13および第
二の外層パタ−ン部14と、絶縁基板部12の内部に設
けられた第一の内層パタ−ン部15および第二の内層パ
タ−ン部16と、第一の外層パタ−ン部13と、第二の
外層パタ−ン部14および第一の内層パタ−ン部15を
結合するスル−ホ−ル17とから構成される。
【0017】第一の外層パタ−ン部13と第二の外層パ
タ−ン部14は回路パタ−ンで、第一の外層パタ−ン部
13は所定端子(図示せず)を有し、この所定端子を介
して電子部品(図示せず)が実装される。所定端子の近
傍の第一の外層パタ−ン部13にはスル−ホ−ル17が
設けられ、スル−ホ−ル17を介して第一の外層パタ−
ン部13と第二の外層パタ−ン部14は一体に接続され
る。
【0018】第一の内層パタ−ン部15と第二の内層パ
タ−ン部16は、絶縁基板部12の内部の同一平面上に
形成された熱伝導用パタ−ンである。第一の内層パタ−
ン部15は、例えば四角形パタ−ン部15Aと、四角形
パタ−ン部15Aの四辺に設けられた櫛歯形状の突起パ
タ−ン部15Bとから構成される。この結果、第一の内
層パタ−ン部15の外縁長は、単に四角形とした場合に
比べて長く形成される。なお、第一の内層パタ−ン部1
5はスル−ホ−ル17と一体に接続される。この結果、
第一の内層パタ−ン部15は、スル−ホ−ル17を介し
て第一の外層パタ−ン部13および第二の外層パタ−ン
部14と一体に接続され、熱的に結合される。
【0019】第二の内層パタ−ン部16は、第一の内層
パタ−ン部15の外縁を囲む内縁を有し、絶縁基板部1
2の表面と平行に絶縁基板部12を上層部と下層部に二
分する如くに形成される。第一の内層パタ−ン部15の
外縁と第二の内層パタ−ン部16の内縁との間には一定
幅の間隙が設けられ、両者は電気的に絶縁される。ま
た、第一の内層パタ−ン部15の外縁長と第二の内層パ
タ−ン部16の内縁長は長く形成されているため、第一
の内層パタ−ン部15と第二の内層パタ−ン部16の熱
的結合度は高くなる。
【0020】次に、回路基板11を製造する工程の概略
を説明する。
【0021】例えば薄いプリント配線板用銅張積層板
(ガラス布基材エポキシ樹脂)の表裏面に積層された銅
箔をエッチング処理することにより、表面には第一の外
層パタ−ン部13を形成し、裏面には第一の内層パタ−
ン部15および第二の内層パタ−ン部16を形成した第
一の絶縁基板(図示せず)を形成する。また、同様に、
裏面に第二の外層パタ−ン部14を形成した第二の絶縁
基板(図示せず)を形成する。次に、第一の絶縁基板の
裏面と第二の絶縁基板の表面の間に絶縁性のプリプレグ
(図示せず)を挟み、真空下で加熱加圧して積層する。
この後、第一の外層パタ−ン部13の電子部品を実装す
る所定端子の近傍には貫通孔18が設けられ、貫通孔1
8の内壁にメッキ処理を施してスル−ホ−ル17が形成
される。この結果、第一の外層パタ−ン部13と、第二
の外層パタ−ン14および第一の内層パタ−ン部15
は、スル−ホ−ル17を介して一体に接続され、熱的に
結合される。
【0022】上述のように回路基板11を構成した結
果、第一の外層パタ−ン13の所定端子に実装された電
子部品で発生した熱は、第一の内層パタ−ン15および
第二の外層パタ−ン14に伝導する。第一の内層パタ−
ン15に伝導した熱は第二の内層パタ−ン16に伝導
し、絶縁基板部12の内部を拡散して回路基板11の内
部に分散する。また、同時に、第二の外層パタ−ン14
を介して、空気中に効率良く放熱される。
【0023】なお、第一の内層パタ−ン15は一つに限
られることなく、例えば複数の発熱の大きい電子部品を
実装するための所定端子のそれぞれに第一の内層パタ−
ン15を一体に接続しても良い。この場合、複数の第一
の内層パタ−ン15の外縁は離して配置され、相互に絶
縁される。また、第二の内層パタ−ン16は、複数の第
一の内層パタ−ン15の外縁を囲む内縁を有し、絶縁基
板部12の表面と平行に絶縁基板部12を上層部と下層
部に二分する如くに形成される。第一の内層パタ−ン1
5どうし、また第一の内層パタ−ン15と第二の内層パ
タ−ン16は電気的に絶縁されているため、所定端子の
電圧が異なる場合でも電気的短絡せずに、複数の電子部
品から発生する熱を効率良く逃がすことができる。ま
た、電子部品から発生する熱が少ない場合は、第二の外
層パタ−ン14を形成しなくとも良い。さらに、第二の
内層パタ−ン16を、電子機器のシャ−シ−に接続して
も良い。この場合は、熱容量が大きいシャ−シ−がヒ−
トシンクとなり、電子部品から発生する熱をさらに効率
良く逃がすことができる。さらにまた、回路基板11
は、内層回路パタ−ンを形成した多層基板でも良い。こ
の場合は、絶縁基板部12の内部に形成された電源パタ
−ンあるいはグランドパタ−ンを第二の内層パタ−ン1
6として使用することができる。
【0024】また、上述した実施例では、スル−ホ−ル
17の内部にはなにも充填しない場合を例示したが、金
属のような熱伝導性の大きい物質を充填しても良い。こ
の場合、電子部品で発生した熱は熱伝導性の大きい物質
を介して第二の外層パタ−ン14および第一の内層パタ
−ン15に伝わりやすくなるため、熱の逃げが良くな
る。なお、熱伝導性の大きい物質としては、一般的には
半田が用いられる。
【0025】また、第一の内層パタ−ン15と第二の内
層パタ−ン16は、上述した形状には限られない。すな
わち、第一の内層パタ−ン19は、図2に示すように、
所定幅の渦巻き形状としても良い。第二の内層パタ−ン
20は、第一の内層パタ−ン19との間に隙間を設け
て、第一の内層パタ−ン19の外縁を囲むように形成さ
れる。なお、第二の内層パタ−ン20の渦巻き形状部分
の幅は、スル−ホ−ル17側から次第に広くなるように
設計される。この結果、熱が伝導する方向に面積が広が
るため、熱伝導効率をより高めることができる。
【0026】さらに、第一の内層パタ−ン21は、図3
に示すように、所定幅のつづら折れ形状としても良い。
第二の内層パタ−ン22は、一定幅の隙間を設けて、第
一の内層パタ−ン21の外周を囲むように形成される。
【0027】
【発明の効果】本発明は上述のような構成であるから次
のような効果を有する。すなわち、電子部品で発生する
熱は、スル−ホ−ルおよび第一の内層パタ−ンを介し
て、第二の内層パタ−ンに伝導し、回路基板に均一に分
散される。また、第一の内層パタ−ンと第二の内層パタ
−ンは、表面を対向して配置形成しないため、両者の間
に発生する寄生容量は小さく、ほとんど無視することが
できる。これらの結果、電子回路の誤動作の要因が除去
され、回路基板の電気的信頼性が向上する。
【0028】また、第一の内層パタ−ンと第二の内層パ
タ−ンは、同一工程で同時に形成することができる。さ
らに、従来の回路基板のように二つのバイアホ−ルを形
成する必要がなく、一つのスル−ホ−ルで第一の外層パ
タ−ンと、第二の外層パタ−ンおよび第一の内層パタ−
ンを一体に接続できるので、低コストで回路基板を製造
することができる。
【図面の簡単な説明】
【図1】本発明に係る第一の回路基板で、図1(a)は
回路基板の断面図であり、図1(b)は第一の内層パタ
−ンと第二の内層パタ−ンが形成された層の平面図であ
る。
【図2】本発明に係る第二の回路基板で、第一の内層パ
タ−ンと第二の内層パタ−ンが形成された層の平面図で
ある。
【図3】本発明に係る第三の回路基板で、第一の内層パ
タ−ンと第二の内層パタ−ンが形成された層の平面図で
ある。
【図4】従来に係る回路基板で、回路基板の断面図であ
る。
【符号の説明】
11 回路基板 12 絶縁基板部 13 第一の外層パタ−ン部 14 第一の外層パタ−ン部 15 第一の内層パタ−ン部 16 第二の内層パタ−ン部 17 スル−ホ−ル 18 貫通孔

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板部と、該絶縁基板部の表面に設
    けられた電子部品を実装する外層パタ−ン部とを備えた
    回路基板において、前記絶縁基板部の内部に形成された
    周縁に櫛歯状の突起パターンを有する第一の内層パタ−
    ン部と、該第一の内層パタ−ン部と前記外層パタ−ン部
    とを一体に接続するスル−ホ−ルと、前記第一の内層パ
    タ−ン部の外縁に近接してその内縁が配置形成され、前
    記第一の内層パタ−ンと同一平面を形成する第二の内層
    パタ−ンとを有することを特徴とする回路基板。
  2. 【請求項2】 絶縁基板部と、該絶縁基板部の表面に設
    けられた電子部品を実装する外層パタ−ン部とを備えた
    回路基板において、前記絶縁基板部の内部に形成された
    渦巻き形状の第一の内層パタ−ン部と、該第一の内層パ
    タ−ン部と前記外層パタ−ン部とを一体に接続するスル
    −ホ−ルと、前記第一の内層パタ−ン部の外縁に近接し
    てその内縁が配置形成され、前記第一の内層パタ−ンと
    同一平面を形成する第二の内層パタ−ンとを有すること
    を特徴とする回路基板。
  3. 【請求項3】 絶縁基板部と、該絶縁基板部の表面に設
    けられた電子部品を実装する外層パタ−ン部とを備えた
    回路基板において、前記絶縁基板部の内部に形成された
    つづら折れ形状の第一の内層パタ−ン部と、該第一の内
    層パタ−ン部と前記外層パタ−ン部とを一体に接続する
    スル−ホ−ルと、前記第一の内層パタ−ン部の外縁に近
    接してその内縁が配置形成され、前記第一の内層パタ−
    ンと同一平面を形成する第二の内層パタ−ンとを有する
    ことを特徴とする回路基板。
  4. 【請求項4】 スル−ホ−ルの内部に熱伝導率の大きい
    物質を充填したことを特徴とする請求項1乃至3のいず
    れかに記載の回路基板。
JP21754396A 1996-08-19 1996-08-19 回路基板 Expired - Fee Related JP3244003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21754396A JP3244003B2 (ja) 1996-08-19 1996-08-19 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21754396A JP3244003B2 (ja) 1996-08-19 1996-08-19 回路基板

Publications (2)

Publication Number Publication Date
JPH1065287A JPH1065287A (ja) 1998-03-06
JP3244003B2 true JP3244003B2 (ja) 2002-01-07

Family

ID=16705911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21754396A Expired - Fee Related JP3244003B2 (ja) 1996-08-19 1996-08-19 回路基板

Country Status (1)

Country Link
JP (1) JP3244003B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175589A (ja) * 2013-03-12 2014-09-22 Denso Corp プリント配線基板および電子回路装置

Also Published As

Publication number Publication date
JPH1065287A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
US5991162A (en) High-frequency integrated circuit device and manufacture method thereof
JP3804861B2 (ja) 電気装置および配線基板
JPH07135376A (ja) 複合プリント回路板とその製造方法
US20020020916A1 (en) Semiconductor package and method for producing the same
TWI658761B (zh) 電路板及其製作方法
KR100734767B1 (ko) 땜납 벤트 홀을 사용한 회로 보드 조립체
JPWO2004068923A1 (ja) メタルコア多層プリント配線板
JP2005051088A (ja) 熱伝導部材付きプリント基板及びその製造方法
WO1998015980A1 (fr) Circuit integre hybride et de grande puissance
CN111031687A (zh) 制备散热电路板的方法
JP3244003B2 (ja) 回路基板
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
JP2000261152A (ja) プリント配線組立体
JP3055483B2 (ja) 混成集積回路
JP2007318048A (ja) 多層配線板及びその製造方法
JP2753766B2 (ja) 電子部品搭載用基板
CN112533349B (zh) 电路板及其制作方法
JPH0750489A (ja) 多層印刷配線板の製造方法
JPH065994A (ja) 多層プリント配線板
CN110785004A (zh) 一种嵌入均热板式多层线路板
JP2753767B2 (ja) 電子部品搭載用基板
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
CN112738994B (zh) 一种内嵌功率器件的印刷电路板
JP2809316B2 (ja) 電子部品搭載用基板
JP2784523B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees