KR20000015941A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000015941A
KR20000015941A KR1019980709497A KR19980709497A KR20000015941A KR 20000015941 A KR20000015941 A KR 20000015941A KR 1019980709497 A KR1019980709497 A KR 1019980709497A KR 19980709497 A KR19980709497 A KR 19980709497A KR 20000015941 A KR20000015941 A KR 20000015941A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package substrate
semiconductor device
insulating
fixed
Prior art date
Application number
KR1019980709497A
Other languages
English (en)
Inventor
젠조 오다
다다시 고미야마
도시노리 나카야마
오사무 오모리
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20000015941A publication Critical patent/KR20000015941A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩과 기판과의 접착력을 향상할 수 있는 반도체 장치이다. 이 반도체 장치(60)는, 반도체 칩(18)과, 접착층(62)을 통해 반도체 칩(18)과 고착되어 지지되는 다이 패드(16)(금속부)와, 다이 패드(16) 및 반도체 칩(18)을 밀폐하는 밀폐 수지(24)를 구비하고, 접착층(62)은, 복수의 도전성 접착 영역(66)과 복수의 절연성 접착 영역(64)이 혼재한다.

Description

반도체 장치 및 그 제조 방법
종래의 반도체 장치는 일반적으로 프린트 기판(기판)에 반도체 칩이 접착제로서 접착되고, 기판에 형성된 회로 패턴과 반도체 칩의 전극이 와이어 본딩되어, 반도체 칩이 에폭시(epoxy)등의 열경화 수지에 의해 밀폐된 구조를 하고 있다.
그리고, 반도체 칩의 뒷면을 그라운드(ground) 전위로서 이용한다던가, 반도체 칩에서 발생하는 열의 효율적인 방산을 도모하기 위해 도전성 및 열전도성이 좋은 구리를 박 상태로 사용한 다이 패드에 반도체 칩을 고착한 반도체 장치가 있다.
그러나, 이와 같은 반도체 장치는 접착제로서 에폭시 수지에 은의 미세 분말을 첨가제(filler)로서 첨가한 도전 페이스트(paste)를 사용하고 있으므로, 절연 페이스트에 비교하여 접착력이 저하되어 있다. 따라서, 충분한 접착력을 얻을 수 없어서 반도체 칩이 다이 패드에서 박리될 우려가 있었다.
또한, 근년은 반도체 장치의 고속화, 고밀도화에 따른 반도체 칩의 발열량의 증대에 따라서, 보다 열방산성을 향상하기 위해 반도체 칩을 고착하는 패키지(package)의 기판을 동판으로 형성한 반도체 장치가 개발되어 있다.
이와 같은 반도체 장치에 의하면, 반도체 칩을 동판에 직접 접착하고 있기 때문에, 전자 장치의 프린트 기판을 리플로(reflow)할 때, 반도체 칩과 동판과의 열 팽창 계수의 상이에 의해, 반도체 칩이 박리되는 일이 있다. 즉, 반도체 칩을 구성하고 있는 규소(실리콘)의 선팽창율은 약 2.4X10-6/deg 이고 구리의 선팽창율은 약 1.7X10-5/deg이므로 양쪽에 1단위의 차이가 있으므로, 리플로할 때의 고온에 의해 반도체 칩과 동판과의 사이에 현저한 열변형(열팽창) 차이를 발생하고, 접착제에 큰 열응력이 작용하여 반도체 칩(18)이 박리한다.
이와 같이, 종래의 반도체 장치에서는 반도체 칩과 기판의 접착성에 있어서 문제가 있었다.
본 발명은 상기 종래 기술의 결점을 해소하기 위해 이루어진 것이고, 반도체 칩과 기판과의 접착력을 향상시킬 수 있는 반도체 장치와 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 제 1 실시 형태에 관련되는 반도체 장치의 단면도.
도 2는 제 1 실시 형태에 있어서의 절연성 접착 영역과 도전성 접착 영역을 형성하는 절연 페이스트와 도전 페이스트와의 배치 상태를 나타내는 평면도.
도 3은 제 1 실시 형태에 관련되는 반도체 장치의 제조 방법에 있어서의 절연 페이스트와 도전 페이스트와의 배치 방법을 설명하는 도면.
도 4는 제 1 실시 형태에 관련되는 반도체 장치의 변형예를 나타내는 단면도.
도 5는 변형예에 있어서의 절연 페이스트와 도전 페이스트와의 배치 상태를 나타내는 평면도.
도 6은 본 발명의 제 2 실시 형태에 관련되는 반도체 장치의 단면도.
도 7은 제 3 실시 형태에 관련되는 반도체 장치의 단면도.
도 8a 및 8b는 제 4 실시 형태에 관련되는 반도체 장치를 도시하는 도면.
도 9a 및 9b는 제 5 실시 형태에 관련되는 반도체 장치를 도시하는 도면.
도 10은 제 6 실시 형태에 관련되는 반도체 장치를 도시하는 도면.
도 11은 제 7 실시 형태에 관련되는 반도체 장치를 도시하는 도면.
도 12는 본 발명을 적용한 반도체 장치를 실장한 회로 기판을 도시하는 도면.
도 13은 본 발명을 적용한 반도체 장치를 실장한 회로 기판을 구비하는 전자 기기를 도시하는 도면.
<발명의 개시>
(1) 본 발명에 관련되는 반도체 장치는, 반도체 칩과, 접착층을 통해 상기 반도체 칩이 고착되어 지지되는 금속부와, 상기 금속부 및 반도체 칩을 밀폐하는 수지를 구비하고, 상기 접착층은 복수의 도전성 접착 영역과 복수의 절연성 접착 영역이 혼재한다.
도전성 접착 영역과 상기 절연성 접착 영역과는 도전성 접착제와 절연성 접착제를 교대로, 또한 매트릭스(matrix)상으로 배치하는 것으로 용이하게 형성할 수 있다. 그리고 도전성 접착 영역과 절연성 접착 영역과의 비는 거의 1대 1로 하여도 된다.
본 발명에 관련되는 반도체 장치에 의하면, 복수의 도전성 접착 영역과 복수의 절연성 접착 영역을 혼재시키는 것으로서 절연성 접착 영역에 의해 반도체 칩을 금속부에 견고하게 고정할 수 있으면서, 도전성 접착 영역이 반도체 칩과 금속부와의 사이에 전기적 도전을 확보한다. 더욱이 도전성 접착제는 은 등의 전도성이 우수한 금속을 첨가제로서 포함하고 있으므로, 반도체 칩에 발생한 열을 도전성 접착 영역을 통해 금속부에 신속하게 전달할 수 있으므로, 우수한 열방산성을 확보할 수 있다. 그리고 도전성 접착제와 절연성 접착제를 교대로, 또한 매트릭스상으로 배치하여 도전성 접착 영역과 절연성 접착 영역을 형성하면, 반도체 칩 전체에 균등한 열의 방산을 도모할 수 있음과 있으면서도, 전체적으로 균일한 강한 접착력을 확보할 수 있으며, 반도체 칩의 일부가 금속부에서 박리되는 등의 사고를 막을 수 있다. 또한 도전성 접착 영역과 절연성 접착 영역과의 비를 거의 1대 1로 하면 큰 접착력을 얻을 수 있으면서 충분한 전기적 도전, 전열성을 확보할 수 있다.
(2) 본 발명에 관련되는 반도체 장치는, 반도체 칩과, 상기 반도체 칩이 고착된 패키지 기판을 구비하고, 상기 패키지 기판은 금속판으로 구성되고, 상기 반도체 칩은 열응력 완화층을 통해 상기 금속판에 고착된다. 열응력 완화층은, 표면에 배선 패턴이 형성되는 절연막 또는 솔더 레지스트(solder resist)막 등의 수지여도 된다. 그리고 금속판은 도전성, 열전달성이 우수한 인탈산동의 JIS에 규정된 C1220-(1/2)H 또는 C1220-H를 사용하여도 된다.
본 발명에 관련되는 반도체 장치에 의하면, 반도체 칩을 열응력 완화층을 통해 패키지 기판인 금속판에 접착한 것으로서, 반도체 칩과 금속판과의 열 팽창률의 상이에 기초하여 접착층에 작용하는 열응력이 열응력 완화층에 의해 흡수, 완화되기 때문에 접착층이 파괴되어 반도체 칩이 금속판에서 박리하는 것을 막을 수 있다. 또한 금속판으로서 인탈산동의 보다 강성이 큰 JIS에 규정된 C1220-(1/2)H 또는 C1220-H를 사용한 것으로서 종래에 비교하여 금속판(동판)을 얇게 할 수 있으므로 반도체 장치의 박형화를 도모할 수 있다.
(3) 본 발명에 관련되는 반도체 장치는 반도체 칩과 상기 반도체 칩이 고착되는 금속제의 패키지 기판과, 상기 반도체 칩과 상기 패키지 기판과의 사이에 형성되는 절연막을 구비하고, 상기 패키지 기판 및 상기 절연막에는 상기 반도체 칩과의 고착 영역내의 일부에 적어도 하나의 구멍이 형성된다. 상기 구멍은 개구된 가장자리가 상기 반도체 칩의 외주 가장자리에만 고착되는 크기로 형성되고, 상기 구멍의 안쪽에 상기 구멍의 개구된 가장자리와 비접촉 상태로 방열체가 상기 반도체 칩에 고착되어도 된다. 또한 상기 패키지 기판은 상기 방열체보다 열팽창률이 낮고 상기 방열체는 상기 패키지 기판보다 열전도성이 높아도 된다. 예를 들면 상기 패키지 기판은 철로 형성되고, 상기 방열체는 동으로 형성되어도 된다.
본 발명에 관련되는 반도체 장치에 의하면, 패키지 기판 및 절연체에 구멍이 형성되어 있으므로, 반도체 칩과의 고착 면적이 작아진다. 이에 의해 패키지 기판과 반도체 칩과의 열팽창률의 차이에 기인하는 응력이 반도체 칩에 전달되기 어렵게 된다. 그리고, 반도체 칩의 박리 또는 크랙(crack)을 방지할 수 있다.
이 구멍을 크게 하여 패키지 기판이 반도체 칩의 외주 가장자리에만 고착된 구성으로 하면 보다 효과적이다. 이 경우 구멍의 내측에 방열체를 고착하여도, 방열체가 반도체 칩보다 작으므로 큰 응력이 생기지 않는다. 일반적으로, 열전도성이 높은 재료는 열팽창률도 높으나, 구멍의 안쪽에 고착된 방열체는 임의의 재료로 구성할 수 있다. 특히, 패키지 기판을 방열체보다 열팽창률이 낮은 재료로 구성하고, 방열체를 패키지 기판보다 열전도성이 높은 재료로 구성하면, 응력이 작고 방열성이 높은 구성을 얻을 수 있다. 구체적으로는 패키지 기판은 철로 형성되고, 방열체는 동으로 형성되는 구성을 예를 들 수 있다.
(4) 본 발명에 관련되는 반도체 장치는, 반도체 칩과, 상기 반도체 칩이 고착되는 금속제 패키지 기판과, 상기 반도체 칩을 밀폐하는 밀폐부를 구비하고, 상기 반도체 칩은 상기 밀폐부와 같은 재료를 통해 상기 패키지 기판에 고착된다.
본 발명에 관련되는 반도체 장치에 의하면, 패키지 기판과 반도체 칩을 고착하는 부재가 반도체 칩을 밀폐하는 밀폐부와 같은 재료로 구성되어 있다. 즉, 반도체 칩이 패키지 기판과의 고착면을 포함하여 밀폐부를 구성하는 재료로 덮어져 있다. 이렇게 하는 것으로 패키지 기판으로부터의 응력이 밀폐부를 구성하는 부재에도 분산되므로, 반도체 칩에 가해지는 응력이 완화되고, 그 박리나 크랙을 방지할 수 있다.
(5) 본 발명에 관련되는 반도체 장치는, 반도체 칩과, 상기 반도체 칩에 고착되는 금속제의 제 1 패키지 기판과, 개구부를 구비하는 금속제의 제 2 패키지 기판을 구비하고, 상기 반도체 칩은 상기 제 2 패키지 기판의 상기 개구부내에 위치하고, 상기 제 2 패키지 기판은 상기 제 1 패키지 기판보다 열 전도성이 높고, 상기 제 1 패키지 기판은 상기 제 2 패키지 기판보다 열팽창률이 낮고, 열전도성의 접착부재를 통해서 상기 제 2 패키지 기판의 상기 개구부의 가장자리에 고착된다. 예를 들면 상기 제 1 패키지 기판은 철로 형성되고, 상기 제 2 패키지 기판은 동으로 형성되어도 된다.
본 발명에 관련되는 반도체 장치에 의하면 반도체 칩이 고착되는 제 1 패키지 기판은, 제 2 패키지 기판보다 열팽창성이 낮으므로, 반도체 칩에 가해지는 응력이 작아진다. 그리고 방열성에 대해서는 제 1 패키지 기판보다 열전도성이 높은 제 2 패키지 기판에 의해 도모할 수 있다. 이와 같은 구성은 제 1 패키지 기판을 철로 형성하고, 상기 제 2 패키지 기판을 구리로 형성하는 것으로 얻을 수 있다.
(6) 본 발명에 관련되는 반도체 장치의 제조 방법은 반도체 칩을 접착제에 의해 금속부에 고착하는 공정을 포함하고,
상기 공정에 있어서 복수의 노즐에서 상기 금속부에 도전성 접착제와 절연성 접착제를 동시에 분출하고, 이들 접착제에 상기 반도체 칩을 밀착시켜 상기 각각의 접착제를 경화시킨다. 도전성 접착제를 분출하는 노즐과 절연성 접착제를 분출하는 노즐과는 교대로, 또한 매트릭스상으로 배치하여도 된다.
본 발명에 관련되는 반도체 장치의 제조 방법에 있어서는 복수의 노즐을 이용하여 복수의 도전성 접착 영역과 복수의 절연성 접착 영역을 형성하는 도전성 접착제와 절연성 접착제를 동시에 금속부에 배치할 수 있기 때문에 도전성 접착 영역과 절연성 접착 영역과를 혼재시켰다고 하여도, 이들을 한 공정으로 형성할 수 있으므로 비용의 저감을 도모할 수 있다.
<발명을 실시하기 위한 최상의 형태>
본 발명에 관련되는 반도체 장치 및 그 제조 방법의 적합한 실시 형태를 첨부 도면에 따라서 상세하게 설명한다.
<제 1 실시 형태>
도 1은 본 발명의 제 1 실시 형태에 관련되는 반도체 장치의 단면도이고, 도 2는 접착제의 도포 상태를 나타내는 평면도이다.
반도체 장치(60)는 전원, 그라운드 및 신호의 입출력을 하는 단자가 솔더 볼(solder ball)로서 형성되어 있고, 이 솔더 볼(12)이 매트릭스상으로 배열된, 소위 볼 그리드 어레이(BGA)(ball grid array)형의 것이다.
이 반도체 장치(60)는, 프린트 기판(14)의 상면 중앙부에 동박으로 형성된 다이 패드(16)를 구비한다. 그리고 다이 패드(16)의 상부에는 반도체 칩(18)이 배치되어 있다.
프린트 기판(14)의 상하면에는 동박으로 된 도시하지 않은 회로 패턴이 형성되어 있고, 반도체 칩(18)의 전극(패드)부와, 프린트 기판(14) 상면의 회로 패턴이 금선(22)에 의해 전기적으로 접속되어 있다. 또한, 반도체 칩(18)은, 프린트 기판(14)에 와이어 본딩된 후, 에폭시 수지 등의 밀폐 수지(24)에 의해 밀폐된다. 그리고 프린트 기판(14)의 하면의 회로 패턴에는 단자가 되는 솔더 볼(12)이 접속되어 있다.
반도체 칩(18)은 접착층(62)을 통해 다이 패드(18)에 접착되어 있다. 접착면(62)은 절연성 접착 영역(64)과 도전성 접착 영역(66)으로 구성된다. 이들 절연성 접착 영역(64)과 도전성 접착 영역(66)과는 도 2에 나타낸 바와 같이 절연성 접착제인 절연 페이스트(68)와 도전성 접착제인 도전 페이스트(70)를 교대로 배치하여 형성된다. 절연 페이스트(68)는 예를 들면 에폭시 수지 등의 절연성 수지로 구성되고, 도전 페이스트(70)는 에폭시 수지 등의 절연성 수지(72)에 전기 전도성, 열전도성이 우수한 은 등의 금속 미세 분말을 첨가제(72)로서 혼입시킨 것으로 구성되어 있다. 그리고 4개의 절연 페이스트(68)와 5개의 도전 페이스트(70)와는 다이 패드(16)상에 교대로 또한, 매트릭스상으로 배치되어 있다.
이와 같이 구성한 반도체 장치(60)는 다음과 같이 하여 형성된다. 먼저, 소정의 회로 패턴이 설치된 프린트 기판(14)의 상면에, 동박으로 된 다이 패드(16)를 증착 또는 도금 등에 의해 형성한다. 다음으로 다이 패드(16) 상면에 소정량의 절연 페이스트(68)와 전도 페이스트(70)를 교대로, 또한 매트릭스상으로 배치한다. 이 절연 페이스트(68)와 도전 페이스트(70)와의 매트릭스는 다음과 같이 하여 형성할 수 있다.
도 3에 나타낸 바와 같이 절연 페이스트(68)를 넣은 절연 페이스트 주입기(76)에 공급관(78)을 통해 매니포울드(80)(manifold)를 접속한다. 그리고 매니포울드(80)의 분출측을 복수의 분기관(82)을 통해 노즐 홀더(84)에 유지시킨 노즐(86a)에 접속한다. 동일하게, 도전 페이스트(70)를 넣은 도전 페이스트 주입기(88)에 공급관(90)을 통해 매니포울드(92)를 접속함과 함께, 매니포울드(92)와 노즐(86b)을 분기관(94)에 의해 접속한다. 노즐(86a)과 노즐(86b)은 소정의 간격을 갖고 교대로 또한 매트릭스상으로 배치되어 있다. 그리고, 도 3의 화살표(96, 98)로 나타낸 바와 같이, 예를 들면 압축 공기를 주입기(76, 88)에 동시에 공급하고, 노즐(86a, 86b)에서 절연 페이스트(68)와 도전 페이스트(70)를 동시에 다이 패드(16)상에 분출한다.
이와 같이 하여 절연 페이스트(68)와 도전 페이스트(70)를 다이 패드(16)에 매트릭스상으로 배치한 후, 도 2의 2점 쇄선에 나타낸 바와 같이 페이스트(68, 70) 상에 반도체 칩(18)을 탑재하여 각각의 페이스트(68, 70)를 막상으로 넓혀, 가열하여 페이스트(68, 70)를 경화시켜 절연성 접착 영역(64)과 도전성 접착 영역(66)으로 된 접착층(62)을 형성하고, 반도체 칩(18)을 다이 패드(16)에 접착한다. 그후, 반도체 칩(18)의 전극(패드)부를 프린트 기판(14)의 상면의 회로 패턴에 금선(22)에 의한 와이어 본딩을 한다. 그리고 반도체 칩(18)을 밀폐 수지(24)에 의해 밀폐하고, 또한 프린트 기판 하면의 회로 패턴에 솔더 볼(12)을 장착한다.
이와 같이 제 1 실시 형태에 관련되는 반도체 장치(60)는 반도체 칩(18)을 다이 패드(16)에 고착하고 있는 접착층(62)이 절연성 접착 영역(64)과 도전성 접착 영역(66)으로 구성되어 있으므로, 첨가제를 포함하지 않는 절연성 접착 영역(64)이 반도체 칩(18)을 다이 패드(16)에 강력하게 접착하고, 반도체 칩(18)이 다이 패드(16)에서 박리하는 사고를 방지한다. 더욱이 도전성 접착 영역(66)이 반도체 칩(18)과 다이 패드(16)와의 사이의 전기적 전도를 확보함과 함께, 반도체 칩(18)에 발생하는 열을 다이 패드(16)에 신속하게 전달하므로, 양호한 전열성을 갖고, 열방산에 우수한 반도체 장치(60)를 얻을 수 있다. 또한 절연성 접착 영역(64)을 형성하는 절연 페이스트(68)와, 도전성 접착 영역(66)을 형성하는 도전 페이스트(70)를 교대로, 또한 매트릭스상으로 배치한 것에 의해, 반도체 칩(18)의 전체에 균일하고 강한 접착력을 얻을 수 있음과 함께, 반도체 칩(18)의 열방산도 균일하게 할 수 있으므로 반도체 칩(18)의 동작에 지장을 초래하는 일이 없다.
도 4는 제 1 실시 형태의 변형예를 나타낸 단면도이고, 도 5는 그 절연 페이스트와 도전 페이스트와의 배치 상태를 나타내는 평면도이다. 이 변형예에 있어서는, 도 5에 나타낸 바와 같이 반도체 칩(18)이 직사각형상으로 형성되어 있다. 또한 절연성 접착 영역(64)을 형성하는 절연 페이스트(68)와, 도전성 접착 영역(66)을 형성하는 도전 페이스트(70)는 보다 작게되어 배치수가 많아져 있으며, 같은 수의 절연 페이스트(68), 도전 페이스트(70)가 교대로 또한 매트릭스상으로 배치되어 있다. 따라서 도 4에 나타낸 접착층(62)을 형성하고 있는 절연성 접착 영역(64)과 도전성 접착 영역(66)은 그 수량이 동일 수량임과 함께, 그 비가 거의 1대 1로 되어 있다. 이와 같이 절연성 접착 영역(64)과 도전성 접착 영역(66)을 작게 그리고 그 수량을 많게 하는 것으로서, 반도체 칩(18)이 좁은 영역에 있어서의 접착성, 전기 전도성, 열전도성의 균일성을 향상할 수 있다.
또한, 상기 실시 형태에 있어서는, 절연 페이스트(68)와 도전 페이스트(70)를 동시에 분출하여 배치하는 경우에 대해 설명하였으나, 어느 쪽이나 한쪽을 형성하고, 어느 쪽이나 다른 쪽을 나중에 형성하여도 된다. 또한 상기 실시 형태에 있어서는 절연 페이스트(68)와 도전 페이스트(70)를 노즐(86)에서 분출하여 매트릭스상으로 배치하는 경우에 대해 설명하였으나 전사 플레이트(plate) 면에 페이스트를 얇게 도포하고, 이 도포한 페이스트를 전사침의 선단에 부착시켜 다이 패드(16)에 전사 도포하도록 하여도 된다. 또한 상기 실시 형태에 있어서는, 반도체 칩(18)을 장착하는 기판이 프린트 기판(14)인 경우에 대해 설명하였으나, 반도체 칩(18)을 장착(접착)하는 기판은, 도 6에 나타낸 바와 같이 동판 등의 금속판이어도 된다. 그리고 도 2에 있어서는 4개의 절연 페이스트(68)와 5개의 도전성 페이스트(70)를 교대로 배치한 경우에 대해 설명하였으나 2개의 절연 페이스트와 2개의 도전 페이스트를 교대로 배치하여도 된다. 또한, 상기 실시 형태에 있어서는 절연성 접착 영역(64)과 도전성 접착 영역(66)과의 비가 거의 1대 1인 경우에 대해 설명하였으나, 예를 들면 도전성, 방열성을 확보하고 싶은 경우에는, 도전성 접착 영역(66)을 60 내지 70%, 절연성 접착 영역(64)을 40 내지 30% 등과 같이 조정하여도 된다.
<제 2 실시 형태>
도 6은 제 2 실시 형태에 관련되는 반도체 장치의 단면도이다. 이 실시 형태에 관련되는 반도체 장치(100)는 반도체 칩(18)을 장착하는 패키지 기판이 동판(42)에 의해 구성되어 있다. 이 동판(42)은 인탈산동의 JIS에 규정되어 있는 C1220-(1/2)H 또는, C1220-H로 구성되어 있다. 그리고 동판(42)의 -측(도 6의 하측) 전면에는 그 하측에 회로 패턴(46)이 형성 가능토록 동판(42)과 절연 상태를 유지하기 위한 폴리이미드(polyimide) 등으로 된 절연막(44)이 설치되어 있다. 또한 동판(42)의 중앙부에는 프레스에 의한 드로잉(drawing) 가공에 의해 형성된 반도체 칩(18)을 배치하기 위한 수납 요(凹)부(102)가 설치되어 있다. 또한 수납 요부(102)의 바닥 면에 설치된 절연막(44)은 열응력 완화부(104)(열응력 완화층)로 되어 있어, 이 열응력 완화부(104)에 반도체 칩(18)이 접착제층(106)에 의해 고착되어 있다.
이와 같이 구성한 반도체 장치(100)는 열응력 완화부(104)가 솔더 볼(12)의 리플로 시에, 실리콘으로 된 반도체 칩(18)과 동판(42)과 열 팽창률의 상이에 기초하는 접착제층(106)에 작용하는 열응력을 흡수, 완화하기 때문에, 접착제층(106)이 파괴되어 반도체 칩(18)이 박리하는 등의 사고를 방지할 수 있다. 또한 수납 요부(102)에 대응한 부분의 절연막을 제거할 필요가 없으므로 공정수의 삭감을 도모할 수 있다. 그리고 본 실시 형태에 있어서는, 동판(42)으로서 JIS에 규정된 C1220-(1/2)H 또는 C1220-H를 사용한 것으로 인해 동판(42)의 두께를 종래보다 얇게 할 수 있고, 반도체 장치(100)의 박형화를 도모할 수 있다.
즉, C1220-(1/2)H는 종래 사용되었던 C1220-(1/4)H에 비교하여 보다 강성이 높으므로, 취급중에 있어서의 동판(42)의 변형을 피하기 위해, 종래는 0.4㎜이상의 두께의 동판(42)을 사용하고 있던 것에 대해, 이 실시 형태에 관련되는 반도체 장치(100)에 있어서는 동판(42)의 두께를 0.3㎜로 할 수 있고, 반도체 장치(100)의 박형화를 도모할 수 있다. 그리고, 동판(42)의 강성이 커져서 변형하기 어려우므로, 다수의 솔더 볼(12)의 높이의 균일성, 소위 동일 평면성(coplanarity)을 용이하게 확보할 수 있다. 또한 동판(42)으로서 보다 강성이 큰 C1220-H를 이용하면, 동판(42)의 두께를 0.2㎜로 할 수 있고, 반도체 장치(100)의 박형화를 더욱더 도모할 수 있다.
또한, 반도체 장치(100)에 있어서, 반도체 칩(18)은, 금선(22)을 통해 절연막(44)의 표면에 형성한 회로 패턴(46)에 접속하고 있다. 또한, 회로 패턴(46)에는 그 표면을 보호하기 위한 솔더 레지스트층(54)이 설치되어 있다. 또한, 수납 요부(102)의 주위의 솔더 레지스트층(54)에는 댐(56)이 돌출 형성되어 있어서, 반도체 칩(18)을 밀폐하는 액상의 밀폐 수지(57)를 수납 요부(102)에 충전할 때, 밀폐 수지(57)가 주위에 유출하는 것을 방지하고 있다. 이 밀폐 수지(57)는 열 경화되는 것에 의해 반도체 칩(18)을 밀폐한다. 그리고 회로 패턴(46)의 적당한 부분에는 외부 전극으로 되는 솔더 볼(12)이 용착되어 있다.
이와 같이 구성한 반도체 장치(100)의 제조 방법은, 동판(42)의 -측(도 6의 하측) 전면에 절연막(44)을 형성하고, 그 표면에 동박을 증착 등에 의해 성막한 후, 동박을 에칭하여 소정의 회로 패턴(46)을 형성한다. 그리고 회로 패턴(46)의 표면에 솔더 레지스트를 도포하여 경화시킨 후, 에칭에 의해 회로 패턴(46)의 소정 부분을 노출시킨다. 이 때 수납 요부(102)에 대응한 부분의 절연막(44)을 제거한다. 그 후, 프레스에 의한 드로잉 가공을 하여 수납 요부(102)를 형성하고, 이 수납 요부(102)에 반도체 칩(18)을 접착제층(106)에 의해 접착 고정한다. 또한 반도체 칩(18)의 전극(패드)부(52)를 회로 패턴(46)에 와이어 본딩하고, 밀폐 수지(57)에 의해 반도체 칩(18)을 밀폐한 후, 회로 패턴(18)에 솔더 볼(12)을 용착한다. 이 반도체 칩(18)을 고착하는 기판이 동판(42)에 의해 구성되어 있는 반도체 장치(100)는 반도체 칩(18)의 방열성을 대폭으로 향상시킬 수 있고, 발열량이 큰 반도체 칩(18)이여도 소정의 동작을 안정하게 행하게 할 수 있다.
<제 3 실시 형태>
도 7은 제 3 실시 형태에 관련되는 반도체 장치의 단면도이고, 열응력 완화층을 솔더 레지스트막으로 한 것이다. 이 실시 형태에 있어서 동판(42)에 형성한 수납 요부(102)의 부분의 절연막(44)이 제거되어 있다. 그리고 수납 요부(102)의 바닥 면에는, 열응력 완화층으로서 솔더 레지스트막(112)이 설치되어 있고, 이 솔더 레지스트막(112)에 접착제층(106)을 통해서 반도체 칩(18)이 고착되어 있다. 이와 같이 구성한 반도체 장치(110)는 다음과 같이 하여 얻을 수 있다. 먼저 동판(42)의 한쪽 전면에 폴리이미드 등의 절연성 수지를 같은 두께로 도포하고 경화시켜 절연막(44)을 형성한다. 그후, 절연막(44)의 표면에 증착이나 도금 등에 의해 동박층을 설치하고, 이 동박층을 에칭하여 소정의 회로 패턴(46)을 형성한다. 이때, 수납 요부(102)에 대응한 부분의 절연막(44)을 에칭 또는 절단에 의해 제거한다. 다음은 회로 패턴(46) 및 동판(42)의 수납 요부(102)와 대응한 부분에 솔더 레지스트를 도포하여 경화시켜, 에칭에 의해 소정의 부분을 제거하여 회로 패턴(46)의 필요 부분을 노출시킴과 함께, 열응력 완화층을 구성하는 솔더 레지스트막(112)을 형성한다. 그리고, 노출시킨 회로 패턴(46)에 니켈 도금과 금 도금을 한 후, 프레스 가공에 의해 수납 요부(102)를 형성한다.
그후, 반도체 칩(18)을 솔더 레지스트막(112)에 접착제층(106)에 의해 접착 고정하고, 반도체 칩(18)의 전극(패드)부(52)를 회로 패턴(46)에 와이어 본딩한다. 또한, 수납 요부(102)의 주위의 솔더 레지스트층(54)에 댐(56)을 형성하고, 수납 요부(102)에 액상의 밀폐 수지(57)를 충전하여 경화시켜서 반도체 칩(18)을 밀폐한다. 그후, 미리 소정의 크기로 형성해둔 솔더 볼(12)을 진공 흡착 등에 의해 피킹(picking)하고, 솔더 볼(12)의 선단에 플럭스(flux)를 부착시켜 회로 패턴(46)의 소정 위치에 배치하여 리플로 로에 넣어서 솔더 볼(12)을 회로 패턴(46)에 용착한다.
<제 4 실시 형태>
도 8a는 제 4 실시 형태에 관련되는 반도체 장치를 나타내는 사시도이고, 도 8b는 그 단면도이다. 이 반도체 장치(200)는, 구리로 된 패키지 기판(202) 및 절연막(204)의 각각에 복수의 구멍(202a, 204a)이 형성되어 있는 것을 특징으로 한다.
자세하게는 패키지 기판(202)에 형성된 수납 요부(206)에 있어서의 반도체 칩(208)과의 고착면에 복수의 구멍(202a)이 형성되어 있다. 또한 각각의 구멍(202a)에 연속되어 통과되도록 절연막(204)의 구멍(204a)이 형성되어 있다.
이 구성에 의하면, 구멍(202a, 204a)이 형성되어 있는 것으로, 반도체 칩(208)과 수납 요부(206)의 접속 면적이 작아진다. 이에 의해, 패키지 기판(202)과 반도체 칩(208)과의 열 팽창률의 차이에 기인하는 응력이 반도체 칩(208)에 전달되기 힘들게 된다. 그리고 반도체 칩(208)의 박리 또는 크랙을 방지할 수 있다.
<제 5 실시 형태>
도 9a는 제 5 실시 형태에 관련되는 반도체 장치를 나타내는 사시도이고, 도 9b는 그 단면도이다. 이 반도체 장치(21)에서는 패키지 기판(212) 및 절연막(204)의 각각에 구멍(212a, 214a)이 형성되어 있다. 자세하게는 패키지 기판(212)에 형성된 수납 요부(216)에 있어서의 반도체 칩(218)과의 고착면에 구멍(212a)이 형성되어 있다. 또한 각각의 구멍(212a)과 연속되어 통과되도록 절연막(214)의 구멍(214a)이 형성되어 있다.
구멍(212a, 214)은, 반도체 칩(218)에 있어서의 수납 요부(216)와의 고착면보다 다소 작은 크기로 형성되어 있다. 따라서, 구멍(212a)을 형성하는 패키지 기판(212)의 가장자리와, 반도체 칩(218)의 외주 가장자리가 절연막(214)을 통해 고착되어 있다. 이에 의해, 패키지(212)와 반도체 칩(218)과의 열 팽창률의 차이에 기인하는 응력이 한층 더 반도체 칩(218)에 전달되기 힘들게 된다. 또한 패키지 기판(212)을 구리보다 열 팽창률이 적은 철로 형성하면, 반도체 칩(218)에 가해지는 응력을 한층 적게 할 수 있다.
또한, 구멍(212a, 214a)에서 노출되는 반도체 칩(218)의 면에 동으로 된 방열판(219)이 고착되어 있다. 이렇게 하는 것으로, 반도체 칩(218)의 열을 방산하기 쉽게 된다. 이 경우, 구멍(212a)의 내부에 방열판(219)을 고착하여도, 방열판(219)이 반도체 칩(218)보다 작으므로 큰 응력이 발생하지 않는다. 따라서 열 전도성이 높은 구리를 방열판(219)으로서 사용하여도 반도체 칩(218)에 응력을 가하는 것은 적다.
<제 6 실시 형태>
도 10은 제 6 실시 형태에 관련되는 반도체 장치를 나타내는 단면도이다. 이 반도체 장치(220)에서는 패키지 기판(222)과 반도체 칩(228)과를 고착하는 접착층(226)이 반도체 칩(228)을 밀폐하는 밀폐부(229)와 같은 재료(수지)로 구성되어 있다. 이 재료로서는 반도체 칩의 밀폐용으로 사용되어온 수지를 이용할 수 있다. 또한 패키지 기판(222)에는 절연막(224)이 형성되어 있다.
즉, 반도체 칩(228)이, 패키지 기판(222)과의 고착면을 포함하여 밀폐부(229)를 구성하는 재료로 덮어져 있다. 이렇게 하는 것으로 패키지 기판(222)에서의 응력이 밀폐부(229)를 구성하는 수지에도 분산되므로 반도체 칩(228)에 가해지는 응력이 완화되어 그 박리나 크랙이 예방된다.
<제 7 실시 형태>
도 11은 제 7 실시 형태에 관련되는 반도체 장치를 나타내는 단면도이다. 이 반도체 장치(230)는 반도체 칩(232)과 반도체 칩(232)에 고착되는 제 1 패키지 기판(234)과 제 2 패키지 기판(236)을 구비한다.
제 1 패키지 기판(234)에는 절연막(238)이 형성되어 있다. 반도체 칩(232)에는 열 전도성의 접착층(240)을 통해서 제 1 패키지 기판(234)에 고착되어 있다.
제 2 패키지 기판(236)에는 개구부(242)가 형성되어 있다. 그리고 개구부(242)내에 반도체 칩(232)을 배치하여 제 1 및 제 2 패키지 기판(234, 236)은 열 전도성의 접착층(244)을 통해 고착되어 있다.
또한 제 2 패키지 기판(236)은 제 1 패키지 기판(234)보다 열 전도성이 높은 구리 등으로 형성되어 있다. 제 1 패키지 기판(234)은 제 2 패키지 기판(236)보다 열 팽창률이 낮은 철 등으로 형성되어 있다.
본 실시 형태에 관련되는 반도체 장치(230)에 의하면, 반도체 칩(232)이 고착되는 제 1 패키지 기판(234)은 제 2 패키지 기판(236)보다 열 팽창률이 낮으므로 반도체 칩(232)에 가하는 응력이 적어진다. 그리고 방열성에 대해서는 제 1 패키지 기판(234)보다 열 전도성이 높은 제 2 패키지 기판(236)에 의해 도모할 수 있다.
다음으로 도 12에는 본 발명을 적용한 반도체 장치(1100)를 실장한 회로 기판(1000)이 도시되어 있다. 회로 기판에는 예를 들면 글라스 에폭시 기판 등의 유기계 가판을 이용하는 것이 일반적이다. 회로 기판에는 예를 들면 구리로 된 배선 패턴이 원하는 회로가 되도록 형성되어 있고, 그들 배선 패턴과 반도체 장치의 범프(bump)를 기계적으로 접속하는 것으로 그들의 전기적 전도를 도모한다.
그리고, 이 회로 기판(1000)을 갖춘 전자 기기로서 도 13에는 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.

Claims (16)

  1. 반도체 칩과, 접착층을 통해 상기 반도체 칩이 고착되어 지지되는 금속부와, 상기 금속부 및 반도체 칩을 밀폐하는 수지를 구비하고,
    상기 접착층은 복수의 도전성 접착 영역과복수의 절연성 접착 영역이 혼재하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 도전성 접착 영역과 상기 절연성 접착 영역은 도전성 접착제와 절연성 접착제가 교대로, 또한 매트릭스상으로 배치된 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 접착 영역과 상기 절연성 접착 영역과의 비는, 거의 1대 1인 반도체 장치.
  4. 반도체 칩과, 상기 반도체 칩이 고착되는 패키지 기판을 구비하고,
    상기 패키지 기판은 금속판으로 구성되고,
    상기 반도체 칩은 열응력 완화층을 통해 상기 금속판에 고착되는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 열응력 완화층은 표면에 배선 패턴이 형성되는 절연막인 반도체 장치.
  6. 제 4 항에 있어서,
    상기 열응력 완화층은 솔더 레지스트막인 반도체 장치.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 금속판은 인탈산동의 JIS에 규정된 C1220-(1/2)H 또는 C1220-H인 반도체 장치.
  8. 반도체 칩과, 상기 반도체 칩이 고착되는 금속제 패키지 기판과, 상기 반도체 칩과 상기 패키지 기판과의 사이에 형성되는 절연막을 구비하고,
    상기 패키지 기판 및 상기 절연막에는 상기 반도체 칩과의 고착 영역내의 일부에 적어도 하나의 구멍이 형성되는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 구멍은 개구부 가장자리가 상기 반도체 칩의 외주 가장자리에 고착되는 크기로 형성되고,
    상기 구멍의 내부에 상기 구멍의 개구부 가장자리와 비접촉 상태로 방열체가 상기 반도체 칩에 고착되는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 패키지 기판은 상기 방열체보다 열 팽창률이 낮고,
    상기 방열체는 상기 패키지 기판보다 열 전도성이 높은 반도체 장치.
  11. 제 10 항에 있어서,
    상기 패키지 기판은 철로 형성되고 상기 방열체는 구리로 형성되는 반도체 장치.
  12. 반도체 칩과, 상기 반도체 칩이 고착되는 금속제의 패키지 기판과, 상기 반도체 칩을 밀폐하는 밀폐부를 구비하고,
    상기 반도체 칩은 상기 밀폐부와 같은 재료를 통해서 상기 패키지 기판에 고착되는 반도체 장치.
  13. 반도체 칩과, 상기 반도체 칩에 고착되는 금속제의 제 1 패키지 기판과, 개구부를 구비하는 금속제의 제 2 패키지 기판을 구비하고,
    상기 반도체 칩은 상기 제 2 패키지 기판의 상기 개구부내에 위치하고,
    상기 제 2 패키지 기판은 상기 제 1 패키지 기판보다 열 전도성이 높고,
    상기 제 1 패키지 기판은 상기 제 2 패키지 기판보다 열 팽창률이 낮고, 열 전도성의 접착 부재를 통해 상기 제 2 패키지 기판의 상기 개구부의 가장자리에 고착되는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 제 1 패키지 기판은 철로 형성되고, 상기 제 2 패키지 기판은 구리로 형성되는 반도체 장치.
  15. 반도체 칩을 접착제에 의해 금속부에 고착하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
    복수의 노즐에서 상기 금속부에 도전성 접착제와 절연성 접착제를 동시에 분출시키고, 상기 접착제들에 반도체 칩을 밀착시켜 상기 각각의 접착제를 경화시키는 반도체 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 도전성 접착제를 분출하는 노즐과 상기 절연성 접착제를 분출하는 노즐을 교대로 또한 매트릭스상으로 배치하는 반도체 장치의 제조 방법.
KR1019980709497A 1997-03-24 1998-03-10 반도체 장치 및 그 제조 방법 KR20000015941A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-70245 1997-03-24
JP7024597 1997-03-24

Publications (1)

Publication Number Publication Date
KR20000015941A true KR20000015941A (ko) 2000-03-15

Family

ID=13425997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980709497A KR20000015941A (ko) 1997-03-24 1998-03-10 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6489668B1 (ko)
JP (1) JP3475426B2 (ko)
KR (1) KR20000015941A (ko)
TW (1) TW369710B (ko)
WO (1) WO1998043288A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
TW200501358A (en) * 2003-06-20 2005-01-01 Macronix Int Co Ltd Stacking dual-chip packaging structure
US7176563B2 (en) * 2003-09-18 2007-02-13 International Business Machine Corporation Electronically grounded heat spreader
JP2007081220A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
US7365417B2 (en) * 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
JP2007201314A (ja) * 2006-01-30 2007-08-09 Toyota Central Res & Dev Lab Inc 半導体装置
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US7737538B2 (en) * 2007-11-08 2010-06-15 Visera Technologies Company Limited Semiconductor package
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP5572890B2 (ja) * 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
US8316725B2 (en) 2010-12-15 2012-11-27 Honeywell International Inc. Force sensor
JP5562898B2 (ja) * 2011-04-28 2014-07-30 株式会社東芝 半導体装置およびその製造方法
US9003899B2 (en) 2012-03-23 2015-04-14 Honeywell International Inc. Force sensor
US8806964B2 (en) 2012-03-23 2014-08-19 Honeywell International Inc. Force sensor
US9003897B2 (en) 2012-05-10 2015-04-14 Honeywell International Inc. Temperature compensated force sensor
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
JP6014419B2 (ja) * 2012-08-29 2016-10-25 日立オートモティブシステムズ株式会社 電子制御装置
JP6481458B2 (ja) * 2015-03-27 2019-03-13 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5114268A (ja) 1974-07-26 1976-02-04 Matsushita Electronics Corp Shirikonhandotaisoshi no seizohoho
JPS5176971A (ko) * 1974-12-27 1976-07-03 Hitachi Ltd
US4732702A (en) 1986-02-13 1988-03-22 Hitachi Chemical Company, Ltd. Electroconductive resin paste
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4872047A (en) 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
JP2561943B2 (ja) * 1988-06-24 1996-12-11 株式会社富士通宮城エレクトロニクス ペースト塗布用ノズル及びペースト塗布方法
JPH03257854A (ja) * 1990-03-07 1991-11-18 Matsushita Electron Corp 半導体装置
JPH043946A (ja) * 1990-04-20 1992-01-08 Hitachi Ltd 半導体装置
JPH083878A (ja) 1990-06-01 1996-01-09 Takeshi Hiyama 通気性塩化ビニールレザー、フィルムの製造法
JPH04123442A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
JPH04152642A (ja) 1990-10-17 1992-05-26 Fujitsu Ltd 接着用ペースト
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
KR940002389B1 (ko) * 1991-04-19 1994-03-24 삼성전자 주식회사 반도체 리이드 프레임
JPH0529502A (ja) * 1991-07-23 1993-02-05 Nec Ic Microcomput Syst Ltd プリント基板
JPH05102338A (ja) 1991-10-08 1993-04-23 Seiko Epson Corp 回路基板の構造
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH08172142A (ja) 1994-12-16 1996-07-02 Nippon Micron Kk 半導体パッケージ及びその製造方法並びに半導体装置
JPH08288316A (ja) * 1995-04-14 1996-11-01 Citizen Watch Co Ltd 半導体装置
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6489668B1 (en) 2002-12-03
JP3475426B2 (ja) 2003-12-08
TW369710B (en) 1999-09-11
WO1998043288A1 (fr) 1998-10-01

Similar Documents

Publication Publication Date Title
US6603209B1 (en) Compliant integrated circuit package
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP4805901B2 (ja) 半導体パッケージ
KR100868419B1 (ko) 반도체장치 및 그 제조방법
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US5739588A (en) Semiconductor device
US7105918B2 (en) Interposer with flexible solder pad elements and methods of manufacturing the same
KR20000015941A (ko) 반도체 장치 및 그 제조 방법
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
KR100300922B1 (ko) 반도체장치
US6465876B1 (en) Semiconductor device and lead frame therefor
US20030155641A1 (en) Enhanced chip scale package for wire bond dies
JP3874115B2 (ja) 半導体装置
JP4371238B2 (ja) 半導体装置
CN210575901U (zh) 具有高散热性的板级扇出封装结构
JP2000082760A (ja) 半導体装置
JP3578011B2 (ja) 半導体装置の実装構造
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
CN116314071A (zh) 电子封装模块及其制造方法
CN111739872A (zh) 一种智能功率模块及其制造方法
JPH10209364A (ja) 半導体装置
JPH0730056A (ja) マルチチップモジュール実装型プリント配線板
JPH11233681A (ja) メタルキャリア型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application