JP2005530358A - マイクロチップデバイスのパッケージング - Google Patents

マイクロチップデバイスのパッケージング Download PDF

Info

Publication number
JP2005530358A
JP2005530358A JP2004515340A JP2004515340A JP2005530358A JP 2005530358 A JP2005530358 A JP 2005530358A JP 2004515340 A JP2004515340 A JP 2004515340A JP 2004515340 A JP2004515340 A JP 2004515340A JP 2005530358 A JP2005530358 A JP 2005530358A
Authority
JP
Japan
Prior art keywords
interposer
aperture
microchip device
outside
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004515340A
Other languages
English (en)
Inventor
ワン，チェン，キーアン
Original Assignee
ワン，チェン，キーアン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ワン，チェン，キーアン filed Critical ワン，チェン，キーアン
Publication of JP2005530358A publication Critical patent/JP2005530358A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0046—Details relating to the filling pattern or flow paths or flow characteristics of moulding material in the mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】
マイクロチップデバイスと、パッケージング用インターポーザーと、実装マイクロチップデバイスとのパッケージング方法。インターポーザー（７）は、マイクロチップデバイス（１）上に配置される。インターポーザー（７）は、外部電気接点（９）が配置されるインターポーザーの表面から、マイクロチップデバイス（１）の表面にまで延びるアパーチャ（１１）を備えている。マイクロチップデバイス（１）の表面上の電気接点（３）と、インターポーザー（７）の外部電気接点（９）とを電気的に接続するために、電気接点（３）がアパーチャ（１１）を通じてアクセス可能である。インターポーザー（７）は、特に外部電気接点（９）の位置するインターポーザー表面からインターポーザー（７）の内部にまで延びるブリッジ（１９）によって分割された、分離開口またはアパーチャ領域を有している。これによって、完成パッケージの取扱いが容易になり、アパーチャ（１１）を充填材料で満足に充填可能になる。

Description

本発明は、一般に、半導体デバイスの製造の分野に関する。本発明は、特に、プリント回路基板などの電子アセンブリに使用される集積回路用チップを備えたマイクロチップデバイスのパッケージングに関する。
エレクトロニクス産業では、より低価格で性能の優れた、さらに小型の電子デバイスを追求し続けている。この傾向は、最近急成長を遂げている携帯エレクトロニクス装置及びワイヤレス通信の分野に顕著に現れている。特に、マイクロチップのサイズが減少し、チップ面積当たりの電子機能密度が向上している結果、非常に小型のマイクロチップ・パッケージを求める要望が強くなっている。
従来のマイクロチップデバイスのパーケージングの例として、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、クアドフラップパッケージ（ＱＦＰ）などが挙げられる。これらのパッケージは、実装されたマイクロチップデバイスと周辺機器とを接触させるための外部電気接点の数に対し、決められたパッケージ寸法を備えている。
マイクロチップのサイズが小さくなるに連れ、マイクロチップのパッケージングに必要な技術的要求も高まってくる。特に、電気信号のパスの長さは、高速電気信号の搬送に遅延が生じるのを防ぐために、可能な限り短縮される必要がある。
通常、マイクロチップデバイスは、マイクロチップの表面上に非常に小さな電子パッドを有している。これらの電子パッドは、非常に小型のワイヤ（「ワイヤボンディング」）、またはリボン（例、テープ自動ボンディング（ＴＡＢ））を用いてパッケージの外部接点に接続されることが知られている。いずれの場合も、これらの導体は非常に壊れやすく、構造上の欠陥が発生しないように保護される必要がある。さらに、パッケージの外部から実装されたマイクロチップまでの電気的接触を可能にするための、ピン状またはボール状の外部電気接点を提供することが知られている。
あるパッケージング方式では、特定のパッケージング方式に適合するよう一定のレイアウトに配置された電子パッドが、マイクロチップの表面上の接点として使われている。このような技法を含む、パッケージング方式のクラスは、チップサイズパッケージング（ＣＳＰ）と呼ばれている。電子回路の相互接続およびパッケージングのための協会（Institute for Interconnecting and Packaging Electronic Circuits）（ＩＰＣ）によるＣＳＰの定義によると、最終的なパッケージの表面積は、マイクロチップの表面積の１．５倍を超えてはならない。さらに、最終的なパッケージは、パッケージの表面に露出した外部接点を介して容易に接触可能でなければならない。
ＣＳＰの新しいサブクラスでは、複数の外部接点を備えたインターポーザーがパッケージングに使用されている。インターポーザーは、外部接点が外側に配置されて、外側からインターポーザーを貫通して延びるアパーチャを備えている。アパーチャは、特に、窓またはフレーム（ウィンドウチップスケール・パッケージング、ｗＣＳＰ）の形状をしているが、長手方向の一側面または複数の側面が開いた形状であっても構わない。インターポーザーは、外部からアパーチャを通してマイクロチップ表面上の電気接点に接触可能であるように、マイクロチップデバイスに隣接または近接して配置される。その後、マイクロチップ表面上の接点は、導電体を介して、インターポーザーの外側にある外部接点と電気的に接続される。少なくとも一部の導体は、アパーチャ内にまで延長されて、その後、絶縁材料でカプセル封じされる。
このＣＳＰの新しいサブクラスには、以下のような利点がある。
特にアパーチャの端部がマイクロチップデバイスの表面にある接点に近接して配置される場合には、マイクロチップの表面上の電気接点と、外部接点とを接続する導体の長さを非常に短く保つことができる。
配線処理中に、マイクロチップ表面上の接点と同じ側からインターポーザーの外側に位置する外部接点に接続可能である。
このようにして、部品配置を非常にコンパクトに構成できる。
導体は、カプセル封じ用材料で保護される。
パッケージの外部接点を基板の接点と直結可能である。さらに、周囲環境への熱放散が最大限に行われるように、マイクロチップデバイスがパッケージの反対側の表面上に配置されるか、または反対側表面に近接して配置される。
ただし、インターポーザーのマイクロチップデバイスに対する位置決めは非常に正確に実施される必要がある。それを怠ると、所定の位置からごく僅かに外れたとしても、接点障害を起こしたり、または導体が損傷されたり、あるいはその両方が発生する可能性がある。さらに、導体を絶縁材料でカプセル封じする際に、トランスファー成形を利用する場合は、トランスファー成形の準備でインターポーザー及びマイクロチップデバイスを扱うことが、接点障害や損傷の原因になる場合もある。
本発明の１つの目的は、大量生産での不合格品の割合を低く抑えることの可能なマイクロチップデバイスのパッケージング方法を提供することにある。
本発明の別の目的は、トランスファー成形の加工中及び加工後におけるインターポーザー及びマイクロチップデバイスの取扱いを容易にすることにある。
本発明のさらに別の目的は、対応するインターポーザー及び実装マイクロチップデバイスを提供することにある。
したがって、以下のマイクロチップデバイスのパッケージング方法を提案する。
第１電気接点を有するマイクロチップデバイスを提供し、
第２電気接点と、外側から貫通して延びるアパーチャと、外側から内側へ開けられた分離開口とを備えたインターポーザーを提供し、
外側からアパーチャを通じて第１電気接点にアクセス可能なように、インターポーザーをマイクロチップデバイスの近隣に配置し、
第１電気接点を第２電気接点に電気的に接続し、
電気絶縁材料をトランスファー成形によってアパーチャに充填し、
絶縁材料を、アパーチャに到達する前に分離開口の領域を通過する方向から供給することで構成される方法。
分離開口は、インターポーザーを貫通する溝、または貫通しない溝でも構わないが、異なるアスペクトに関してトランスファー成形加工を安定化させる。まず、分離開口は、電気絶縁材料の貯蔵場所としての役割を果たす。その結果、最初の量の材料がアパーチャに注入された際に、アパーチャを充填するのに十分な材料が存在している。特に、絶縁材が凝集材料である場合には、既にアパーチャに注入されている材料が分離開口内にある材料を引き寄せることができる。このように、材料源からの流れが一時的に不十分であっても、アパーチャに十分な材料が流入する。第２に、絶縁材料が速すぎる速度で注入されたり、逆流となる方向から注入され、その結果、次の材料がアパーチャに入るまたは満たされるのを妨げる場合に、分離開口は反射シールドとして働く。最初に絶縁材料が分離開口を通過し、絶縁材料の少なくとも一部は分離開口内に一時的に貯蔵されるというのが、この効果の１つの説明である。その後、追加材料が到達すると、少なくとも一部の貯蔵材料が分離開口から逃れ、後続の材料に結合される。その結果、材料の流れは、適度な流速で十分な流束密度を持つ。その他、この一時貯蔵効果を用いて、材料の流れの横路に配置可能な余分なキャビティまたは空間を絶縁材料で充填することもできる。
好ましい実施形態によるそのような充填用の余分なキャビティまたは空間は、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外部領域、特に、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外端に沿った長手領域から成る。このような構成によって、インターポーザーまたはマイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じすることが可能になる。この場合、トランスファー成形中、絶縁材料がアパーチャに到達する前に、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外面に沿って流れるよう、分離開口が寸法決め及び配置決めされるのが望ましい。
分離開口の断面は、例えば、円形、スロット、正方形、長方形など、どのような形状であってもよい。さらに、分離開口は、部分的に分割されるか、または複数の分離開口で構成されるか、あるいはその両方の構成を有していても構わない。
アパーチャおよび、望ましくは充填されるキャビティの隣接部分も含めた領域が絶縁材料で完全に満たされるように、分離開口または複数の開口の形状及び配置が決定されるのが望ましい。
この分離開口を設けるという提案された方法の２つの主な利点は、分離開口が絶縁材料の流れを安定化させることから、トランスファー成形の実施、したがってインターポーザー及びマイクロチップデバイスの取扱いが容易になる点と、満足なトランスファー成形が得られる結果、最終的なパッケージが損傷から保護されて、容易に扱える点である。
好ましい実施形態は、第１接点と、第２接点とを電気的に接続するために、少なくとも１個の導電体を備えている。この導体は、マイクロチップデバイスからアパーチャを通って、インターポーザーの外側にあたるアパーチャの外側にまで延びている。本実施形態による導体は、少なくともアパーチャの外側で、トランスファー成形によってカプセル封じされる。トランスファー成形中、インターポーザーは、絶縁材料が注入されるキャビティが形成されるように、少なくとも部分的にモールドによって包囲される。キャビティは、少なくとも１つの導体を完全にカプセル封じするのに十分な空間を与えるために、開口と、前記開口の外側に位置する空間とを備えるのが望ましい。
好ましい実施形態は、電気絶縁材料で充填される複数の分離アパーチャまたは分離アパーチャ領域を備え、アパーチャまたはアパーチャ領域は、トランスファー成形中に電気絶縁材料を通過させる通路を形成するように直列に整列され、２つのアパーチャまたはアパーチャ領域の間に前記通路に沿って分離開口がさらに配置される。さらなる分離開口は、前述の説明と同様の方法で、絶縁材料の第２アパーチャへの流入を安定化させる。
さらに別の好ましい実施形態によるアパーチャは、インターポーザーの外側（すなわち、アパーチャがインターポーザーを通って延びる側）に沿って延びる通路を少なくとも１本形成している。この通路によって、絶縁材料がアパーチャの内部に供給されるか、またはアパーチャの内部を通過することが可能になる。本実施形態による分離開口は、通路の開始位置に隣接して配置される。この配置によって、アパーチャへの流れが特に安定する。
さらに別の実施形態は、各々１本の通路または複数の通路の開始位置または終端位置に隣接して配置された、複数の分離開口を備えている。
通路の終端位置に隣接する分離開口もまた、アパーチャまたはキャビティが完全に充填されるのに役立っている。分離開口は貯蔵場所として働き、そこに流入した材料が、後から注入された材料を偏向させるというのが、その１つの説明である。このように、後から注入された材料の流速は、通路の終端位置で減少し、その領域での材料の蓄積が促進される。
さらに、以下の工程の実行を提案する。
複数の第１電気接点を有するマイクロチップデバイスを提供し、
外側に複数の第２電気接点と、外側から貫通して延びるアパーチャとを備え、前記アパーチャは、アパーチャの対向する両端部を接続するブリッジによって、少なくとも２つの開口に分割されるインターポーザーを提供し、
外側から少なくとも最初の開口を通じて第１電気接点にアクセス可能なように、インターポーザーをマイクロチップデバイスの近隣に配置し、
複数の第１電気接点及び第２電気接点の中から、対応する各々１個の接点を互いに電気的に接続する工程。
この解決策では、ブリッジがインターポーザーのアパーチャの領域を強化するので、インターポーザー及びマイクロチップデバイスの取扱いが容易になる。少なくともブリッジに隣接する領域では、インターポーザーの扱いに依らず、少なくとも２つの開口の寸法が安定である。特に、両方の開口を使用して第１電気接点を第２電気接点に接続する場合は、同一または同様の断面積または断面寸法を有する非分割アパーチャと比較して、安定度が著しく高くなる。また、インターポーザーの外側に位置する第２電気接点の寸法も安定に保たれる。したがって、実装マイクロチップデバイスを電子基板などの外部装置に接触させる際の障害発生率を低下させることができる。
ブリッジは、第１電気接点のできるだけ近くに位置するのが望ましい。したがって、第１開口が、導電体の位置決めに使われる接続領域を定める優先実施形態では、ブリッジと、接続領域の導電体のうち最も近い導電体とは、その距離が接続領域の導電体間の平均距離の３倍、望ましくは２倍以下になるように配置されるのが望ましい。
第１電気接点のコンタクトを付けた後、トランスファー成形によって、少なくとも第１開口が電気絶縁材料で充填されるのが望ましい。
本発明によると、マイクロチップデバイスのパッケージング用に以下のインターポーザーを提供することがさらに提案されている。
実装マイクロチップデバイスと電気的に接触し、マイクロチップデバイスに電気的に接続される、インターポーザーの外側に配置された複数の電気接点と、
外側からインターポーザーの内部にまで延び、少なくとも２つの開口に分割されるアパーチャとから成り、
少なくとも最初の開口は、マイクロチップデバイスヘの接続を可能にするように、外側から前記インターポーザーを貫通して延びる、インターポーザー。
アパーチャは、アパーチャの対向する端部を互いに接続するブリッジによって分割されるのが望ましい。
トランスファー成形加工中に電気絶縁材料を通過させる通路を形成するように、直列に整列された複数のアパーチャを備えるのがさらに望ましい。２つのアパーチャの間に、通路に沿って、外側からインターポーザーの内側にまで延びる開口を配置してもよい。
本発明によると、以下の実装マイクロチップデバイスを提供することがさらに提案されている。
複数の第１電気接点を備えたマイクロチップデバイスと、
複数の第２電気接点と、外部からインターポーザーを貫通して延びるアパーチャと、外側からインターポーザーの内部にまで延びる分離開口とを備えたインターポーザーと、
第１電気接点と、対応する第２電気接点とを電気的に接続する導電体とを備え、
インターポーザーは、マイクロチップデバイスに付着され、
少なくとも１つの導電体はアパーチャ内にまで延び、
アパーチャ及び分離開口は、少なくとも部分的に電気絶縁材料で充填され、それによって、少なくとも１つの導電体はインターポーザーに固定される、実装マイクロチップデバイス。
図１に、マイクロチップデバイス１と、インターポーザー７と、カプセル封じ用樹脂２５とによる配置の断面を示している。インターポーザー７は、一層の接着剤２７によってマイクロチップデバイス１に固定される。マイクロチップデバイス１の幅は、マイクロチップデバイス１の縁がマイクロチップデバイス／インターポーザー配置の両側から外向きに突き出るように、インターポーザー７の幅よりも広くなっている。インターポーザー７に面するマイクロチップデバイス１の表面は、インターポーザー７に覆われない領域にチップバッド３を備えている。チップバッド３は、マイクロチップデバイス１と、インターポーザー７との間の接触及び電気接続を可能にする電気接点としての役割を果たす。インターポーザーの表面上（インターポーザー７の外側１０）には、各々のチップバッド３に対し、少なくとも１個の電気接点（図示せず）が存在する。これらの接点は、図１の下方を向くインターポーザーの表面上に位置している。すなわち、チップバッド３と、インターポーザーの表面上の接点とは、同じ方向に面している。各チップバッド３は、導線５によって、これらの接点の１つに電気的に接続される。さらに、各接点は、電気接続（図示せず）によって、同じインターポーザー表面上の接点ボール９に電気的に接続される。これらの電気接続は、インターポーザー７の部分である。接点ボール９は、実装マイクロチップデバイス１の電気接続を可能にする電気接点である。導線５は、特にポッティング、ディスペンシング、ダイレクト印刷、トランスファー成形のいずれか、あるいはこれらの手法を組み合わせた適切な加工によって、樹脂２５内にカプセル封じされる。パッケージを機械的に安定化させ、インターポーザーの側端部に隣接する表面上の接点（図示せず）だけでなく、チップバッド３を覆って電気的に絶縁するために、樹脂２５は導線５だけでなく、マイクロチップデバイス１の端部もカプセル封じしている。
図１のパッケージ設計は、ファンイン設計と呼ばれるＣＳＰ（チップスケール・パッケージング）クラスを表している。図２の配置による設計は、ファンアウト設計と呼ばれる別のＣＳＰクラスを表している。ファンイン設計は、導線５またはその他の適切な手段によって電気的に接続される、マイクロチップデバイス１及びインターポーザー７の表面上にある接点の配置に関して、ファンアウト設計とは異なっている。ファンイン設計では、両方の接点グループは、マイクロチップデバイス１またはインターポーザー７の側端部に隣接する表面領域上に分配される。ファンアウト設計では、断面図の中央領域に位置するインターポーザー７またはマイクロチップデバイス１の表面領域上にこれらの接点が配置される。ファンイン設計と、ファンアウト設計とを組み合わせることも可能である。
図３に、マイクロチップデバイス１の側端部と背面（図３では上向き）の両方が樹脂２５に覆われるファンアウト設計の変形を示している。したがって、マイクロチップデバイス１は、樹脂２５によってカプセル封じされる。この設計によって、特に安定なパッケージが生成される。この設計と比較して、図２の設計による樹脂２５は、マイクロチップデバイス１の背面を被覆しない。さらに、図２の実施形態による周辺樹脂２５の側端部は、インターポーザー７の側端部に整列される。
本発明は、図１から図３に関して説明された設計のみに限定されるものではない。
図４に、複数のマイクロチップデバイス１を同時または並列に１回の加工でパッケージング可能であるように、複数のマイクロチップデバイス１に隣接して配置されたインターポーザー７の透視図を示している。図４の配置は、点線のパッケージ輪郭８によって示されるように、パッケージングされる少なくとも９個のマイクロチップデバイス１を備えている。この配置のプロファイルを示すために、配置の右側の一部が切り取られている。
図４の配置のインターポーザー７は、単一の部品である。それによって、インターポーザーの取扱いが容易になり、複数のパッケージの量産が加速化される。ただし、複数の部品から成るインターポーザー７を代わりに使用することもできる。インターポーザー７は、複数のアパーチャ領域を備えたアパーチャ１１を有し、各アパーチャ領域は、マイクロチップデバイス１の１つのパッケージ領域に対応する。各パッケージ領域には、丸コーナーを備えた長手長方形の断面を有する長手第１開口１５が存在する。第１開口１５は、外側（図４の上側）からインターポーザー７を通って、対応するマイクロチップデバイス１の表面にまで延びている。すべてのマイクロチップデバイス１及びこの特定のマイクロチップデバイス１の表面上におけるその他の領域の一例として、図４の中央パッケージにおける実装領域の左側に８個のチップパッド３が示されている。インターポーザー７は、外側（上側）から第１開口１５を通じて、チップパッド３にアクセス可能であるように、マイクロチップデバイスの表面上に配置される。インターポーザー７をマイクロチップデバイス１の隣に配置した後、各々のチップパッド３がインターポーザーパッド６の１つに電気的に接続されるように、導線５またはその他の適切な電導手段を、チップパッド３と、対応する電子インターポーザーパッド６とに提供及び接続する。インターポーザーパッド６は、前記外側に向くインターポーザー７の表面領域の上に配置される。各々のインターポーザーパッド６は、インターポーザーの表面に設置された接点ボール９の１つに電気的に接続（接続は図示せず）される。
図４の実施形態によるアパーチャ１１またはアパーチャ領域は、インターポーザーパッド６の位置する表面領域と、接点ボール９の位置する表面領域との高さが異なるように、段状に形成される。特に、アパーチャ１１が、接点ボール９の表面領域の高さにまで充填可能なように、インターポーザーパッド６の高さは低くなっている。ただし、本発明はこの特定の実施形態のみに限定されるものではない。寧ろ、異なる表面の高さを与えるための異なったインターポーザーの段状プロファイルも可能である。また、インターポーザーパッドまたは接点が接点ボールまたはその他の種類の外部接点（図１から図３の設計に示された例のように）と同じ高さの表面に配置されるインターポーザーを提供することもできる。
アパーチャ領域の異なる第１開口１５は、各々２つの第１開口１５の間に設置されたブリッジ１８によって分離されている。各ブリッジ１８は、第１開口１５に沿って延び、互いに対向するアパーチャ側端部１３を接続するよう、アパーチャ１１の片側から反対側にまで延びる２本のタイバー１９を有している。各ブリッジ１８の２本のタイバー１９の間には、インターポーザー７の外側から、インターポーザー７を貫通して、マイクロチップデバイス１の表面の高さにまで延びる第２開口１６が設けられている。代替の実施形態では、これらの第２開口の中の少なくとも１つは、インターポーザーの外側から、インターポーザーを貫通せずに、インターポーザーの内部にまで部分的に延びている。両方の実施形態による第２開口１６は、アパーチャ１１またはアパーチャ領域を少なくとも部分的に充填するよう流し込まれる、液体または溶融絶縁材料の流れを安定化させるための安定化手段としての役割を果たしている。したがって、第１開口１５の寸法およびアパーチャ１１の両側の対向する位置に配置された接点ボール９の間の距離Ｄが安定に保たれ、インターポーザー７の取扱いが容易になる。
アパーチャ１１は、アパーチャ領域にカプセル封じ用材料または充填材料を供給するための通路を形成している。図４の実施形態による通路は、長手形状を有し、一連の後続するアパーチャにより構成されている。
図５及び図６に、インターポーザー及びマイクロチップデバイスの別の配置を示している。図５に、接点ボール９の配置された接触面の上面図を示している。インターポーザー７は、単一部分から成り、２つのマイクロチップデバイス１のパッケージングに用いられる。この配置は、ファンイン設計に類似しているが、結果的に生成されるマイクロチップデバイス１の２個のパッケージは、パッケージ輪郭８に沿って分離されることによって、パッケージング後に分割される。アパーチャ１１は長手形状を有し、インターポーザーパッド６の位置するインターポーザー７の中央領域において、インターポーザーの側端部に沿って延びている。アパーチャ１１は、両方の開端（図５の上下及び図６の前後）の中間に位置するタイバー１９によって細分化されている。タイバー１９は、（図６から最も明らかなように）マイクロチップデバイス１の表面の高さから、接点ボール９の位置するインターポーザー７の外側の表面の高さにまで延びてはいない。寧ろ、タイバー１９は、マイクロチップデバイス１の表面の高さから、インターポーザー７の外側表面の高さとの差の約３分の２の高さにまで延びている。これによって、絶縁材料またはその他の充填材料あるいはカプセル封じ材料が、アパーチャ１１の一方の開端から供給された際に、材料がタイバー１９を通過可能になる。さらに、アパーチャ１１の材料の供給される開端部の領域は、図４の実施形態による第２開口１６の１つのように働き、すなわちタイバー１９の反対側のアパーチャ領域への材料の流れを安定化させる。
図７に、４個のマイクロチップデバイス1をパッケージングするためのトランスファー成形加工の概略図を示している。図７の右側と左側において、各々２個のマイクロチップデバイス1が、トランスファー成形中に供給される材料の供給経路に一列に整列される。図７に示すように、供給材料の流れ方向は、複数の矢印で示されている。材料は、材料源２２から２本の供給経路２３を通じて供給されて、各々２個のマイクロチップデバイス1が一列に整列されている２つの領域の一方へと導かれる。
図８に、供給経路２３の終わる領域の一部の詳細を含んだ、そのような領域の部分的な断面を示している。この配置は、カプセル封じ用材料で完全に充填される複数のキャビティを含んでいる。それらのキャビティは、図４の実施形態と同様に細分化されるが、段状輪郭を有していないアパーチャ１１と、図１及び図２の実施形態と同様にパッケージの長手方向側端部のカプセル封じを可能にする、各パッケージの両端の周辺キャビティ２１と、供給される材料の供給方向に対して、パッケージの前方及び後方に位置する前部及び後部キャビティ２４，２６とである。前部及び後部キャビティ２４，２６は、パッケージの前部及び後部のカプセル封じを可能にする。トランスファー成形加工用に、パッケージの外部接点として接点ボール９が配置される、インターポーザー７の表面領域を最低限覆う１つまたは複数のモールド（図示せず）を提供することもできる。各インターポーザー７は、長手形状を有し、供給経路２３の終端領域から、整列された２個のマイクロチップデバイスの第１及び第２パッケージ領域を通って延びている。インターポーザー７は、マイクロチップデバイスの各パッケージにつき各々１個の第１開口１５を有している。第１開口は、インターポーザー７の外側から、インターポーザー７を貫通して、対応するマイクロチップデバイス1の表面にまで延びている。さらに、インターポーザー７は、供給方向に、最初のマイクロチップデバイス・パッケージの前方と、２つのマイクロチップデバイス・パッケージの間と、２番目のマイクロチップデバイス・パッケージの後方とに位置する合計３つの分離開口１７を有している。すべての分離開口１７は、インターポーザー７の外側からインターポーザー７を貫通して延びている。分離開口１７は、材料源２２から供給経路２３を通じて供給される材料の流れを安定化させる。さらに、インターポーザー７の取扱い及び寸法は、第１開口１５の１つと、分離開口１７の１つとの間に配置された、合計４本のタイバー１９によっても安定化される。
材料が材料源２２から供給経路２３を通って供給される際、材料は、第１前方キャビティ２４及び第１開口１５に到達する前に、供給経路２３の終端に隣接して配置された分離開口１７に到達する。したがって、充填材料がこの分離開口１７を部分的に充填し、第１開口１５が完全に充填される前に、他の充填材料が周辺キャビティ２１に到達可能になる。したがって、トランスファー成形加工中にマイクロチップデバイス1及びインターポーザー７の長手方向側端部をカプセル封じするのに十分な材料が周辺キャビティ２１に提供される。整列された２個のマイクロチップデバイス1の間にある分離開口１７によっても同様の効果が達成される。ただし、特にこの分離開口１７の長さは、第１マイクロチップデバイス1の前方及び第２マイクロチップデバイス1の後方にある分離開口１７の長さよりも長いことに注意する必要がある。分離開口１７の長さと、必要に応じて第１開口１５の長さとを適切に変更するか、または分離開口１７の長さの代わりに第１開口１５の長さを適切に変更することで、充填すべき全てのキャビティ１５，２１，２４，２６の充填を制御して、満足な充填結果を達成することができる。
ここで、以下の添付図面を参照しながら、非制限例を基に本発明について説明する。
異なる実装マイクロチップデバイスの断面図。 異なる実装マイクロチップデバイスの断面図。 異なる実装マイクロチップデバイスの断面図。 複数のマイクロチップデバイスの上に配置されたインターポーザーの部分的透視図。 ２個のマイクロチップデバイスの隣に配置されたインターポーザーの接触面の上面図。 図５のＶＩ−ＶＩ線による断面図。 トランスファー成形によりマイクロチップ・パッケージを形成するカプセル封じ用材料の配置を示す概略図。 図７の配置の一部を示す部分的断面図。
図１から図８では、同一または同様の機能を有する部品及び特徴に対し、同一の参照番号を使用している。

Claims (11)

  1. 第１電気接点（３）を有するマイクロチップデバイス（１）を用意し、
    第２電気接点（９）と、外側から貫通して延びるアパーチャ（１１）と、外側から内側へ延びる分離開口（１６，１７）とを備えたインターポーザー（７）を用意し、
    外側からアパーチャ（１１）を通じて第１電気接点（３）にアクセス可能なように、 インターポーザー（７）をマイクロチップデバイス（１）の近隣に配置し、
    第１電気接点（３）を第２電気接点（９）に電気的に接続し、
    アパーチャ（１１）をトランスファー成形によって電気絶縁材料（２５）で充填し、
    絶縁材料（２５）を、アパーチャ（１１）に到達する前に分離開口（１６，１７）の領域を通過する方向から供給する過程を有する、
    マイクロチップデバイス（１）のパッケージング方法。
  2. 第１及び第２接点（３，９）を電気的に接続する電気接続（５）を備え、電気接続（５）は、マイクロチップデバイス（１）からアパーチャ（１１）を通って、インターポーザー（７）の外側のアパーチャ（１１）の外側にまでさらに延びており、電気接続（５）は、トランスファー成形によって少なくともアパーチャ（１１）の外側で絶縁材料（２５）にカプセル封じされる、請求項１に記載の方法。
  3. 電気絶縁材料は、インターポーザー（７）またはマイクロチップデバイス（１）、あるいはその両方の少なくとも一部をカプセル封じするために、インターポーザー（７）またはマイクロチップデバイス（１）、あるいはその両方の外面にまで供給され、分離開口（１６，１７）は、トランスファー成形中に絶縁材料（２５）がアパーチャ（１１）に到達する前に前記外面に沿って流れるよう、寸法決め及び配置決めされている、請求項１または請求項２に記載の方法。
  4. 電気絶縁材料（２５）で充填される複数の分離アパーチャ（１１）が存在し、アパーチャ（１１）は、トランスファー成形中に電気絶縁材料の通過する通路を形成するよう直列に整列され、さらなる分離開口（１６）は、前記通路に沿って２個のアパーチャ（１１）の間に配置される、請求項１から請求項３のいずれかに記載の方法。
  5. アパーチャ（１１）は、絶縁材料（２５）をアパーチャ（１１）の内部にまで、または内部を通過して供給するよう、インターポーザー（７）の外側に沿って延びる少なくとも１本の通路を形成し、分離開口（１７）は、前記通路の開始位置に隣接して配置される、請求項１から請求項４のいずれかに記載の方法。
  6. 前記通路、または前記複数の通路の１本の開始位置または終端位置に各々隣接して配置された、複数の分離開口（１７）が存在する、請求項５に記載の方法。
  7. 実装マイクロチップデバイスと電気的に接触し、マイクロチップデバイス（１）に電気的に接続されるインターポーザー（７）の外側に配置された複数の電気接点（９）と、
    外側からインターポーザー（７）の内部にまで延び、少なくとも２つの開口（１５，１６，１７）に分割されるアパーチャ（１１）とから成り、
    少なくとも最初の開口は、マイクロチップデバイス（１）ヘの接続を可能にするように、外側から前記インターポーザー（７）を貫通して延びる、
    マイクロチップデバイス（１）のパッケージング用インターポーザー。
  8. アパーチャ（１１）は、アパーチャの対向する端部（１３）を互いに接続するブリッジ（１８）によって分割されている、請求項７に記載のインターポーザー。
  9. 複数のアパーチャ（１１）を備え、アパーチャ（１１）は、トランスファー成形加工中に電気絶縁材料を通過させる通路を形成するように直列に整列されている、請求項７または請求項８に記載のインターポーザー。
  10. 通路に沿って、２つのアパーチャ（１１）の間に配置され、インターポーザー（７）の外側から内側にまで延びる開口（１６）をさらに備えている、請求項９に記載のインターポーザー。
  11. 複数の第１電気接点（３）を備えたマイクロチップデバイス（１）と、
    複数の第２電気接点（９）と、外部からインターポーザー（７）を貫通して延びるアパーチャ（１１）と、外側からインターポーザー（７）の内部にまで延びる分離開口（１６，１７）とを備えたインターポーザー（７）と、
    第１電気接点（３）と、対応する第２電気接点（９）とを電気的に接続する導電体（５）とを備え、
    インターポーザー（７）は、マイクロチップデバイス（１）に付着され、
    少なくとも１つの導電体（５）はアパーチャ（１１）内にまで延び、
    アパーチャ（１１）及び分離開口（１６，１７）は、少なくとも部分的に電気絶縁材料（２５）で充填され、それによって、少なくとも１つの導電体（５）はインターポーザー（７）に固定される、
    実装マイクロチップデバイス。
JP2004515340A 2002-06-19 2002-06-19 マイクロチップデバイスのパッケージング Pending JP2005530358A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2002/000124 WO2004001838A1 (en) 2002-06-19 2002-06-19 Packaging of a microchip device-i

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011274061A Division JP2012084908A (ja) 2011-12-15 2011-12-15 マイクロチップデバイスのパッケージング方法

Publications (1)

Publication Number Publication Date
JP2005530358A true JP2005530358A (ja) 2005-10-06

Family

ID=29997720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004515340A Pending JP2005530358A (ja) 2002-06-19 2002-06-19 マイクロチップデバイスのパッケージング

Country Status (4)

Country Link
US (2) US7129115B2 (ja)
JP (1) JP2005530358A (ja)
DE (1) DE10297755T5 (ja)
WO (1) WO2004001838A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306817A (ja) * 1995-04-28 1996-11-22 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756529A (en) 1987-06-11 1988-07-12 Oddzon Products Generally spherical object with floppy filaments to promote sure capture
US4868349A (en) 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
JPH0370150A (ja) 1989-08-09 1991-03-26 Mitsubishi Electric Corp キャリアテープ及びこれを用いた半導体装置の製造方法
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3329073B2 (ja) 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
SG67384A1 (en) * 1997-04-10 1999-09-21 Texas Instr Singapore Pte Ltd Integrated circuit package and flat plate molding process for integrated circuit package
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
SG73480A1 (en) * 1997-11-06 2000-06-20 Texas Instr Singapore Pte Ltd High density integrated circuit package
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
US6084306A (en) * 1998-05-29 2000-07-04 Texas Instruments Incorporated Bridging method of interconnects for integrated circuit packages
JP2000208540A (ja) 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
DE10002426B4 (de) 1999-01-21 2008-07-10 Hitachi Cable, Ltd. Bandträger für Kugelgitteranordnung und Halbleitervorrichtung die diesen verwendet
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
JP2000260791A (ja) 1999-03-08 2000-09-22 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US6268650B1 (en) 1999-05-25 2001-07-31 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
DE10116069C2 (de) 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
DE10127009A1 (de) 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
US6385049B1 (en) * 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping
JP3820374B2 (ja) 2002-02-12 2006-09-13 アピックヤマダ株式会社 マトリクス基板及び樹脂モールド方法
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306817A (ja) * 1995-04-28 1996-11-22 Oki Electric Ind Co Ltd 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法

Also Published As

Publication number Publication date
US7504715B2 (en) 2009-03-17
US7129115B2 (en) 2006-10-31
US20070013040A1 (en) 2007-01-18
WO2004001838A1 (en) 2003-12-31
US20040121511A1 (en) 2004-06-24
DE10297755T5 (de) 2005-09-01

Similar Documents

Publication Publication Date Title
US5493151A (en) Semiconductor device, lead frame and method for manufacturing semiconductor devices
US7667338B2 (en) Package with solder-filled via holes in molding layers
US7727817B2 (en) Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
US7378301B2 (en) Method for molding a small form factor digital memory card
US6838768B2 (en) Module assembly for stacked BGA packages
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US20030064547A1 (en) High density modularity for IC&#39;s
US20060157838A1 (en) Multimedia card and transfer molding method
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
US20070243666A1 (en) Semiconductor package, array arranged substrate structure for the semiconductor package and fabrication method of the semiconductor package
JPH11176865A (ja) 半導体集積回路素子
US8368192B1 (en) Multi-chip memory package with a small substrate
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US7504715B2 (en) Packaging of a microchip device
JP2014204082A (ja) 半導体装置の製造方法
US7443041B2 (en) Packaging of a microchip device
JP4376781B2 (ja) マイクロチップパッケージ
CN115995440A (zh) 半导体封装结构及其制造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2012084908A (ja) マイクロチップデバイスのパッケージング方法
US20090096070A1 (en) Semiconductor package and substrate for the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100308

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110425

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111226

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120309