KR20160138299A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160138299A
KR20160138299A KR1020167031148A KR20167031148A KR20160138299A KR 20160138299 A KR20160138299 A KR 20160138299A KR 1020167031148 A KR1020167031148 A KR 1020167031148A KR 20167031148 A KR20167031148 A KR 20167031148A KR 20160138299 A KR20160138299 A KR 20160138299A
Authority
KR
South Korea
Prior art keywords
resin
mold
semiconductor device
die pad
manufacturing
Prior art date
Application number
KR1020167031148A
Other languages
English (en)
Inventor
겐 사카모토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160138299A publication Critical patent/KR20160138299A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지 강도의 저하 및 제조 비용을 억제함과 아울러, 패키지의 소형화를 도모하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다. 반도체 장치의 제조 방법은, (a) 반도체 소자가 탑재된 다이 패드를 갖는 리드 프레임을 준비하는 공정과, (b) 금형 내에 있어, 입상의 제 1 수지를 배치하는 공정과, (c) 제 1 수지가 다이 패드의 아래쪽에 접촉하도록, 리드 프레임을 금형 내에 배치하는 공정과, (d) 금형 내에 있어 제 1 수지의 위쪽으로 제 2 수지를 충전하는 공정과, (e) 제 1 수지 및 제 2 수지를 경화시킴으로써 성형하는 공정을 구비하고 있다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것이며, 특히, 파워 칩, 히트 스프레더 및 반도체 소자(Si/SiC 등)에서 발생한 열이 봉지 수지보다 열 전도율이 큰 고방열 재료를 포함한 전력용 등의 반도체 장치의 제조 방법에 관한 것이다.
전력용 등의 반도체 장치에서는, 높은 절연성을 확보하면서, 파워 칩에서 발생한 열을 효율적으로 외부로 방열하는 것이 매우 중요하다. 방열 성능을 높이기 위해서는, 파워 칩의 아래쪽의 절연층을 얇게 하는 것이 바람직하지만, 절연층을 얇게 하면 절연 특성이 열화하는 것이 염려된다.
또, 전체를 1종의 수지로 풀 몰드하는 구조에서는, 절연층을 얇게 할수록, 절연층 형성부로의 수지의 주입이 나빠져서, 몰드성이 극단적으로 열화하기 때문에, 절연층을 얇게 하는 것은 매우 곤란하다. 따라서, 절연층은 어느 정도 두껍게 할 수 밖에 없고, 그 때문에 방열성이 저하한다. 절연층을 어느 정도 두껍게 하여, 방열성을 높이기 위해서는, 절연층에 열 전도성이 양호한 수지를 이용한다. 그러나, 열 전도성이 양호한 수지는 고가이고, 불필요한 부위에까지 고가의 고성능 수지를 이용하면 제조 비용이 비싸진다.
그래서, 예를 들면 특허문헌 1에는, 절연층으로서, 어느 정도의 두께로 열 전도성이 좋은 절연 재료를 이용함으로써, 절연성 확보와 고방열을 용이하게 양립시키는 방법이 제안되어 있다. 이 방법은, 필요한 부위 및 히트 스프레더의 바로 아래에만, 고성능의 절연 재료를 이용하기 때문에, 제조 비용적으로도 유리하다.
특허문헌 1과 같이, 히트 스프레더의 바로 아래에 절연층부로의 수지의 주입성의 향상을 위해, 이하와 같은 기술이 개발되었다. 히트 스프레더의 바로 아래로의 수지의 주입이 늦어지면 히트 스프레더의 바로 아래에 웰드(weld)가 발생하고, 히트 스프레더의 위쪽의 수지 주입 압력에 의해 수지 두께가 작아져, 절연 불량이 발생한다. 리드 프레임을 위쪽으로 수직으로 구부리거나, 패키지의 표면에 노치부 등의 댐(dam)을 마련함으로써, 상부로 흐르려고 하는 수지의 주입량을 규제하는 제한부로서 기능하고, 리드 프레임의 하부로부터 히트 스프레더의 바로 아래의 절연층 형성 부분으로 흐르는 수지량을 증대시켜, 웰드가 히트 스프레더의 바로 아래에 생성되지 않도록 하고 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 일본 공개 특허 공보 제 2003-115505 호
그렇지만, 특허문헌 1에 기재된 수지의 유동성을 제어하기 위한 대책으로는, 리드 프레임의 가공 비용이 상승한다고 하는 문제가 있었다. 또, 와이어 루프를 일정한 두께의 수지로 봉지할 필요가 있어, 패키지 두께를 얇게 하는 것이 곤란하다고 하는 문제가 있었다. 또한, 패키지의 표면에 노치부 등의 댐을 마련함으로써, 패키지 강도가 저하하고, 크랙이 발생할 가능성이 있다고 하는 문제가 있었다.
그래서, 본 발명은, 패키지 강도의 저하 및 제조 비용을 억제함과 아울러, 패키지의 소형화를 도모하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, (a) 반도체 소자가 탑재된 다이 패드를 갖는 리드 프레임을 준비하는 공정과, (b) 금형 내에 있어, 입상(粒狀)의 제 1 수지를 배치하는 공정과, (c) 상기 제 1 수지가 상기 다이 패드의 아래쪽에 접촉하도록, 상기 리드 프레임을 상기 금형 내에 배치하는 공정과, (d) 상기 금형 내에 있어 상기 제 1 수지의 위쪽에 제 2 수지를 충전하는 공정과, (e) 상기 제 1 수지 및 상기 제 2 수지를 경화시킴으로써 성형(成型)하는 공정을 구비하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법에 의하면, 성형 전에 미리, 입상의 제 1 수지를 배치하고, 제 1 수지가 다이 패드의 아래쪽에 접촉하도록, 와이어 배선으로 접속된 반도체 소자 및 리드 프레임을 금형 내에 배치한 후, 제 1 수지의 위쪽에 제 2 수지를 충전하고, 제 1 수지 및 제 2 수지를 경화시킴으로써 성형한다.
따라서, 다이 패드의 하면에 접합되는 히트 스프레더의 바로 아래에, 웰드가 생성되는 것을 방지할 수 있기 때문에, 반도체 장치의 절연 불량을 회피할 수 있다. 또, 패키지 표면에 노치부 등의 댐을 마련할 필요가 없기 때문에, 패키지 강도의 저하를 억제할 수 있다. 또한, 패키지 표면에 노치부 등의 댐을 마련할 필요가 없고, 또 일정한 두께를 갖는 수지로 와이어를 봉지하기 때문에, 패키지 두께를 두껍게 할 필요가 없다. 이것에 의해, 패키지의 소형화를 도모할 수 있음과 아울러, 반도체 장치의 제조 비용을 억제할 수 있다.
본 발명의 목적, 특징, 국면, 및 이점은, 이하의 상세한 설명과 첨부 도면에 의해, 보다 명백해진다.
도 1은 실시의 형태 1에 따른 반도체 장치의 제조 방법에 있어서, 리드 프레임을 금형 내에 배치한 상태를 나타내는 단면도이다.
도 2는 실시의 형태 1에 따른 반도체 장치의 제조 방법에 있어서, 금형 내에 제 2 수지를 주입하고 있는 상태를 나타내는 단면도이다.
도 3은 실시의 형태 1의 변형예에 따른 반도체 장치의 제조 방법에 있어서, 금형 내에 제 2 수지를 주입하고 있는 상태를 나타내는 단면도이다.
도 4는 실시의 형태 2에 따른 반도체 장치의 제조 방법에 있어서, 상부 몰드 캐비티로 제 2 수지 및 제 1 수지를 압축하고 있는 상태를 나타내는 단면도이다.
도 5는 실시의 형태 3에 따른 반도체 장치의 제조 방법에 있어서, 리드 프레임을 금형 내에 배치한 상태를 나타내는 단면도이다.
도 6은 실시의 형태 3에 따른 반도체 장치의 제조 방법에 있어서, 가동 핀으로 가(假)압축하고 있는 상태를 나타내는 단면도이다.
도 7은 실시의 형태 3에 따른 반도체 장치의 제조 방법에 있어서, 금형 내에 제 2 수지를 주입한 후, 가동 핀을 금형으로부터 뽑아 낸 상태를 나타내는 단면도이다.
도 8은 실시의 형태 4에 따른 반도체 장치의 제조 방법에 있어서, 금형 내에 제 2 수지를 주입하고 있는 상태를 나타내는 단면도이다.
도 9는 종래 기술에 따른 반도체 장치의 단면도이다.
도 10은 종래 기술에 따른 다른 반도체 장치의 단면도이다.
＜종래 기술＞
본 발명의 실시의 형태 1에 대해 설명하기 전에, 도 9와 도 10을 이용하여, 종래 기술에 따른 반도체 장치의 구성에 대해 설명한다. 도 9는 종래 기술에 따른 반도체 장치의 단면도이며, 도 10은 종래 기술에 따른 다른 반도체 장치의 단면도이다.
도 9에 나타내는 바와 같이, 종래 기술에 따른 반도체 장치는, 반도체 소자(6a, 6b)와, 리드 프레임(4, 5)과, 와이어(1, 2)와, 히트 스프레더(20)와, 몰드 수지(8a)를 구비하고 있다.
반도체 소자(6a)는 파워 칩이며, 보다 구체적으로는, Si 칩 또는 SiC 칩이다. 반도체 소자(6a)의 이면은, 리드 프레임(4)의 다이 패드(4a)의 표면 상에 땜납(3)을 통해서 접합되어 있다. 와이어(1)의 일단이 반도체 소자(6a)의 표면 상에 형성된 복수의 전극(도시 생략)에 본딩되고, 와이어(1)의 타단은 리드 프레임(4)의 내측 리드부에 본딩되어 있다. 히트 스프레더(20)는, 땜납(3)을 통해서 다이 패드(4a)의 이면에 접합됨으로써 반도체 소자(6a)와 전기적으로 접합되고, 반도체 소자(6a)의 방열을 행한다.
반도체 소자(6b)는, 파워 칩인 반도체 소자(6a)의 구동용 칩이며, 반도체 소자(6b)의 이면은 땜납(3)을 통해서 리드 프레임(5)의 다이 패드(5a)의 표면 상에 접합되어 있다. 와이어(2)의 일단이 반도체 소자(6b)의 표면 상에 형성된 복수의 전극(도시 생략)에 본딩되고, 와이어(2)의 타단은 리드 프레임(5)의 내측 리드부에 본딩되어 있다. 리드 프레임(5)의 내측 리드부를 위쪽으로 구부림으로써 프레임 가공부(22)가 형성되어 있다. 몰드 수지(8a)는, 반도체 소자(6a, 6b)와, 리드 프레임(4, 5)의 내측 리드부와, 와이어(1, 2)와, 히트 스프레더(20)를 봉지하고 있다.
도 10에 나타내는 바와 같이, 종래 기술에 따른 다른 반도체 장치는, 도 9의 경우와 마찬가지로, 반도체 소자(6a)와, 리드 프레임(4, 5)과, 와이어(1, 2)와, 히트 스프레더(20)와, 몰드 수지(8a)를 구비하고 있다. 도 9의 경우와의 차이는, 프레임 가공부(22) 대신에, 와이어(1, 2) 사이에 위치하는 몰드 수지(8a)(패키지)의 부분에 홈(23)을 마련한 점이다.
프레임 가공부(22)와 홈(23)은, 반도체 장치의 제조 과정에서, 상부로 흐르려고 하는 수지의 주입량을 규제하는 제한부로서 기능하고, 리드 프레임(4, 5)의 하부로부터 히트 스프레더(20)의 바로 아래에 형성되는 절연층(21)으로 유입되는 수지량을 증대시켜, 웰드가 히트 스프레더(20)의 바로 아래에 생성되지 않도록 하고 있다.
본 발명의 실시의 형태 1에 따른 반도체 장치의 제조 방법에 있어서는, 프레임 가공부(22) 또는 홈(23)을 마련하지 않고, 웰드가 히트 스프레더(20)의 바로 아래에 생성되지 않도록 하고 있다.
＜실시의 형태 1＞
다음으로, 본 발명의 실시의 형태 1에 대해, 도면을 이용하여 이하에 설명한다. 도 1은 실시의 형태 1에 따른 반도체 장치의 제조 방법에 있어서, 리드 프레임(4, 5)을 금형(9) 내에 배치한 상태를 나타내는 단면도이며, 도 2(a)는, 반도체 장치의 제조 방법에 있어서, 금형(9) 내에 수지(8)를 주입하고 있는 상태를 나타내는 단면도이며, 도 2(b)는, 수지(7) 및 수지(8)의 경화 후의 상태를 나타내는 도면이다. 또, 실시의 형태 1에 있어서, 종래 기술로 설명한 것과 동일한 구성 요소에 대해서는 동일 부호를 부여하고 설명은 생략한다.
도 1에 나타내는 바와 같이, 하부 금형(9a) 내에 입상(粒狀)의 수지(7)(제 1 수지)를 균일의 두께가 되도록 배치한다. 수지(7)의 개개의 입자는, 미리 정해진 크기로 형성되어 있다. 또, 입상의 수지(7)는, 태블릿 타정 전의 분말 형상, 및 파쇄 형상의 수지를 포함하는 것이다. 또, 입상 이외에도, 다이 패드(4a)의 하단과 금형(9)의 저면의 사이의 틈새(clearance)를 채울 수 있는 판 형상(직방체 형상) 또는 액상의 수지이어도 좋다.
성형 전에 입상의 수지(7) 사이에 보이드가 발생할 가능성이 있지만, 금형(9) 내의 진공 흡입 기간을 마련함으로써, 성형 후의 보이드 발생을 억제할 수 있다. 도 2(a)에 나타내는 바와 같이, 금형(9)은, 하부 금형(9a)과, 상부 금형(9b)과, 사이드 게이트(9c)를 구비하고 있다. 사이드 게이트(9c)는, 반도체 소자(6a, 6b)의 측방으로부터 액상의 수지(8)(제 2 수지)를 주입하기 위한 주입구이다.
사이드 게이트(9c)부터 수지(8)를 주입해 가고(트랜스퍼 몰드), 수지(7)를 수지(8)에 의해, 압축하면서 성형한다. 여기서, 수지(7) 및 수지(8)는, 입상과 액상의 차이가 있지만 동종의 수지이다. 수지(7) 및 수지(8)가 동종의 수지인 경우, 수지(7)와 수지(8)의 계면의 접착성이 안정되기 쉽고, 수지(7)와 수지(8)는 방열성이 높은 것이 바람직하다. 수지(7)와 수지(8)는 가열 후 용해된다. 그러나, 특성이 동등하고, 또, 트랜스퍼 몰드 압축시에, 수지(7)와 수지(8)는 최저 용해 점도로 되는 시간이 비슷하기 때문에, 성형 후, 수지(7)와 수지(8)의 계면은, 강하게 접착(화학적 결합)하고 있어, 계면 박리 또는 수지 크랙의 불량이 발생할 가능성은 없다.
다음으로, 반도체 장치의 제조 방법에 대해 설명한다. 도 1에 나타내는 바와 같이, 반도체 소자(6a)가 탑재된 다이 패드(4a)를 갖는 리드 프레임(4)을 준비한다(공정(a)). 보다 구체적으로는, 리드 프레임(4)의 다이 패드(4a) 상에 2개의 반도체 소자(6a)를 탑재하고, 다이 패드(4a)의 표면과 2개의 반도체 소자(6a)를 땜납(3)으로 접합한다. 리드 프레임(5)의 다이 패드(5a) 상에 반도체 소자(6b)를 탑재하고, 다이 패드(5a)의 표면과 반도체 소자(6b)를 땜납(3)으로 접합한다. 또, 리드 프레임(4)에 탑재되는 반도체 소자(6a)의 개수는 2개로 한정되지 않는다.
리드 프레임(4)과 반도체 소자(6a)를 와이어 접속함과 아울러, 리드 프레임(5)과 반도체 소자(6b)를 와이어 접속한다. 보다 구체적으로는, 반도체 소자(6a)끼리, 도 1에 있어 좌측의 반도체 소자(6a)와 리드 프레임(4)을 각각 와이어(1)(와이어 배선)로 접속한다. 또, 도 1에 있어 우측의 반도체 소자(6a)와 반도체 소자(6b), 반도체 소자(6b)와 리드 프레임(5)을 각각 와이어(2)로 접속한다. 또한, 리드 프레임(4)의 다이 패드(4a)의 하면에 히트 스프레더(도시 생략)를 땜납으로 접합한다. 즉, 공정(a)에서는, 와이어 본드 공정까지 완료한 성형 대상물인 실장 프레임을 제작한다.
이들의 내측 구조를 몰드 수지로 일괄 봉지함으로써, 외기로부터의 보호, 절연 및 방열의 기능을 수행한다. 특히, 다이 패드(4a) 또는 히트 스프레더의 아래쪽에 위치하는 몰드 수지는, 절연 및 방열의 기능을 수행하는 중요한 개소이다. 그들의 기능을 수행하기 위해서, 성형 후에, 다이 패드(4a) 또는 히트 스프레더의 아래쪽에 위치하는 몰드 수지에 보이드가 발생하지 않도록, 설계 목적 그대로의 두께로 하는 것이 중요하다.
다음으로, 금형(9) 내에 있어, 미리 정해진 제 1 높이(설계값)까지 수지(7)를 배치한다(공정(b)). 수지(7)가 다이 패드(4a)의 아래쪽에 접촉하도록, 공정(a)에서 준비한 리드 프레임(4, 5)을, 금형(9) 내에 배치한다(공정(c)). 여기서, 다이 패드(4a)의 아래쪽이란, 다이 패드(4a)의 하면에 히트 스프레더가 접합된 경우는 히트 스프레더의 하단이며, 다이 패드(4a)의 하면에 히트 스프레더가 접합되지 않는 경우는 다이 패드(4a)의 하단이다. 즉, 공정(c)에서는, 와이어 본드 공정까지 완료한 실장 프레임을 금형(9) 내의 소정 위치에 세트한다.
리드 프레임(4)은, 외측 리드부가 내측 리드부보다 위쪽에 위치하도록 굴곡 되고, 외측 리드부는 하부 금형(9a)과 상부 금형(9b)(도 2(a) 참조) 사이에 끼워져 있다. 또, 리드 프레임(5)은 직선 형상으로 형성되어 있다. 리드 프레임(5)에 있어, 외측 리드부는 상부 금형(9b)과 하부 금형(9a) 사이에 끼워지고, 내측 리드부는 리드 프레임(4)의 내측 리드부보다 위쪽에 위치하기 때문에, 리드 프레임(5)의 다이 패드(5a)의 하단에 수지(7)가 접촉하지 않는다.
도 2(a)에 나타내는 바와 같이, 금형(9)으로 클램핑한 후, 트랜스퍼 몰드 성형법에 의해, 사이드 게이트(9c)로부터 수지(8)를 금형(9) 내에 있어 수지(7)의 위쪽에 주입함으로써 충전한다(공정(d)). 다이 패드(4a)의 아래쪽에 미리 수지(7)를 배치함으로써, 웰드(weld)는, 리드 프레임(5)의 위쪽에 위치하는 에어 벤트(air bent)(10)의 주변부에 도달한다. 다음으로, 도 2(b)에 나타내는 바와 같이, 수지(7)와 수지(8)를 경화시킴으로써 성형한다(공정(e)). 여기서, 입상의 수지(7)와 액상의 수지(8)가 경화되어, 각각 몰드 수지(7a)와 몰드 수지(8a)로 된다.
다음으로, 수지(7)와 수지(8)를 완전 경화시키기 위한 가열 공정을 거친 후, 타이 바 등의 프레임 여분 부분의 절단, 리드 단자의 성형 및 제품 테스트 등을 거쳐, 제품이 완성된다.
이상과 같이, 실시의 형태 1에 따른 반도체 장치의 제조 방법에서는, 성형 전에 미리, 입상의 수지(7)를 배치하고, 수지(7)가 다이 패드(4a)의 아래쪽에 접촉하도록, 와이어(1)로 접속된 반도체 소자(6a) 및 리드 프레임(4)을 금형(9) 내에 배치한 후, 수지(7)의 위쪽에 수지(8)를 충전하고, 수지(7) 및 수지(8)를 경화시킴으로써 성형한다. 구체적으로는, 금형(9)의 사이드 게이트(9c)부터 수지(8)를 주입함으로써 충전하고, 수지(8)로 수지(7)를 압축하면서 성형한다.
따라서, 웰드가 히트 스프레더의 바로 아래에 생성되는 것을 방지할 수 있기 때문에, 반도체 장치의 절연 불량을 회피할 수 있다. 또, 패키지 표면에 노치부 등의 댐을 마련할 필요가 없기 때문에, 패키지 강도의 저하를 억제할 수 있다. 또한, 패키지 표면에 노치부 등의 댐을 마련할 필요가 없고, 또 일정한 두께를 가진 수지(8)로 와이어(1, 2)를 봉지하기 때문에, 패키지 두께를 두껍게 할 필요가 없다. 이것에 의해, 패키지의 소형화를 도모할 수 있는 것과 아울러, 반도체 장치의 제조 비용을 억제할 수 있다.
또, 성형 전에 입상의 수지(7)의 사이에 보이드가 발생할 가능성이 있는 경우에도, 금형(9) 내의 진공 흡입 기간을 마련함으로써, 성형 후의 보이드의 발생을 억제할 수 있다.
다음으로, 실시의 형태 1에 따른 반도체 장치의 제조 방법을 이용하여 제조된 반도체 장치와, 다이 패드의 아래쪽에 절연 시트를 배치한 경우의 반도체 장치 비교한다. 다이 패드의 아래쪽에 절연 시트를 배치한 경우의 반도체 장치에 있어서, 절연 시트는, 고방열 특성(2 ~ 3W/m·K) 및 고절연 특성을 가지기 때문에, 필러의 재료 비용이 비싸다. 또, 절연 시트는, 성형시에 다이 패드 또는 히트 스프레더 등의 금속 부재와의 접착이 필요하기 때문에, 이러한 절연 시트의 제조가 곤란하여, 제조 비용이 비싸진다.
이것에 대해서, 실시의 형태 1에 따른 반도체 장치의 제조 방법을 이용하여 제조된 반도체 장치와 같은, 다이 패드의 아래쪽에, 몰드 수지가 존재하는 일괄 몰드 성형품인 경우, 이하의 점에서 유리하다. 다이 패드의 아래쪽의 수지의 수지 두께가 200㎛ 정도이며, 또한 수지의 열 전도율이 2W/m·K 정도인 방열 기능을 만족하는 패키지에서는, 고방열 몰드 수지(2W/m·K)를 선택함으로써, 절연 시트를 배치한 경우보다 저비용화가 가능하다. 또, 직재(direct material) 종류를 줄여, 프로세스(장치)를 단순화할 수 있어, 저비용화가 가능하다.
또, 금형(9) 내에 있어, 제 1 높이까지 분말 형상 또는 파쇄 형상인 수지(7)를 배치하는 것이 가능하기 때문에, 재료 비용 또는 특성(절연 특성 또는 방열 특성)을 만족하는 여러 형태의 수지 중에서 최적의 수지를 선택할 수 있다.
또, 금형(9) 내에 있어, 제 1 높이까지 수지(8)보다 큰 절연 특성을 갖는 수지(7)를 배치하는 것이 가능하다. 고절연 특성을 갖는 수지로서는, 분자량이 크고, 유전율이 낮은 에폭시 수지를 채용할 수 있다. 이 경우, 절연 기능이 필요한 다이 패드(4a)의 아래쪽에 큰 절연 특성을 갖는 수지(7)를 국소적으로 배치함으로써, 고절연 특성 및 저비용화의 효과를 더 얻을 수 있다.
이것에 대해 상세하게 설명한다. 반도체 소자를 탑재한 파워 모듈, 특히 고온 동작하는 SiC 칩을 탑재한 파워 모듈에서는, 칩의 아래쪽의 다이 패드 및 히트 스프레더를 통해서, 냉각 핀에 대해서, 추가로 절연할 필요가 있다. 다이 패드 및 히트 스프레더의 아래쪽의 수지는, 고절연 재료로 구성한 것이 바람직하지만, 고가이다. 파워 모듈의 봉지 수지 전체를 그러한 수지를 이용한 경우, 재료 비용이 비싸지기 때문에, 다이 패드의 아래쪽에만 국소적으로, 수지에 고절연 특성을 갖는 재료를 이용함으로써, 고절연 특성과 저비용을 만족하는 파워 모듈이 실현 가능하다.
또, 금형(9) 내에 있어, 제 1 높이까지 수지(8)보다 큰 방열 특성을 갖는 수지(7)를 배치하는 것이 가능하다. 고방열 특성을 갖는 수지로서는, 필러 입경이 큰 것, 및 필러 입경이 미세한 것을 조합한 최밀 충전 구조의 수지를 채용할 수 있다. 이 경우, 방열 기능이 필요한 다이 패드(4a)의 아래쪽에 고방열 수지를 국소적으로 배치함으로써, 저열저항화 및 저비용화의 효과를 더 얻을 수 있다.
이것에 대해 상세하게 설명한다. 반도체 소자를 탑재한 파워 모듈, 특히 고온 동작하는 SiC 칩을 탑재한 파워 모듈에서는, 칩의 아래쪽의 다이 패드 또는 히트 스프레더를 통해서, 냉각 핀에 대해서, 추가로 방열할 필요가 있다. 다이 패드의 아래쪽의 수지는, 고방열 재료로 구성한 것이 바람직하지만, 고가이다. 파워 모듈의 봉지 수지 전체를 그러한 수지를 이용한 경우, 재료 비용이 비싸지기 때문에, 다이 패드의 아래쪽에만 국소적으로, 수지에 고방열 재료를 이용함으로써, 고방열 특성과 저비용을 만족하는 파워 모듈이 실현 가능하다.
도 3에 나타내는 바와 같이, 탑 게이트 방식을 채용하는 것도 가능하다. 도 3은, 실시의 형태 1의 변형예에 따른 반도체 장치의 제조 방법에 있어서, 금형(9) 내에 수지(8)를 주입하고 있는 상태를 나타내는 단면도이다. 금형(9)은, 사이드 게이트(9c) 대신에, 반도체 소자(6a, 6b)의 위쪽으로부터 수지(8)를 주입하기 위한 탑 게이트(9d)를 구비하고 있다. 금형(9)의 탑 게이트(9d)부터 수지(8)를 주입함으로써 충전하고, 수지(8)에 의해 수지(7)를 균일하게 압축하면서 성형한다. 반도체 소자(6a, 6b)의 위쪽으로부터 수지(8)를 주입함으로써, 사이드 게이트 방식으로 주입할 때보다, 와이어(1, 2)에 대한 수지(8)의 이동 거리가 감소하기 때문에, 와이어 변형의 억제가 가능하다.
＜실시의 형태 2＞
다음으로, 실시의 형태 2에 따른 반도체 장치의 제조 방법에 대해 설명한다. 도 4는, 실시의 형태 2에 따른 반도체 장치의 제조 방법에 있어, 상부 몰드 캐비티(11)로 수지(8) 및 수지(7)를 압축하고 있는 상태를 나타내는 단면도이다. 또, 실시의 형태 2에 있어, 실시의 형태 1에서 설명한 것과 동일한 구성 요소에 대해서는 동일 부호를 부여하고 설명은 생략한다.
실시의 형태 2에 있어서는, 수지(8)는 입상으로 형성되어 있다. 금형(9)은, 하부 금형(9a)과, 상부 금형(9b)과, 상부 몰드 캐비티(11)를 구비하고 있다. 상부 몰드 캐비티(11)는, 상부 금형(9b)에 마련되고, 하부 금형(9a)에 대해서 아래쪽으로 이동시킴으로써 수지(8) 및 수지(7)를 압축한다.
금형(9) 내에 실장 프레임을 배치한 후, 입상으로 형성된 수지(8)를 금형(9) 내에 스프레이함으로써 충전한다. 금형(9)으로 클램핑한 후, 하부 금형(9a)에 대해서 상부 몰드 캐비티(11)를 아래쪽으로 이동시킴으로써, 수지(8) 및 수지(7)를 압축하면서 성형한다.
이상과 같이, 실시의 형태 2에 따른 반도체 장치의 제조 방법에서는, 금형(9)은, 리드 프레임(4, 5)이 배치되는 하부 금형(9a)과, 하부 금형(9a)에 대해서 아래쪽으로 이동시킴으로써 수지(8) 및 수지(7)를 압축하는 상부 몰드 캐비티(11)를 구비하고 있다. 입상으로 형성된 수지(8)를 금형(9) 내에 스프레이함으로써 충전하고, 하부 금형(9a)에 대해서 상부 몰드 캐비티(11)를 아래쪽으로 이동시킴으로써 수지(8) 및 수지(7)를 압축하면서 성형한다. 따라서, 수지(8)를 트랜스퍼 방식이 아니라, 상부 몰드 캐비티(11)의 이동에 의해 수지 압축함으로써, 트랜스퍼 방식(사이드 게이트 및 탑 게이트)보다, 현격히, 와이어(1, 2)에 대한 수지의 이동 거리가 감소하기 때문에, 와이어 변형의 억제가 가능하다.
＜실시의 형태 3＞
다음으로, 실시의 형태 3에 따른 반도체 장치의 제조 방법에 대해 설명한다. 도 5는 실시의 형태 3에 따른 반도체 장치의 제조 방법에 있어, 리드 프레임(4, 5)을 금형(9) 내에 배치한 상태를 나타내는 단면도이며, 도 6은 반도체 장치의 제조 방법에 있어, 가동 핀(12)으로 가압축하고 있는 상태를 나타내는 단면도이며, 도 7은 반도체 장치의 제조 방법에 있어, 금형(9) 내에 수지(8)를 주입한 후, 가동 핀(12)을 금형(9)으로부터 뽑아 낸 상태를 나타내는 단면도이다. 또, 실시의 형태 3에 있어, 실시의 형태 1, 2에서 설명한 것과 동일한 구성 요소에 대해서는 동일 부호를 부여하고 설명은 생략한다.
실시의 형태 3에 있어서는, 다이 패드(4a)를 아래쪽으로 누르기 위한 가동 핀(12)을 이용하여, 수지(7)를 가압축하고 있다. 도 5에 나타내는 바와 같이, 금형(9) 내에 있어, 예를 들면, 제 1 높이의 1.5배의 높이인 제 2 높이까지 수지(7)를 배치한다. 수지(7)가 다이 패드(4a)의 하단에 접촉하도록, 리드 프레임(4)을 금형(9) 내에 배치한다. 여기서, 제 2 높이란, 리드 프레임(4)을 금형(9) 내에 배치한 상태에서, 수지(7)에 의해 다이 패드(4a)가 위쪽으로 휘는 정도의 높이이며, 제 1 높이의 1.5배로 한정되지 않는다.
금형(9)으로 클램핑한 후, 도 6에 나타내는 바와 같이, 가동 핀(12)으로 다이 패드(4a)를 아래쪽으로 누름으로써 수지(7)의 상면이 제 1 높이로 되도록 가압축한다(공정(f)). 수지(7)를 가압축함으로서, 수지(7) 내의 보이드를 배제할 수 있다. 다음으로, 도 7에 나타내는 바와 같이, 금형(9) 내에 있어, 수지(7)의 위쪽으로 수지(8)를 주입함으로써 충전한 후, 가동 핀(12)을 금형(9)으로부터 뽑아 낸다(공정(g)). 그 후, 수지(7) 및 수지(8)를 경화시킴으로써 성형하지만, 가동 핀(12)을 금형(9)으로부터 뽑아 내기 때문에, 가동 핀(12)의 형상은 성형 후의 반도체 장치에는 남지 않는다.
이상과 같이, 실시의 형태 3에 따른 반도체 장치의 제조 방법에서는, 수지(7)가 다이 패드(4a)의 아래쪽에 접촉하도록, 리드 프레임(4)을 금형(9) 내에 배치한 후, 다이 패드(4a)를 아래쪽으로 누르기 위한 가동 핀(12)으로 다이 패드(4a)를 아래쪽으로 누름으로써 수지(7)를 가압축한다. 금형(9) 내에 있어 수지(7)의 위쪽으로 수지(8)를 충전한 후, 가동 핀(12)을 금형(9) 내로부터 뽑아 낸다.
다이 패드(4a)의 바로 아래에 있는 수지(7)를 성형할 때에, 트랜스퍼 몰드 등에 의한 수지(8)의 압력만으로는, 성형 후, 보이드가 발생(방열 또는 절연 불량)하여, 수율이 안정되지 않을 가능성이 있다. 그래서, 실시의 형태 3의 방법을 채용함으로써 성형 후, 다이 패드(4a)의 바로 아래의 수지(7) 내의 보이드를 상당히 배제하고, 수지(7)의 두께를 설계값대로 할 수 있기 때문에, 수율 향상이 가능하다.
＜실시의 형태 4＞
다음으로, 실시의 형태 4에 따른 반도체 장치의 제조 방법에 대해 설명한다. 도 8(a)은, 실시의 형태 4에 따른 반도체 장치의 제조 방법에 있어, 금형(9) 내에 수지(8)를 주입하고 있는 상태를 나타내는 단면도이며, 도 8(b)은 수지(7) 및 수지(8)의 경화 후의 상태를 나타내는 도면이다. 또, 실시의 형태 4에 있어, 실시의 형태 1 ~ 3에서 설명한 것과 동일한 구성 요소에 대해서는 동일 부호를 부여하고 설명은 생략한다.
실시의 형태 4는, 맵 몰드(MAP-molded) 타입의 반도체 장치의 제조 방법의 예이다. 여기서, 맵 몰드란, 복수의 반도체 소자(6a)가 탑재된 절연 기판(14)에 대해 전체로 성형하는 것을 말하며, 성형 후, 개개의 반도체 장치로 개편화된다. 도 8(a) 및 도 8(b)에 나타내는 바와 같이, 복수의 반도체 소자(6a)가 탑재된 개편화되기 전의 절연 기판(14)을 준비한다. 여기서, 절연 기판(14)에 대해 설명한다. 절연 기판(14)의 상면과 하면에, 금속 패턴(13)이 고정되고, 복수의 반도체 소자(6a)는, 위쪽의 금속 패턴(13)의 상면에는 땜납(3)으로 접합되어 있다.
다음으로, 금형(9) 내에 있어, 제 1 높이까지 수지(7)를 배치한다. 수지(7)가 절연 기판(14)의 아래쪽에 접촉하도록, 절연 기판(14)을 금형(9) 내에 배치한다. 보다 구체적으로는, 절연 기판(14)의 폭 방향의 단부는 상부 금형(9b)과 하부 금형(9a)의 사이에 끼워지고, 수지(7)가, 절연 기판(14)의 하면에 고정된 금속 패턴(13)의 하단에 접촉하고 있다.
다음으로, 금형(9) 내에 있어, 절연 기판(14)의 상면을 거쳐서 수지(7)의 위쪽에 수지(8)를 주입함으로써 충전하고, 수지(8)로 수지(7)를 압축하면서 성형한다.
이상과 같이, 실시의 형태 4에 따른 반도체 장치의 제조 방법에서는, 복수의 반도체 소자(6a)가 탑재된 개편화되기 전의 절연 기판(14)을 준비하고, 금형(9) 내에 있어, 수지(7)를 배치한 후, 수지(7)가 절연 기판(14)의 아래쪽에 접촉하도록, 절연 기판(14)을 금형(9) 내에 배치한다.
성형 후에, 회전 블레이드 등으로 개편화되는 맵 몰드 타입의 반도체 장치의 경우, 절연 기판의 위쪽의 내측 재료의 봉지만이 일반적이었다. 이것은, 절연 기판의 바로 아래에의 몰드 수지의 주입이 안정되지 않기 때문에, 압축 성형만으로는 입상의 수지끼리의 패킹성이 낮고, 보이드가 생기기 쉽기 때문이다. 실시의 형태 4에 따른 반도체 장치의 제조 방법에 의하면, 절연 기판(14)의 아래쪽도, 웰드에 의한 보이드가 발생하지 않고, 몰드 수지에 의한 봉지가 가능하다.
본 발명은 상세히 설명되었지만, 상기 설명은, 모든 국면에 있어, 예시이며, 본 발명이 그것에 한정되는 것은 아니다. 예시되어 있지 않은 무수한 변형예가, 본 발명의 범위로부터 벗어나지 않고 상정될 수 있는 것으로 해석된다.
또, 본 발명은, 그 발명의 범위 내에 있어, 각 실시의 형태를 자유롭게 조합하거나 각 실시의 형태를 적당, 변형, 생략하는 것이 가능하다.
4 : 리드 프레임 4a : 다이 패드
6a : 반도체 소자 7 : 수지(제 1 수지)
8 : 수지(제 2 수지) 9 : 금형
9a : 하부 금형 9c : 사이드 게이트
9d : 탑 게이트 11 : 상부 몰드 캐비티
12 : 가동 핀 14 : 절연 기판

Claims (9)

  1. (a) 반도체 소자(6a)가 탑재된 다이 패드(4a)를 갖는 리드 프레임(4)을 준비하는 공정과,
    (b) 금형(9) 내에 있어, 입상(粒狀)의 제 1 수지(7)를 배치하는 공정과,
    (c) 상기 제 1 수지(7)가 상기 다이 패드(4a)의 아래쪽에 접촉하도록, 상기 리드 프레임(4)을 상기 금형(9) 내에 배치하는 공정과,
    (d) 상기 금형(9) 내에 있어 상기 제 1 수지(7)의 위쪽에 제 2 수지(8)를 충전하는 공정과,
    (e) 상기 제 1 수지(7) 및 상기 제 2 수지(8)를 경화시킴으로써 성형(成型)하는 공정
    을 구비하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 공정(b)은, 금형(9) 내에 있어, 분말 형상 또는 파쇄 형상인 상기 제 1 수지(7)를 배치하는 공정인 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 금형(9)은, 상기 반도체 소자(6a)의 측방으로부터 상기 제 2 수지(8)를 주입하기 위한 사이드 게이트(9c)를 구비하고,
    상기 공정(d)은, 상기 금형(9)의 상기 사이드 게이트(9c)부터 상기 제 2 수지(8)를 주입함으로써 충전하는 공정이며,
    상기 공정(e)은, 상기 제 2 수지(8)로 상기 제 1 수지(7)를 압축하면서 성형하는 공정인
    반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 금형(9)은, 상기 반도체 소자(6a)의 위쪽으로부터 상기 제 2 수지(8)를 주입하기 위한 탑 게이트(9d)를 구비하고,
    상기 공정(d)은, 상기 금형(9)의 상기 탑 게이트(9d)로부터 상기 제 2 수지(8)를 주입함으로써 충전하는 공정이며,
    상기 공정(e)은, 상기 제 2 수지(8)로 상기 제 1 수지(7)를 압축하면서 성형하는 공정인
    반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 금형(9)은, 상기 리드 프레임(4)이 배치되는 하부 금형(9a)과, 상기 하부 금형(9a)에 대해서 아래쪽으로 이동시킴으로써 상기 제 2 수지(8) 및 상기 제 1 수지(7)를 압축하는 상부 몰드 캐비티(11)를 구비하고,
    상기 공정(d)은, 입상으로 형성된 상기 제 2 수지(8)를 상기 금형(9) 내에 스프레이함으로써 충전하는 공정이며,
    상기 공정(e)은, 상기 하부 금형(9a)에 대해서 상기 상부 몰드 캐비티(11)를 아래쪽으로 이동시킴으로써 상기 제 2 수지(8) 및 상기 제 1 수지(7)를 압축하면서 성형하는 공정인
    반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 공정(b)은, 금형(9) 내에 있어, 상기 제 2 수지(8)보다 큰 절연 특성을 갖는 상기 제 1 수지(7)를 배치하는 공정인 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 공정(b)은, 금형(9) 내에 있어, 상기 제 2 수지(8)보다 큰 방열 특성을 갖는 상기 제 1 수지(7)를 배치하는 공정인 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    (f) 상기 공정(c) 후, 상기 다이 패드(4a)를 아래쪽으로 누르기 위한 가동 핀(12)으로 상기 다이 패드(4a)를 아래쪽으로 누름으로써 상기 제 1 수지를 가(假)압축하는 공정과,
    (g) 상기 공정(d) 후, 상기 가동 핀(12)을 상기 금형(9) 내로부터 뽑아 내는 공정
    을 더 구비하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 공정(a)은, 상기 리드 프레임(4a) 대신에, 복수의 반도체 소자(6a)가 탑재된 개편화되기 전의 절연 기판(14)을 준비하는 공정이며,
    상기 공정(c)은, 상기 제 1 수지(7)가 상기 절연 기판(14)의 아래쪽에 접촉하도록, 상기 절연 기판(14)을 상기 금형(9) 내에 배치하는 공정인
    반도체 장치의 제조 방법.
KR1020167031148A 2014-05-14 2014-05-14 반도체 장치의 제조 방법 KR20160138299A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/062829 WO2015173906A1 (ja) 2014-05-14 2014-05-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20160138299A true KR20160138299A (ko) 2016-12-02

Family

ID=54479476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167031148A KR20160138299A (ko) 2014-05-14 2014-05-14 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10043680B2 (ko)
JP (1) JP6469660B2 (ko)
KR (1) KR20160138299A (ko)
CN (1) CN106463417A (ko)
DE (1) DE112014006653B4 (ko)
WO (1) WO2015173906A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105639A (ko) * 2017-02-27 2019-09-17 미쓰비시덴키 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6667401B2 (ja) * 2016-08-19 2020-03-18 三菱電機株式会社 電力用半導体装置の製造方法
JP2018174244A (ja) * 2017-03-31 2018-11-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10873015B2 (en) * 2018-03-01 2020-12-22 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
CN114514599A (zh) * 2019-10-07 2022-05-17 三菱电机株式会社 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置
KR20210129783A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치, 접합 장치 및 이를 이용하는 표시 장치 제조 방법
JP7504008B2 (ja) 2020-11-27 2024-06-21 三菱電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
CN114188232A (zh) * 2021-09-16 2022-03-15 杰华特微电子股份有限公司 芯片封装模具、芯片封装体及封装方法
US20240145325A1 (en) * 2022-10-31 2024-05-02 Infineon Technologies Austria Ag Semiconductor Package with Molded Heat Dissipation Plate

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150755A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 電子装置およびその製造方法
JPH0434958A (ja) 1990-05-31 1992-02-05 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP2781689B2 (ja) * 1992-01-22 1998-07-30 九州日本電気株式会社 半導体装置の製造方法
JPH0837270A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体装置およびその製造方法
JP3199963B2 (ja) 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP4007741B2 (ja) 2000-01-12 2007-11-14 三菱電機株式会社 半導体装置
JP3784684B2 (ja) 2001-10-04 2006-06-14 三菱電機株式会社 樹脂パッケージ型半導体装置の製造方法
JP4553813B2 (ja) 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4422094B2 (ja) 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
MY148064A (en) 2006-10-30 2013-02-28 Sumitomo Bakelite Co Liquid resin composition, semiconductor wafer having adhesive layer, semiconductor element having adhesive layer, semiconductor package , process for manufacturing semiconductor element and process for manufacturing semiconductor package.
JP5285285B2 (ja) 2008-01-29 2013-09-11 Ｔｏｗａ株式会社 半導体チップの圧縮成形方法
MY152342A (en) * 2008-12-10 2014-09-15 Sumitomo Bakelite Co Granular epoxy resin composition for encapsulating semiconductor, semiconductor device using the same and method for producing semiconductor device
JP2010162710A (ja) 2009-01-13 2010-07-29 Sumitomo Heavy Ind Ltd 樹脂封止装置及び樹脂封止方法
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Ｔｏｗａ株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
JP5150597B2 (ja) 2009-10-08 2013-02-20 新電元工業株式会社 半導体パッケージ及びその製造方法
CN102918115A (zh) 2010-06-17 2013-02-06 日立化成工业株式会社 树脂糊剂组合物
JP5563917B2 (ja) 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置及びその製造方法
JP4965715B1 (ja) 2011-02-03 2012-07-04 ナミックス株式会社 エポキシ樹脂組成物およびそれを用いた半導体封止材
JP5811492B2 (ja) 2011-04-28 2015-11-11 三菱化学株式会社 デバイス製造方法
JP2014036046A (ja) * 2012-08-07 2014-02-24 Denso Corp モールドパッケージおよびその製造方法
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
JP6191453B2 (ja) * 2013-12-27 2017-09-06 日亜化学工業株式会社 発光装置
JP6266168B2 (ja) * 2015-04-15 2018-01-24 三菱電機株式会社 半導体装置
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105639A (ko) * 2017-02-27 2019-09-17 미쓰비시덴키 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JPWO2015173906A1 (ja) 2017-04-20
US10043680B2 (en) 2018-08-07
CN106463417A (zh) 2017-02-22
JP6469660B2 (ja) 2019-02-13
DE112014006653T5 (de) 2017-01-26
US20170004981A1 (en) 2017-01-05
DE112014006653B4 (de) 2023-06-29
WO2015173906A1 (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
KR20160138299A (ko) 반도체 장치의 제조 방법
US8624408B2 (en) Circuit device and method of manufacturing the same
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
CN108604578B (zh) 电力用半导体装置及其制造方法
US20160343644A1 (en) Power semiconductor device and method of manufacturing the same
US8481367B2 (en) Method of manufacturing circuit device
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
US9978662B2 (en) Semiconductor device and manufacturing method for same
CN104064559A (zh) 半导体装置
CN108431950B (zh) 半导体装置及其制造方法
US7602060B2 (en) Heat spreader in a flip chip package
JP6667401B2 (ja) 電力用半導体装置の製造方法
JP2010086993A (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
US20200243348A1 (en) Method for manufacturing semiconductor module
JP5308107B2 (ja) 回路装置の製造方法
JP6012531B2 (ja) 半導体装置
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
US8614397B2 (en) Circuit device
WO2020174674A1 (ja) 回路基板の製造方法、回路基板及び回路パッケージの製造方法
KR20240114018A (ko) 적층형 파워 모듈 및 그 제조 방법
CN116705721A (zh) 半导体装置
JP2008004971A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101000976; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180305

Effective date: 20190731