CN114514599A - 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置 - Google Patents

半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN114514599A
CN114514599A CN202080069138.0A CN202080069138A CN114514599A CN 114514599 A CN114514599 A CN 114514599A CN 202080069138 A CN202080069138 A CN 202080069138A CN 114514599 A CN114514599 A CN 114514599A
Authority
CN
China
Prior art keywords
resin
sealing material
cavity
reservoir
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080069138.0A
Other languages
English (en)
Inventor
岩井贵雅
铃木裕一郎
白尾明稔
小杉祥
藤野纯司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114514599A publication Critical patent/CN114514599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/2602—Mould construction elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/2608—Mould seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

模塑模具(51)具备：朝向型腔(52)注入成为模塑树脂的流动树脂的树脂注入浇口部(59)、积存在型腔(52)中流动来的流动树脂的树脂积存部(63)、以及树脂积存浇口部(65)。树脂积存部(63)设置于隔着型腔(52)与配置有树脂注入浇口部(59)的一侧相反的一侧。树脂积存浇口部(65)将型腔(52)与树脂积存部(63)之间连通。树脂积存浇口部(65)的开口截面积比树脂注入浇口部(59)的开口截面积小。

Description

半导体制造装置、使用半导体制造装置的半导体装置的制造 方法及半导体装置
技术领域
本公开涉及半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置。
背景技术
从工业设备到家电及信息终端，在所有产品中功率半导体装置正在普及。对于搭载于家电的模块，特别要求小型化。功率半导体装置由于处理高电压及大电流，因此发热量大，为了使固定的容量的电流通电，需要向外部有效地散热，并且保持与外部的电绝缘性。
在功率半导体装置中，包括搭载有功率半导体元件等的芯片焊盘(die pad)的引线框架与功率半导体元件等一起由密封材料密封。在利用密封材料进行密封时，应用传递模塑法。在传递模塑法中，通过引线框架配置在模塑模具内，并向该模塑模具内注入密封材料，从而将功率半导体元件等密封。
在功率半导体装置中，需要将从功率半导体元件产生的热高效地向外部散热。因此，搭载功率半导体元件的芯片焊盘配置成覆盖与搭载有功率半导体元件的一侧相反的一侧的密封材料的厚度比覆盖搭载有功率半导体元件的一侧的密封材料的厚度薄。
当在模塑模具内配置引线框架时，从芯片焊盘中的与搭载有功率半导体元件的一侧相反的一侧到下模具(型腔的底面)为止的下方区域的距离(高度)比从芯片焊盘中的搭载有功率半导体元件的一侧到上模具(型腔的上表面)为止的上方区域的距离(高度)短。
现有技术文献
专利文献
专利文献1：日本特开平5-326594号公报
发明内容
发明所要解决的课题
在向模塑模具内注入密封材料时，在高度方向的距离相对短的下方区域中，与高度方向的距离相对长的上方区域相比，气泡容易被卷入，有时会在密封材料中残留空隙。当残留空隙时，密封材料的电绝缘性降低，作为功率半导体装置的可靠性有可能降低，对此采取了对策(例如专利文献1)。
本公开是鉴于这样的状况而完成的，一个目的在于提供一种抑制在密封材料中残留空隙的半导体制造装置，另一目的在于提供一种应用这样的半导体制造装置的半导体装置的制造方法，而且，又一目的在于提供一种通过这样的制造方法制造的半导体装置。
用于解决课题的技术方案
在本公开的半导体制造装置中，通过利用包括下模具和上模具的模塑模具形成在第一方向上延伸的型腔，在型腔内配置搭载有半导体元件的引线框架，并向型腔内注入密封材料，从而将引线框架与半导体元件一起密封，所述半导体制造装置具备密封材料注入浇口部、一个以上的密封材料积存部以及密封材料积存浇口部。密封材料注入浇口部朝向型腔注入密封材料。一个以上的密封材料积存部设置于隔着型腔与配置有密封材料注入浇口部的一方侧在第一方向上隔开距离的另一方侧，并积存经由型腔流入的密封材料。密封材料积存浇口部将型腔与密封材料积存部之间连通。密封材料注入浇口部具有第一开口截面积。密封材料积存浇口部具有第二开口截面积。第二开口截面积比第一开口截面积小。
本公开的半导体装置的制造方法具备以下的工序。准备引线框架。在引线框架搭载半导体元件。准备包括下模具及上模具并由下模具和所述上模具形成型腔的模塑模具。将搭载有半导体元件的引线框架配置在模塑模具内。向型腔内注入密封材料。拆卸模塑模具。准备模塑模具的工序具备准备如下的模塑模具的工序，所述模塑模具具备密封材料注入浇口部、一个以上的密封材料积存部以及密封材料积存浇口部。密封材料注入浇口部朝向型腔注入密封材料。一个以上的密封材料积存部设置于隔着型腔与配置有密封材料注入浇口部的第一侧相反的第二侧，并积存经由型腔流入的密封材料。密封材料积存浇口部将型腔与密封材料积存部之间连通。向型腔内注入密封材料的工序具备注入密封材料直到填充于型腔内的密封材料向密封材料积存部流入的工序。
本公开的半导体装置具备引线端子、芯片焊盘、半导体元件以及密封材料。芯片焊盘与引线端子连接。半导体元件搭载于芯片焊盘。密封材料以露出引线端子的一部分的方式将芯片焊盘及半导体元件密封。密封材料具有在第一方向上隔开距离并相互相向的第一侧部和第二侧部。在第一侧部具有第一密封材料痕迹。在第二侧部具有一个以上的第二密封材料痕迹。
发明效果
根据本公开的半导体制造装置，模塑模具具备密封材料注入浇口部、一个以上的密封材料积存部以及密封材料积存浇口部。由此，能够抑制在注入到型腔内的密封材料中残留空隙。
根据本公开的半导体装置的制造方法，通过使用具备密封材料注入浇口部、一个以上的密封材料积存部以及密封材料积存浇口部的模塑模具，能够抑制在密封材料中残留空隙。
根据本公开的半导体装置，通过使用具备所述模塑模具的半导体制造装置，能够抑制在密封材料中残留的空隙，提高电绝缘性。
附图说明
图1是示出实施方式1的半导体装置的外观的一例的第一俯视图。
图2是示出在该实施方式中图1所示的半导体装置的内部的构造的俯视图。
图3是示出在该实施方式中图1所示的截面线III-III处的剖视图。
图4是示出在该实施方式中第一变形例的半导体装置的剖视图。
图5是示出在该实施方式中第二变形例的半导体装置的剖视图。
图6是示出在该实施方式中半导体装置的外观的第二俯视图。
图7是示出在该实施方式中具备下模具和上模具的模塑模具的剖视图。
图8是示出在该实施方式中下模具的构造的俯视图。
图9是示出在该实施方式中模塑模具中的树脂注入浇口部的局部放大剖视立体图。
图10是示出在该实施方式中模塑模具中的树脂积存浇口部的第一局部放大剖视立体图。
图11是示出在该实施方式中模塑模具中的树脂积存浇口部的第二局部放大剖视立体图。
图12是示出在该实施方式中模塑模具中的树脂积存浇口部的局部放大剖视图。
图13是示出在该实施方式中模塑模具中的树脂积存浇口部的局部放大俯视图。
图14是示出在该实施方式中变形例的模塑模具中的树脂积存浇口部的局部放大剖视图。
图15是示出在该实施方式中半导体装置的制造方法的一个工序的俯视图。
图16是示出在该实施方式中在图15所示的工序之后进行的工序的剖视图。
图17是示出在该实施方式中在图16所示的工序之后进行的工序的剖视图。
图18是示出在该实施方式中排气孔的配置构造的一例的俯视图。
图19是示出在该实施方式中在图17所示的工序之后进行的工序的剖视图。
图20是示出在该实施方式中在图19所示的工序之后进行的工序的剖视图。
图21是在该实施方式中图20所示的工序中的俯视图。
图22是示出在该实施方式中在图20及图21所示的工序之后进行的工序的剖视图。
图23是示出在该实施方式中在图22所示的工序之后进行的工序的剖视图。
图24是示出比较例的半导体装置的制造方法的一个工序的剖视图。
图25是示出在该实施方式中变形例的半导体装置的制造方法的一个工序的俯视图。
图26是示出在该实施方式中第一变形例的模塑模具中的下模具的构造的俯视图。
图27是示出在该实施方式中使用图26所示的模塑模具的半导体装置的制造方法的一个工序的俯视图。
图28是示出在该实施方式中第二变形例的模塑模具中的下模具的构造的俯视图。
图29是示出在该实施方式中使用图28所示的模塑模具的半导体装置的制造方法的一个工序的俯视图。
图30是示出在该实施方式中使用第三变形例的模塑模具的半导体装置的制造方法的一个工序的剖视图。
图31是示出在该实施方式中第四变形例的模塑模具中的树脂积存浇口部的局部放大剖视图。
图32是示出在该实施方式中设置于模塑模具的排气孔的一例的局部俯视图。
图33是示出在该实施方式中图32所示的截面线XXXIII-XXXIII处的局部剖视图。
图34是示出实施方式2的模塑模具中的下模具的构造的俯视图。
图35是示出在该实施方式中使用图34所示的模塑模具的半导体装置的制造方法的一个工序的俯视图。
图36是示出在该实施方式中使用图34所示的模塑模具制造的半导体装置的外观的俯视图。
图37是示出实施方式3的模塑模具中的下模具的构造的俯视图。
图38是在该实施方式中图37所示的下模具的局部放大俯视图。
图39是示出在该实施方式中使用图37所示的模塑模具的半导体装置的制造方法的一个工序的俯视图。
图40是在该实施方式中第一变形例的模塑模具中的下模具的局部放大俯视图。
图41是在该实施方式中第二变形例的模塑模具中的下模具的局部放大俯视图。
图42是在该实施方式中第三变形例的模塑模具的局部放大剖视图。
图43是示出在该实施方式中从图42所示的模塑模具取下的半导体装置的局部放大立体图。
图44是在该实施方式中第四变形例的模塑模具的局部放大剖视图。
图45是示出在各实施方式中半导体装置的外观的另一例的俯视图。
图46是示出在各实施方式中半导体装置的外观的又一例的俯视图。
图47是示出实施方式4的模塑模具中的树脂积存浇口部的局部放大剖视图。
图48是示出在该实施方式中将由模塑模具形成的半导体装置安装于电子电路基板的状态的、包含局部截面的第一侧视图。
图49是示出在该实施方式中将由模塑模具形成的半导体装置安装于电子电路基板的状态的、包含局部截面的第二侧视图。
图50是示出实施方式5的模塑模具中的下模具的构造的俯视图。
图51是示出在该实施方式中使用图50所示的模塑模具的半导体装置的制造方法的一个工序的俯视图。
具体实施方式
实施方式1.
对实施方式1的半导体装置及半导体制造装置等进行说明。
(半导体装置)
首先，对利用半导体制造装置制造的半导体装置进行说明。如图1、图2及图3所示，在作为功率半导体装置的半导体装置1中，在引线框架45上分别搭载有作为半导体元件的功率半导体元件21及IC元件29。引线框架45与功率半导体元件21等一起由作为密封材料的模塑树脂33密封。
模塑树脂33具有第一侧部33a、第二侧部33b、第三侧部33c、第四侧部33d、第一主面33e及第二主面33f。第一侧部33a和第二侧部33b在X轴方向上隔开距离并相互相向，并且在Y轴方向上分别延伸。第三侧部33c和第四侧部33d在Y轴方向上隔开距离并相向，并且在X轴方向上分别延伸。第一主面33e和第二主面33f在Z轴方向上隔开距离并相互相向。
在模塑树脂33的表面残留有伴随将成为模塑树脂33的流动树脂注入到模塑模具内而产生的树脂痕迹34。在第一侧部33a具有作为第一密封材料痕迹的树脂注入痕迹34a。如后所述，树脂注入痕迹34a是残留在与注入模塑树脂(流动树脂)的树脂注入浇口部对应的位置的树脂痕迹。
在第二侧部33b具有作为第二密封材料痕迹的树脂积存痕迹34b。如后所述，树脂积存痕迹34b是残留在与树脂积存浇口部对应的位置的树脂痕迹。在此，树脂积存痕迹34b位于第二侧部中的与树脂注入痕迹34a在X轴方向上相向的位置。树脂积存痕迹34b的面积比树脂注入痕迹34a的面积小。
此外，在图1中，示出了从模塑树脂33的表面突出的凸状的树脂痕迹34。作为树脂痕迹34，根据将模塑树脂33从模塑模具拆卸时的拆卸方法的不同，有时也会形成从模塑树脂33的表面凹陷的凹状的树脂痕迹34。在该情况下，如图45所示，在第一侧部33a残留有凹状的树脂注入痕迹34a。在第二侧部33b残留有凹状的树脂积存痕迹34b。而且，如图46所示，例如，也有时会在第一侧部33a残留有凹状的树脂注入痕迹34a，在第二侧部33b残留有凸状的树脂积存痕迹34b。另外，也有时会残留有凸状的树脂注入痕迹34a并残留有凹状的树脂积存痕迹34b(未图示)。
引线框架45具备功率引线端子5、功率引线3、引线台阶部7、大芯片焊盘9、小芯片焊盘15(15a、15b、15c)、IC引线23以及IC引线端子25等。小芯片焊盘15包括3个小芯片焊盘15a、15b、15c。搭载功率半导体元件21的大芯片焊盘9等配置于比功率引线3的Z轴方向的位置(高度)低的位置。大芯片焊盘9等相对于功率引线3的Z轴方向的位置配置于模塑树脂33的第一主面11e侧。
将从大芯片焊盘9到第一主面11e的距离设为距离L1。将从大芯片焊盘9到第二主面11f的距离设为距离L2。距离L1比距离L2短。即，覆盖大芯片焊盘9中的与搭载有功率半导体元件21的一侧相反的一侧(第一面)的模塑树脂33的部分的厚度比覆盖大芯片焊盘9中的搭载有功率半导体元件21的一侧(第二面)的模塑树脂33的部分的厚度薄。如后所述，为了不在覆盖大芯片焊盘9的第一面的模塑树脂33的部分产生空隙，在模塑模具设置有树脂积存浇口部和树脂积存部。
在大芯片焊盘9上例如搭载有3个功率半导体元件21。3个功率半导体元件21分别利用导电性粘接剂19与大芯片焊盘9接合。在小芯片焊盘15a、15b、15c的每一个上例如搭载有一个功率半导体元件21。一个功率半导体元件21利用导电性粘接剂(未图示)与小芯片焊盘15a、15b、15c的每一个接合。
功率半导体元件21例如是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)或MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等。作为导电性粘接剂19，例如应用焊料或银膏等。
大芯片焊盘9经由引线台阶部7与功率引线3相连。小芯片焊盘15a、15b、15c分别具有弯曲部13。弯曲部13具有X方向成分和Y方向成分而倾斜地延伸。
小芯片焊盘15a的顶端17a的X坐标的值优选比引线台阶部7的终端部11a的X坐标的值大。小芯片焊盘15b的顶端17b的X坐标的值优选比引线台阶部7的终端部11b的X坐标的值大。小芯片焊盘15c的顶端17c的X坐标的值优选比引线台阶部7的终端部11c的X坐标的值大。
通过具有弯曲部13，即使在大芯片焊盘9的侧方(X轴负方向)的空间比较窄的情况下，也能够在大芯片焊盘9上搭载3个功率半导体元件21，并且在3个小芯片焊盘15a、15b、15c的每一个上搭载1个功率半导体元件21。由此，能够在半导体装置1内的有限的容积内高效地配置功率半导体元件21，能够有助于半导体装置1的小型化。
小芯片焊盘15a、15b、15c分别经由小芯片焊盘15的弯曲部13和引线台阶部7与功率引线3相连。功率引线3与功率引线端子5相连。功率引线端子5从模塑树脂33的第三侧部33c向外突出。
在IC引线23上例如搭载有2个IC元件29。2个IC元件29分别利用导电性粘接剂27与IC引线23接合。IC引线23与IC引线端子25相连。IC引线端子25从模塑树脂33的第四侧部33d向外突出。
对应的功率半导体元件21和IC元件29利用导线31电连接。对应的功率半导体元件21和功率引线3利用导线31电连接。对应的IC元件29和IC引线23利用导线31电连接。
导线31例如由金、银、铜或铝等金属形成。这样，在引线框架45上形成有电路。此外，作为导线31，也可以根据连接的部分适当地改变材质或粗细等。另外，也可以对连接导线31的部分实施用于提高导线31的接合力的涂层等处理。
此外，在上述的半导体装置1中，以功率引线端子5和IC引线端子25从模塑树脂33突出的构造为例进行了列举。如图4所示，作为半导体装置1，也可以是使功率引线端子5和IC引线端子25以不从模塑树脂33突出的方式在模塑树脂33的表面露出的构造。在该情况下，为了使导线31连接，作为与大芯片焊盘9相连的引线台阶部7，优选设为引线台阶部7a和引线台阶部7b这2个台阶。
另外，如图5所示，在对功率引线端子5施加比较低的电压的半导体装置1的情况下，功率引线端子5的高度方向的位置也可以是与大芯片焊盘9的高度方向的位置相同的位置。施加于功率引线端子5的电压比较低的情况例如是24V等的情况。在该情况下，不需要在引线框架上形成引线台阶部7的工序，能够有助于生产成本的降低。
如后所述，在模塑模具形成有注入模塑树脂的多个型腔。有例如具备第一型腔和第二型腔作为型腔的模塑模具。第一型腔和第二型腔通过浇道相连。注入到第一型腔的模塑树脂经由浇道向第二型腔注入。注入到第二型腔的模塑树脂的一部分经由树脂积存浇口部向树脂积存部流入。
在由注入到第一型腔的模塑树脂密封的半导体装置的表面，残留有由树脂注入浇口部引起的树脂痕迹和由浇道引起的树脂痕迹。如图6所示，作为由树脂注入浇口部引起的树脂痕迹34，残留有树脂注入痕迹34a。作为由浇道引起的树脂痕迹34，残留有浇道痕迹34c。树脂注入痕迹34a的面积和浇道痕迹34c的面积是大致相同的面积。
在由注入到第二型腔的模塑树脂密封的半导体装置的表面，残留有由浇道引起的树脂痕迹和由树脂积存浇口部引起的树脂痕迹。如图1所示，作为由浇道痕迹引起的树脂痕迹34，残留有树脂注入痕迹34a。作为由树脂积存浇口部引起的树脂痕迹34，残留有树脂积存痕迹34b。
此外，由于从浇道向第二型腔内注入模塑树脂，因此浇道痕迹34c也能够被理解为树脂注入痕迹34a。树脂积存痕迹34b的面积小于浇道痕迹34c(树脂注入痕迹34a)的面积。接着，对作为半导体制造装置的模塑模具进行说明。
(模塑模具)
如图7及图8所示，模塑模具51具有下模具53和上模具55。在模塑模具51形成有型腔52。型腔52在作为第一方向的X轴方向上延伸。型腔52例如包括第一型腔52a和第二型腔52b。如图7及图9所示，在模塑模具51形成有向第一型腔52a注入模塑树脂的树脂注入浇口部59。在模塑模具51形成有将第一型腔52a与第二型腔52b之间连通的浇道61。注入到第一型腔52a的模塑树脂经由浇道61向第二型腔52b注入。
如图7及图10所示，在模塑模具51形成有供注入到第二型腔52b的成为模塑树脂的流动树脂的一部分流入的树脂积存部63。在模塑模具51形成有将第二型腔52b与树脂积存部63连通的树脂积存浇口部65。如图8等所示，树脂积存部63及树脂积存浇口部65例如形成于下模具53。
树脂积存部63配置于隔着型腔52与配置有树脂注入浇口部59的一方侧在X轴方向上隔开距离的另一方侧。树脂积存浇口部65包括倾斜部67和作为遮挡部的可动销69。可动销69在上下方向(Z轴方向)上可动。
如图9及图10所示，作为树脂积存浇口部65中的倾斜部67所处的部分的第二开口截面积的开口截面积(例如，宽度LY2×高度LZ2)设定为比作为树脂注入浇口部59的第一开口截面积的开口截面积(例如，宽度LY1×高度LZ1)小。
在可动销69收容于下模具53的状态下，可动销69的顶端部分位于与下模具53的表面相同的位置。可动销69以从收容于下模具53的状态沿高度方向(Z轴方向)突出的方式可动。对于可动销69，要求抑制由于在Z轴方向上可动而发生磨损的情形。另外，可动销69要求作为阻止模塑树脂流动的遮挡部的功能。因此，可动销69的顶端部分优选在突出的状态下与框架37(下表面)分离例如约50μm左右。
此外，在图10中，示出了在利用下模具53和上模具55夹入引线框架中的框架37的状态下在下模具53(上表面53a)与上模具(下表面55a)之间形成与框架37的厚度相当的间隙的方式的模塑模具51。作为模塑模具51，不限于这样的方式，如图11所示，例如也可以是具有下模具53(上表面53a)与上模具55(下表面55a)抵接的部分的方式的模塑模具51。
再稍微详细地说明下树脂积存浇口部65等的构造。如图10及图12所示，倾斜部67以从顶部67a朝向树脂积存部63下降的方式倾斜。作为树脂积存浇口部65中的即将流入树脂积存部63之前的第三开口截面积的开口截面积(例如，LY3×LZ3)设定为比树脂积存浇口部65中的倾斜部67所处的部分的开口截面积(例如LY2×LZ2)大。如后所述，通过设置倾斜部67，从而容易使固化后的模塑树脂从下模具53脱模。
此外，具有第二开口截面积(LY2×LZ2)的部分66a与密封材料积存浇口部的第一部对应。具有第三开口截面积(LY3×LZ3)的部分66b与密封材料积存浇口部的第二部对应。
在利用模塑树脂进行密封的工序中，需要使欲流入树脂积存部63的模塑树脂(流动树脂)不残留于树脂积存部63。另外，为了抑制可动销69的磨损或破损，需要缩短可动销69相对于下模具53滑动的距离。具体而言，倾斜部67所处的部分的高度LZ2(参照图10)例如优选为300～500μm左右。模塑树脂即将流入树脂积存部63之前的树脂积存浇口部65的部分的高度LZ3(参照图10)优选为具有高度LZ2的2倍左右的高度，例如优选为600～1000μm左右。
对于可动销69，要求在沿上下方向可动时降低与下模具53的滑动摩擦。因此，如图13所示，作为可动销69的截面形状(X-Y平面)，例如优选为圆形或椭圆形。优选可动销69的直径D比树脂积存浇口部65的Y方向的宽度W小例如30μm左右，以便在可动销69突出到即将与框架抵接之前的高度时使模塑树脂流动的情况成为最小限度。
树脂积存浇口部65中的从倾斜部67的顶部67a到可动销69的中心的距离L18优先在可动销69不与倾斜部67重叠的距离内尽可能短。可动销69与专利文献1所记载的顶阀相比，由于可动销69的直径细且截面形状为圆形等，所以能够降低滑动摩擦，可动销69不易破损。
树脂积存浇口部65的宽度LY3(Y方向)越窄越优选，优选为树脂注入浇口部59的宽度LY1(参照图9)及浇道61的宽度的2分之1以下。为了使流入树脂积存部63的模塑树脂从下模具53脱模，树脂注入浇口部59的宽度LY3需要一定程度地确保截面积，例如优选约为0.5～1.5mm左右。另一方面，树脂积存浇口部65的宽度W优选为500μm以上，以使流入树脂积存部63的模塑树脂不残留于下模具53。
与同树脂积存浇口部对应的宽度与半导体装置的宽度相同的比较例的构造相比，能够抑制模塑树脂向树脂积存部63流入，能够将流入树脂积存部63的模塑树脂抑制为最小限度，并且能够将模塑树脂可靠地填充到型腔52内。需要说明的是，树脂积存部63的容积通过长度L11(X轴方向)、长度L10(Y轴方向)及长度L12(Z轴方向)进行调整。
在上述的模塑模具51中，对在下模具53形成有树脂积存浇口部65及树脂积存部63的情况进行了说明。如图14所示，作为模塑模具51，也可以在上模具55形成有树脂积存浇口部65及树脂积存部63。在该情况下，可动销69从收容于上模具55的状态突出到即将与框架接触之前的位置。
(半导体装置的制造方法)
接着，对应用上述的模塑模具的半导体装置的制造方法进行说明。首先，通过金属板的蚀刻或金属板的冲裁而形成引线框架45(参照图15)。在引线框架45上形成有大芯片焊盘9、小芯片焊盘15、IC引线23等。接着，通过使用弯曲模具对引线框架50实施弯曲加工，从而形成引线台阶部7(参照图15)。
在大芯片焊盘9及小芯片焊盘15的每一个上通过导电性粘接剂接合有功率半导体元件21(参照图15)。另外，在IC引线23上通过导电性粘接剂接合有IC元件29(参照图15)。接着，连接导线31。这样，如图15所示，形成由模塑树脂密封之前的包括搭载有功率半导体元件21等的引线框架45的多个半导体装置。在X轴方向上配置的一个半导体装置(引线框架45的朝向左侧的部分)和其他半导体装置(引线框架45的朝向右侧的部分)通过连接杆35连接。
接着，通过传递模塑法，由模塑树脂密封半导体装置。如图16所示，准备包括下模具53和上模具55的模塑模具51。在下模具53与上模具55之间配置搭载有功率半导体元件21等的引线框架45(参照图15)。优选的是，树脂注入浇口部59位于比引线框架45中的小芯片焊盘15靠近大芯片焊盘9的一侧。
大芯片焊盘9的面积大于小芯片焊盘15的面积。因此，有时难以在大芯片焊盘9与下模具53(型腔52的底面)之间的区域填充模塑树脂。因此，通过将树脂注入浇口部59配置于大芯片焊盘9的附近，能够在大芯片焊盘9与下模具53(型腔52的底面)之间的区域可靠地填充成为低粘度状态的模塑树脂的流动树脂。
另外，为了在该区域高效地填充模塑树脂(流动树脂)，优选树脂注入浇口部59的位置(Y轴方向)和浇道61的位置(Y轴方向)靠近大芯片焊盘9的中心位置(Y轴方向)。树脂注入浇口部59的位置(Y轴方向)和浇道61的位置(Y轴方向)处于大致相同的位置。
树脂积存部63与第二型腔52b经由树脂积存浇口部65相连。此外，在该时刻，可动销69位于上方，树脂积存浇口部65处于关闭的状态。
接着，在柱塞57中装填料片树脂81。通过在下模具53与上模具55合模后，一边使料片树脂81熔融一边使柱塞57上升，从而成为模塑树脂的熔融的流动树脂从树脂注入浇口部59向型腔52(52a)内注入。注入的流动树脂被填充到第一型腔52a内，接着到达浇道61。
如图17所示，到达浇道61的流动树脂在浇道61中流动并向第二型腔52b内注入。从大芯片焊盘9及小芯片焊盘15到上模具55(第二型腔52b的上表面)的距离比从大芯片焊盘9及小芯片焊盘15到下模具53(第二型腔52b的底面)的距离长。
因此，与比大芯片焊盘9及小芯片焊盘15靠下方的型腔52的区域RC2相比，流动树脂83更容易向比大芯片焊盘9及小芯片焊盘15靠上方的型腔52的区域RC1流动。由此，在区域RC1中流动的流动树脂83最终从区域RC1流入区域RC2，在区域RC2中流动的流动树脂83在小芯片焊盘15(15C)的下方的位置87(区域85)处最终合流。
在流动树脂83逐渐填充到型腔52内的期间，型腔52内的空气从设置于型腔52的排气孔79排出。如图18所示，排气孔79配置于型腔52的周围。排气孔79由设置于上模具55或下模具53的例如深度约为100μm左右的凹部构成。此外，将在后面再详细说明下排气孔79。
如图19所示，在小芯片焊盘15(15C)的下方的区域85中，当在区域RC1中流动的流动树脂83与在区域RC2中流动的流动树脂83合流时，空气容易卷入流动树脂83。在流动树脂83在区域85(位置87)处合流之前，可动销69位于上方，树脂积存浇口部65处于关闭的状态。卷入的空气在不被压溃的情况下有时会在流动树脂83(模塑树脂)中作为空隙而残留。
因此，接着，进行在流动树脂83内不使空隙残留的处理(工序)。如图20及图21所示，可动销69下降，打开树脂积存浇口部65。通过打开树脂积存浇口部65，第二型腔52b内的流动树脂83欲经由树脂积存浇口部65流入树脂积存部63。此外，在图21中，为了示出下模具53的构造，用双点划线示出框架37的部分。在以下的附图中，也根据需要用双点划线示出框架37的部分。
此时，位于小芯片焊盘15(15C)的下方的区域85的流动树脂83的部分也朝向树脂积存浇口部65流动。由此，即使在位于区域85的流动树脂83的部分残留有空隙，空隙也会从区域RC2被排除。这样，能够确保模塑树脂33(参照图3等)中的第一主面33e侧的电绝缘性。
接着，进行拆卸模塑模具51的处理(工序)。如图22所示，柱塞57被向上方(参照箭头)顶起。由此，将功率半导体元件21等密封的模塑树脂33从下模具53分离。此时，可设想到流入树脂积存部63并固化的模塑树脂99不会从下模具53脱落。
因此，可动销69也与柱塞57一起被向上方(参照箭头)顶起。通过使可动销69向上方突出，能够可靠地从下模具53取下模塑树脂99。接着，如图23所示，从下模具53取下的模塑树脂99通过模具冲头(未图示)从框架37取下。而且，位于浇道的模塑树脂的部分和位于树脂注入浇口部的模塑树脂的部分由模具冲头(未图示)分离。这样，制造图1～图3等所示的由模塑树脂33密封的半导体装置1。
在上述的半导体装置1中，能够确保模塑树脂33(参照图3等)中的第一主面33e侧的电绝缘性。关于这一点，与比较例的半导体装置的制造方法比较地进行说明。
如图24所示，在比较例的半导体装置的制造方法中，在模塑模具51中的隔着第二型腔52b与浇道61相向的部分，配置有排气孔79。排气孔79是配置于型腔52的周围的多个排气孔中的一个排气孔。此外，对于与实施方式的模塑模具52等相同的构件标注相同的附图标记，除了必要的情况以外不重复其说明。
从树脂注入浇口部59注入到第一型腔52a的流动树脂83经由浇道61向第二型腔52b注入。在第二型腔52b中，在小芯片焊盘15(15C)的下方的区域85(位置87)，在区域RC1中流动的流动树脂83与在区域RC2中流动的流动树脂83合流。此时，空气容易卷入流动树脂83。在模塑模具51配置有包括排气孔79在内的多个排气孔，从该排气孔排出流动树脂83中的空气。
然而，在流动树脂83合流的区域85中，卷入流动树脂83的空气难以排出。特别是，在卷入的空气的量多的情况下，被卷入的空气有时不会从排气孔排出而成为空隙并残留于流动树脂83。因此，在完成的半导体装置中，可设想到由于空隙的残留而模塑树脂33(参照图3等)的第一主面33e侧的电绝缘性恶化。
相对于比较例的半导体装置的制造方法，在实施方式1的半导体装置的制造方法中，在区域RC1中流动的流动树脂83和在区域RC2中流动的流动树脂83在区域85(位置87)合流之后，流动树脂83欲从树脂积存浇口部65向树脂积存部63流入。由此，即使在位于区域85的流动树脂83的部分残留有空隙，空隙也会从区域RC2被排除。其结果是，能够确保模塑树脂33(参照图3等)的第一主面33e侧的电绝缘性。
在完成的半导体装置中，通过将分别位于树脂注入浇口部59、浇道61及树脂积存浇口部65(参照图7等)的模塑树脂的部分分离，从而如开头所述，在半导体装置1的模塑树脂33的表面残留有表面的粗糙度比其他部分粗的树脂痕迹34(参照图1及图6)。
特别是，在第二型腔52b中被密封的半导体装置(参照图1)中，在第一侧部33a残留有浇道痕迹34c，在第二侧部33b残留有树脂积存痕迹34b。浇道的截面积与树脂注入浇口部的截面积相同，从浇道注入流动树脂，因此浇道痕迹34c能够被理解为树脂注入痕迹34a。
另一方面，在第一型腔52a中被密封的半导体装置(参照图6)中，在第一侧部33a残留有树脂注入痕迹34a，在第二侧部33b残留有浇道痕迹34c。树脂注入痕迹34a的面积与树脂积存痕迹34b的面积为大致相同的面积。
此外，在上述的半导体装置的制造方法中，对在图23所示的工序中利用模具冲头将从下模具53取下后的模塑树脂99从框架37和成为半导体装置的模塑树脂33取下的情况进行了说明。为了从模塑树脂33高效地取下模塑树脂99，如图25所示，也可以在框架37设置切口部39。
切口部39以在引线框架45配置于模塑模具51(下模具53)的状态下使树脂积存部63露出的方式形成。由此，在利用模具冲头将模塑树脂99从模塑树脂33取下时，能够使模具冲头与模塑树脂99直接抵接而高效地取下。
此外，在应用设置有这样的切口部39的引线框架45的情况下，在树脂积存浇口部65关闭的状态下，优选可动销69的顶端突出到从上模具55的下表面离开50μm左右的位置。
另外，在上述的半导体装置的制造方法中，对树脂积存浇口部65配置于最靠近树脂注入浇口部59的位置的情况进行了说明。具体而言，对树脂积存浇口部65的位置(Y轴方向)和浇道61(树脂注入浇口部59)的位置(Y轴方向)处于相同位置的模塑模具51进行了说明。也可以将树脂积存浇口部65配置于远离浇道61(树脂注入浇口部59)的位置(Y轴方向)的位置(Y轴方向)。
如图26所示，也可以应用树脂积存浇口部65例如配置于从浇道61的位置(Y轴方向)向Y轴正方向离开的位置(Y轴方向)的模塑模具51(下模具53)。在该情况下，从浇道61注入的流动树脂83到达树脂积存浇口部65为止的时间变得更长。
因此，在图27所示的向型腔52内注入流动树脂83的工序中，即使在位于区域85(参照图18等)的流动树脂83的部分残留有空隙，在流动树脂83欲到达树脂积存浇口部65并流入树脂积存部63为止的期间，空隙也会从区域85(区域RC2)被排除。其结果是，能够确保模塑树脂33(参照图3等)中的第一主面33e侧的电绝缘性。
而且，为了使流动树脂83可靠地填充于区域85(参照图18等)，优选树脂积存部63的容积较大。为了增大树脂积存部63的容积，如图28所示，例如优选维持树脂积存部63的X轴方向的长度L11，并将Y轴方向的长度L10设定得较长。
由此，在图29所示的向型腔52内注入流动树脂83的工序中，即使在位于区域85(参照图18等)的流动树脂83的部分残留有空隙，在流动树脂83流入树脂积存部63的期间，空隙也会从区域85(区域RC2)被可靠地排除。其结果是，能够可靠地确保模塑树脂33(参照图3等)中的第一主面33e侧的电绝缘性。
此外，在将流动树脂(模塑树脂)填充到例如在Y轴方向上也排列有多个的型腔的情况下(未图示)，优选将树脂积存部的Y轴方向的长度设定为不超过在Y轴方向上排列的型腔的长度的长度，并使X轴方向的长度变长。设想使用这样的模塑模具51并应用包括设置有切口部39的框架37的引线框架45(参照图25)的情况。在该情况下，优选树脂积存部63的X轴方向的长度不超过框架的宽度(X轴方向的长度)。
另一方面，也设想树脂积存部63的X轴方向的长度L11超过框架37的宽度的情况。在该情况下，如图30所示，优选设置通过从上方按压流入树脂积存部并固化的模塑树脂99而将模塑树脂99从模塑树脂33取下的机构。
另外，树脂积存部63的深度方向的长度L12(参照图12)越长则越优选。为了将流入树脂积存部63并固化的模塑树脂99从下模具良好地取下，优选树脂积存部63的底部位于型腔52的底面以上的位置(高度)。
而且，如图31所示，例如，也可以在模塑模具51的上模具55也设置确保积存流动树脂的区域的树脂积存部63。在该情况下，为了将流入树脂积存部63并固化的模塑树脂99从上模具55良好地取下，优选树脂积存部63的上表面位于不超过型腔52的上表面的位置(高度)。
在这样的模塑模具51中，能够充分确保树脂积存部63的容积，即使在位于区域85(参照图18等)的流动树脂83的部分残留有空隙，也能够在流动树脂83欲流入树脂积存部63的期间从区域85可靠地排除空隙。
在上述的半导体装置的制造方法中，如已经说明的那样，由于流动树脂83欲从树脂积存浇口部65向树脂积存部63流入，所以即使在位于区域85的流动树脂83的部分残留有空隙，空隙也会从区域RC2被排除。其结果是，能够确保模塑树脂33(参照图3等)的第一主面33e侧的电绝缘性。
在此，将与从大芯片焊盘9到第一主面11e的距离L1(参照图3)相当的模塑树脂33的厚度设为500μm左右。将半导体装置1的模塑树脂33的Z轴方向的厚度设为3.5mm左右。
在制造这样的半导体装置时，假设在位于区域85的流动树脂83的部分残留有空隙的情况下，为了将该空隙从区域RC2排除，作为树脂积存部63的体积，需要半导体装置1的模塑树脂33的体积的约3分之1左右的体积。
在上述的半导体装置的制造方法中，在模塑模具51设置有树脂积存浇口部65。树脂积存浇口部65的开口截面积比树脂注入浇口部59的开口截面积小。另外，在树脂积存浇口部65设置有控制流动树脂流入树脂积存部63的可动销69。
由此，能够使流入树脂积存部63的流动树脂83的量为最小限度，并且能够排出残留于流动树脂83的空隙。其结果是，能够将废弃的模塑树脂99(流动树脂83)的量抑制为最小限度，并且确保模塑树脂33的电绝缘性。此外，作为可动销69，也可以是仅具有将模塑树脂99从下模具53可靠地拆卸的功能的构件。
另外，在上述的半导体装置的制造方法中，从树脂注入浇口部59注入到第一型腔52a内的流动树脂83在浇道61中流动并向第二型腔52b内注入。为了使第一型腔52a中的流动树脂83的流动和第二型腔52b中的流动树脂83的流动成为大致相同的流动，优选树脂注入浇口部59的截面形状和浇道61的截面形状为相同的截面形状。另一方面，优选的是，树脂积存浇口部65的截面形状小于树脂注入浇口部59(浇道61)的截面形状。
由此，如已经说明的那样，残留于在第一型腔52a中被密封的半导体装置1的表面的树脂注入痕迹34a的面积和浇道痕迹34c的面积成为大致相同的面积(参照图6)。残留于在第二型腔52b中被密封的半导体装置1的表面的树脂积存痕迹34b的面积小于浇道痕迹34c(树脂注入痕迹34a)的面积(参照图1)。这样，在半导体装置1的表面残留包括树脂积存痕迹34b的树脂痕迹34，能够容易地从半导体装置1的外观(模塑树脂33)进行确认。
(模塑模具中的排气孔)
如上所述，在向型腔52内逐渐填充流动树脂83的期间，型腔52内的空气从形成于模塑模具51的排气孔79排出(参照图18)。
在图32及图33中，作为排气孔79的一例，示出了位于模塑模具51中的树脂积存部63附近的排气孔79。在上模具55设置有排气孔79a。在下模具53设置有排气孔79b。排气孔79b与树脂积存部63连通。
为了有效地排出型腔52内的空气，需要增大作为排气孔79的间隙。然而，例如，当提高作为设置于上模具55的排气孔79a的间隙的高度LZ4时，流动性树脂过度漏出的可能性会变高。因此，通过以与排气孔79a在高度方向(Z轴)相向的方式在下模具53设置排气孔79b，从而能够确保作为排气孔79的间隙的高度。
另外，通过设置树脂积存部63，从而促进流入树脂积存部63的流动性树脂的固化，抑制流动性树脂从与树脂积存部63连通的排气孔79b漏出。由此，与未设置树脂积存部63的情况相比，能够提高作为排气孔79b的间隙的高度LZ5。其结果是，能够将型腔52内的空气更高效地向模塑模具51之外排出。
为了确保利用上模具55和下模具53夹入引线框架45的区域(面积)，优选排气孔79a和排气孔79b配置于在高度方向上相向的位置。
排气孔79a的宽度LY1和排气孔79b的宽度LY2可以是相同的宽度，也可以是彼此不同的宽度。另外，排气孔79a的宽度方向(Y轴方向)的中心位置和排气孔79b的宽度方向(Y轴方向)的中心位置可以是相同的位置，也可以相互错开。
实施方式2.
对实施方式2的半导体制造装置等进行说明。在此，对应用相对于一个型腔具备多个树脂积存部的模塑模具的半导体制造装置等进行说明。
(模塑模具)
对作为半导体制造装置的模塑模具进行说明。如图34所示，在模塑模具51(下模具53)，例如形成有树脂积存部63a和树脂积存部63b作为树脂积存部63。形成有将第二型腔52b与树脂积存部63a连通的树脂积存浇口部65a。形成有将第二型腔52b与树脂积存部63b连通的树脂积存浇口部65b。
树脂积存浇口部65a配置于从浇道61的位置(Y轴方向)向Y轴正方向离开的位置(Y轴方向)。树脂积存浇口部65b配置于从浇道61的位置(Y轴方向)向Y轴负方向离开的位置(Y轴方向)。此外，关于除此以外的结构，由于与图7及图8所示的模塑模具51的结构相同，因此对相同构件标注相同的附图标记，除了必要的情况以外不重复其说明。
(半导体装置的制造方法)
接着，对使用上述的模塑模具的半导体装置的制造方法进行说明。
首先，与上述的半导体装置的制造方法同样地，形成由模塑树脂密封前的包括搭载有功率半导体元件等的引线框架的多个半导体装置。接着，通过传递模塑法，由模塑树脂密封半导体装置。如图35所示，搭载有功率半导体元件21等的引线框架45配置于模塑模具51。
在下模具53与上模具(未图示)合模后，流动树脂83从树脂注入浇口部59向型腔52(52a)内注入。注入到第一型腔52a的流动树脂83在浇道61中流动并向第二型腔52b内注入，逐渐被填充到第二型腔52b。
在此期间，如前所述，在区域RC1中流动的流动树脂83最终从区域RC1向区域RC2流入，与在区域RC2中流动的流动树脂83在小芯片焊盘15(15C)的下方的区域85(位置87)最终合流(参照图17及图19)。
在区域85中，当在区域RC1中流动的流动树脂83与在区域RC2流动中的流动树脂83合流时，空气容易卷入流动树脂83，卷入的空气在不被压溃的情况下有时会在流动树脂83(模塑树脂)中作为空隙而残留。
接着，与图20所示的工序同样地打开树脂积存浇口部65(65a、65b)。通过打开树脂积存浇口部65(65a、65b)，第二型腔52b内的流动树脂83欲经由树脂积存浇口部65a向树脂积存部63a流入或者欲经由树脂积存浇口部65b向树脂积存部63b流入。
此时，位于区域85的流动树脂83的部分也朝向树脂积存浇口部65流动。由此，即使在位于区域85的流动树脂83的部分残留有空隙，空隙也会从区域85被排除。
之后，与图22及图23所示的工序同样地，拆卸模塑模具，制造由模塑树脂密封的半导体装置。如图36所示，在完成的半导体装置1中，特别是在第二侧部33b残留有2个树脂积存痕迹34b。
在上述的半导体装置的制造方法中，树脂积存浇口部65(65a、65b)分别配置于从浇道61的位置(Y轴方向)沿Y轴方向(正或负)离开的位置(Y轴方向)。因此，与图26所示的模塑模具51的情况同样地，从浇道61注入的流动树脂83到达树脂积存浇口部65为止的时间变得更长。
由此，即使在位于区域85的流动树脂83的部分残留有空隙，在流动树脂83欲到达树脂积存浇口部65并流入树脂积存部的期间，空隙也会从区域85(位置87)被排除。其结果是，能够可靠地确保模塑树脂33的第一主面33e侧(参照图3)的电绝缘性。
另外，在上述的模塑模具51中，能够充分地确保树脂积存部63的体积。在半导体装置的制造中，有时在引线框架存在相对于模塑模具的定位孔。在这样的情况下，可设想到树脂积存部的Y方向的长度受到限制而无法充分确保树脂积存部的容积的情况。
在上述的模塑模具中，通过避开这样的框架的定位孔(未图示)并且设置2个树脂积存部65a、65b，从而能够确保作为树脂积存部65的充分的容积。通过充分确保树脂积存部65的容积，从而即使在区域85(参照图19等)残留有空隙的情况下，也能够可靠地排除该空隙。
而且，在上述的模塑模具51中，能够抑制将流入树脂积存部65并固化的模塑树脂的部分去除的模具冲头的磨损。在模塑模具51，形成有2个树脂积存部65a、65b作为树脂积存部65。由此，能够减小将分别流入树脂积存部65a、65b并固化的模塑树脂的部分去除的模具冲头的截面积。由此，与截面积大的一个模具冲头相比，能够抑制模具冲头的磨损，能够有助于生产成本的削减。
实施方式3.
对实施方式3的半导体制造装置等进行说明。
(模塑模具)
如图37所示，在作为半导体制造装置的模塑模具51(下模具53)，例如形成有树脂积存部63a和树脂积存部63b作为树脂积存部63。形成有将第二型腔52b与树脂积存部63a连通的树脂积存浇口部65a。形成有将第二型腔52b与树脂积存部63b连通的树脂积存浇口部65b。在树脂积存浇口部65a及树脂积存浇口部65b的每一个未配置作为遮挡部的可动销。
如图38所示，在下模具53形成有朝向树脂积存部63a突出的突出部93a和朝向树脂积存部63b突出的突出部93b。在利用模具冲头将流入树脂积存部63并固化的模塑树脂的部分取下时，框架37由包括突出部93a、93b的下模具53的部分从下方支承。
在树脂积存部63a中，将在X轴方向上配置突出部93a的树脂积存部63a的部分的Y轴方向的长度设为长度L16a。将在X轴方向上未配置突出部93a的树脂积存部63a的部分的Y轴方向的长度设为长度L15a。优选长度L16a比长度L15a短。
在树脂积存部63b中，将在X轴方向上配置突出部93b的树脂积存部63b的部分的Y轴方向的长度设为长度L16b。将在X轴方向上未配置突出部93b的树脂积存部63b的部分的Y轴方向的长度设为长度L15b。优选长度L16b比长度L15b短。
此外，长度L15a和长度L15b可以是不同的长度，也可以是相同的长度。长度L16a和长度L16b可以是不同的长度，也可以是相同的长度。
在树脂积存部63a中，将在Y轴方向上未配置突出部93a的树脂积存部63a的部分的X轴方向的长度设为长度L14a。在树脂积存部63b中，将在Y轴方向上未配置突出部93b的树脂积存部63b的部分的X轴方向的长度设为长度L14b。长度L14a及长度L14b优选设定为框架37的宽度的约2分之1左右的长度。由此，在利用模具冲头将流入树脂积存部63并固化的模塑树脂的部分取下时，能够确保按压框架37的区域。
如图37所示，树脂积存浇口部65a配置于从浇道61的位置(Y轴方向)向Y轴正方向离开的位置(Y轴方向)。树脂积存浇口部65b配置于从浇道61的位置(Y轴方向)向Y轴负方向离开的位置(Y轴方向)。优选的是，树脂积存浇口部65a及树脂积存浇口部65b分别配置于在引线框架配置于模塑模具51时最终填充流动树脂的、尽可能远离小芯片焊盘15(15C)(参照图19等)的下方的区域85(位置87)的位置。
优选的是，树脂积存浇口部65a配置于从第二型腔52b中的沿X轴方向延伸的部分(朝向纸面的上侧部分)向Y轴负方向离开0.5～2.0mm左右的位置。优选的是，树脂积存浇口部65b配置于从第二型腔52b中的沿X轴方向延伸的部分(朝向纸面的下侧部分)向Y轴正方向离开0.5～2.0mm左右的位置。由此，在利用模具冲头将流入树脂积存部63并固化的模塑树脂的部分取下时，抑制在半导体装置的模塑树脂产生缺口。
将树脂积存浇口部65a的Y轴方向的长度设为宽度Wa。将树脂积存浇口部65b的Y轴方向的长度设为宽度Wb。宽度Wa及宽度Wb越窄越优选。宽度Wa及宽度Wb优选为树脂注入浇口部59的宽度LY1(参照图9)及浇道61的宽度的2分之1左右以下。宽度Wa及宽度Wb例如优选为0.5～1.5mm左右，以使流入树脂积存部63并固化的模塑树脂的部分容易从下模具53脱落。
树脂积存浇口部65a及树脂积存浇口部65b各自的Z方向的长度(高度)优选较短。Z方向的长度例如优选为0.2～0.6mm左右，以使流入树脂积存部63并固化的模塑树脂的部分容易从下模具53脱落。将树脂积存浇口部65a及树脂积存浇口部65b各自的X轴方向的长度设为长度L17。考虑树脂积存浇口部65的开口截面积等，将长度L17设定为适当的长度。
(半导体装置的制造方法)
接着，对使用上述的模塑模具的半导体装置的制造方法进行说明。首先，与上述的半导体装置的制造方法同样地，形成由模塑树脂密封前的包括搭载有功率半导体元件等的引线框架的多个半导体装置。
接着，通过传递模塑法，由模塑树脂密封半导体装置。如图39所示，搭载有功率半导体元件21等的引线框架45配置于模塑模具51。在此，在引线框架45的框架37形成有切口部41a、41b。切口部41a以露出树脂积存部39a的方式形成。切口部41b以露出树脂积存部39b的方式形成。
另外，在注入流动树脂时，为了抑制IC引线23的位置在型腔52内沿上下(Z轴方向)变动，在引线框架45配置有将IC引线23与框架37相连的悬吊引线43。
在下模具53与上模具(未图示)合模后，流动树脂83从树脂注入浇口部59向型腔52(52a)内注入。注入到第一型腔52a的流动树脂83在浇道61中流动并向第二型腔52b内注入，逐渐被填充到第二型腔52b。
在此期间，如前所述，在区域RC1中流动的流动树脂83最终从区域RC1向区域RC2流入，与在区域RC2中流动的流动树脂83在小芯片焊盘15(15C)的下方的区域85(位置87)处最终合流(参照图17及图19)。
在区域85中，当在区域RC1中流动的流动树脂83与在区域RC2中流动的流动树脂83合流时，空气容易卷入流动树脂83，卷入的空气在不被压溃情况下有时会在流动树脂83(模塑树脂)中作为空隙而残留。
接着，通过从浇道61注入流动树脂83，从而第二型腔52b内的流动树脂83欲经由树脂积存浇口部65a向树脂积存部63a流入或者欲经由树脂积存浇口部65b向树脂积存部63b流入。
此时，位于区域85的流动树脂83的部分也朝向树脂积存浇口部65流动。由此，即使在位于区域85的流动树脂83的部分残留有空隙，空隙也会从区域RC2被排除。
之后，与图22及图23所示的工序同样地，拆卸模塑模具，制造由模塑树脂密封的半导体装置。在完成的半导体装置1中，与图36所示的半导体装置1同样地，在第二侧部33b残留有2个树脂积存痕迹34b。
在上述的半导体装置的制造方法中，树脂积存浇口部65(65a、65b)分别配置于从浇道61的位置(Y轴方向)沿Y轴方向(正或负)离开的位置(Y轴方向)。由此，与上述同样地，即使在位于区域85的流动树脂83的部分残留有空隙，在流动树脂83欲从树脂积存部65向树脂积存部63流入的期间，空隙也会从区域85(位置87)被排除。其结果是，能够可靠地确保模塑树脂33的第一主面33e侧(参照图3)的电绝缘性。
另外，在框架37形成有切口部41a、41b。切口部41a以露出树脂积存部39a的方式形成。切口部41b以露出树脂积存部39b的方式形成。由此，在利用模具冲头将分别流入树脂积存部63a、63b并固化的模塑树脂的部分取下时，能够使模具冲头在不与框架37接触的情况下与模塑树脂的部分接触而高效地取下。
而且，通过在框架37形成切口部41a、41b，从而作为树脂积存部63a、63b的容积，能够增加与该切口部41a、41b的体积(切口部41a、41b的XY平面中的面积×框架37的厚度)相当的容积量。
另外，通过在框架37形成切口部41a、41b，与未形成切口部的情况相比，与排气孔(未图示)相连的部分的截面积变大。由此，能够将更多的空气向排气孔引导，能够减少被取入流动树脂中的空气的量，抑制空隙残留。
而且，在上述的半导体装置的制造方法中，在利用模具冲头(未图示)去除悬吊引线43时，在下模具53形成有突出部93a及突出部93b，由此确保利用下模具53支承框架37的面积。由此，能够可靠地去除悬吊引线43。
此外，在上述的半导体制造装置中，对在模塑模具51(下模具53)形成有突出部93a及突出部93b的情况进行了说明。如图40所示，作为模塑模具51，也可以是未形成突出部93a及突出部93b的模塑模具51。在该情况下，优选利用模具冲头(未图示)同时取下分别流入树脂积存部63a、63b并固化的模塑树脂的部分和悬吊引线43。
另外，在上述的半导体制造装置中，对树脂积存浇口部65(65a、65b)在X轴方向上延伸的情况进行了说明。如图41所示，作为模塑模具51，树脂积存浇口部65(65a、65b)延伸的方向也可以向与X轴方向交叉的方向倾斜。
树脂积存浇口部65a例如也可以相对于X轴方向向Y轴方向(负方向)倾斜角度AL1。树脂积存浇口部65b例如也可以相对于X轴方向向Y轴方向(正方向)倾斜角度AL2。
通过应用这样的模塑模具51，从而流动树脂在树脂积存浇口部65a、65b中流动时的流动阻力变高，能够抑制流入树脂积存部63a、63b的流动树脂的量，并且抑制空隙残留。
另外，如图42所示，也可以在树脂积存部63的部分的树脂积存浇口部65侧与倾斜部67一起设置台阶部97。通过设置这样的台阶部97，如图43(虚线框S)所示，能够扩大模塑树脂33与流入树脂积存部63并固化的模塑树脂99之间的间隙。由此，能够利用模具冲头(未图示)容易地将固化后的模塑树脂99从模塑树脂33取下。
此外，如图44所示，作为模塑模具51，从尽可能确保树脂积存部63的容积的观点出发，不一定需要设置台阶部。另外，在图42及图44的每一个图中，用虚线示出设置于未配置树脂积存浇口部65的树脂积存部63的部分的倾斜部64。
在上述的模塑模具51的树脂积存部63中，通过设置与树脂积存部63连通且开口截面积窄的树脂积存浇口部65，与比较例(专利文献1)的方法相比，能够抑制流动树脂83流入树脂积存部63。另外，通过设置树脂积存浇口部65a和树脂积存浇口部65b作为树脂积存浇口部65，从而使朝向树脂积存浇口部65的流动树脂的流动分散。
由此，作为树脂积存部63的容积，即使是相当于半导体装置1的体积的约10分之1左右的容积，也能够延长流动树脂83流入树脂积存部63为止的时间。其结果是，即使在位于区域85(参照图19)的流动树脂83的部分残留有空隙，也能够在流动树脂83流入树脂积存部63为止的期间从区域85(位置87)排除空隙。另外，能够减少流入树脂积存部63的流动树脂83的量，能够有助于生产成本的降低。
在完成的半导体装置1中的、在第一型腔52a中被密封的半导体装置1的表面残留有树脂注入痕迹34a和浇道痕迹34c。树脂注入痕迹34a的面积与浇道痕迹34c的面积为大致相同的面积(参照图6)。另一方面，在第二型腔52b中被密封的半导体装置1的表面残留有浇道痕迹34c和树脂积存痕迹34b。树脂积存痕迹34b的面积小于浇道痕迹34c的面积(参照图1)。包括树脂积存痕迹34b的树脂痕迹34的表面粗糙，能够容易地从半导体装置1的外观(模塑树脂33)进行确认。
实施方式4.
对实施方式4的半导体制造装置等进行说明。在此，对应用能够将流入树脂积存部63并固化的模塑树脂用于安装的模塑模具的半导体制造装置等进行说明。
首先，对模塑模具进行说明。如图47所示，在模塑模具51中，在上模具55形成有树脂积存浇口部65及树脂积存部63。树脂积存部63的顶棚的位置(Z轴方向)配置于比型腔52的顶棚的位置(Z轴方向)高的位置。
将从上模具55的下端部到型腔52的顶棚的距离设为距离L19a，将从上模具55的下端部到树脂积存部63的顶棚的距离设为距离L19b。在模塑模具51中，树脂积存部63以距离L19b比距离L19a长的方式形成于上模具55。
接着，对使用上述的模塑模具51的半导体装置的制造方法进行说明。与实施方式1中说明的半导体装置的制造方法同样地，形成搭载有功率半导体元件21等的引线框架45(参照图15)。接着，在图47所示的模塑模具51配置引线框架45(参照图15)。
接着，与图16～图21所示的工序同样地，将流动树脂逐渐填充到型腔52内。在树脂积存部63中，流入树脂积存部63的流动树脂固化。之后，拆卸模塑模具51。此时，不将流入树脂积存部63并固化的模塑树脂99(参照图48)去除而是保持模塑树脂99与模塑树脂33相连的状态。这样，完成作为密封材料块部的模塑树脂99与模塑树脂33相连的状态的半导体装置1(参照图48)。
接着，如图48及图49所示，将半导体装置1安装于电子电路基板101。在电子电路基板101隔着导电性粘接剂103配置半导体装置1。此时，在预先设置于电子电路基板101的开口部101a嵌入模塑树脂99。此外，作为导电性粘接剂103，例如使用膏状焊料等。
接着，通过回流工序使导电性粘接剂103熔融，然后，通过冷却使导电性粘接剂103固化，将半导体装置1安装于电子电路基板101。
在上述的半导体装置1中，在向电子电路基板101安装时，能够防止回流工序中的半导体装置1的位置偏移。对此进行说明。
搭载有功率半导体元件等的半导体装置1的重量比安装于电子电路基板的以往的表面安装部件的重量重。另外，导电性粘接剂103固化前的导电性粘接剂103的粘接力弱于导电性粘接剂103固化后的接合力。
因此，在回流工序中，例如在输送电子电路基板101时，在导电性粘接剂103的粘接力下，无法将半导体装置1固定在电子电路基板101上，可设想到半导体装置1从电子电路基板101的安装位置偏移的情况。
在上述的半导体装置1中，模塑树脂99处于与模塑树脂33相连的状态。在电子电路基板101形成有供模塑树脂99嵌入的开口部101a。在将半导体装置1配置于电子电路基板101时，在设置于电子电路基板101的开口部101a嵌入模塑树脂99。
由此，进行半导体装置1的电子电路基板101上的定位。其结果是，在回流工序中，能够抑制半导体装置1从电子电路基板101的安装位置偏移。另外，通过抑制半导体装置1从电子电路基板101上的安装位置的偏移，也能够将导电性粘接剂103的量抑制为必要最小限度。
实施方式5.
对实施方式5的半导体制造装置等进行说明。在此，对应用具备多个树脂积存部的模塑模具的半导体制造装置等进行说明。
首先，对模塑模具进行说明。如图50所示，在模塑模具51(下模具53)，例如形成有树脂积存部63c、树脂积存部63d及树脂积存部63e作为树脂积存部63。树脂积存部63c、树脂积存部63d及树脂积存部63e串联相连。
形成有将树脂积存部63c与第二型腔52b连通的树脂积存浇口部65。作为将树脂积存部63间连通的密封材料积存部间浇口部，形成有树脂积存部间浇口部70。作为将树脂积存部63c与树脂积存部63d连通的树脂积存部间浇口部70，形成有树脂积存部间浇口部70a。作为将树脂积存部63d与树脂积存部63e连通的树脂积存部间浇口部70，形成有树脂积存部间浇口部70b。树脂积存浇口部65、树脂积存部间浇口部70a、70b的截面积可以是相同的截面积，也可以是不同的截面积，但优选比树脂注入浇口部59的截面积小。
此外，关于除此以外的结构，由于与图8所示的模塑模具51的结构相同，因此对相同构件标注相同的附图标记，除了必要的情况以外不重复其说明。
接着，对使用上述的模塑模具51的半导体装置的制造方法进行说明。与实施方式1中说明的半导体装置的制造方法同样地，形成搭载有功率半导体元件21等的引线框架45(参照图15)。接着，如图51所示，在模塑模具51配置引线框架45。
接着，与图16～图21所示的工序同样地，将流动树脂逐渐填充到型腔52内。第二型腔52b内的流动树脂经由树脂积存浇口部65向树脂积存部63c流入。当向树脂积存部62填充流动树脂时，经由树脂积存部间浇口部70a向树脂积存部63d流入。流入树脂积存部63d的流动树脂经由树脂积存部间浇口部70b向树脂积存部63e流入。在流入型腔52内的流动树脂固化后，拆卸模塑模具51，完成由模塑树脂密封的半导体装置。
在上述的半导体装置的制造方法中，在模塑模具51形成有树脂积存部63c、树脂积存部63d及树脂积存部63e作为树脂积存部63。树脂积存部63c、树脂积存部63d及树脂积存部63e通过树脂积存部间浇口部70串联相连。
因此，与使用形成有具有与将树脂积存部63c、树脂积存部63d及树脂积存部63e合计的容积相同的容积的1个树脂积存部的模塑模具的情况相比，依次填充于树脂积存部63c、树脂积存部63d及树脂积存部63e的流动树脂的速度变小。
由此，容易使型腔52内的区域85(参照图17等)的空隙从型腔52排出。其结果是，能够确保模塑树脂33(参照图3等)的第一主面33e侧的电绝缘性。
此外，在各实施方式中，作为半导体元件，以功率半导体元件为例进行了列举，但也能够应用于功率半导体元件以外的半导体元件。
对于在各实施方式中说明的半导体制造装置及制造方法等，可以根据需要进行各种组合。
此外，半导体装置包括以下的方式。
(附记1)
一种半导体装置，其中，具有：
引线端子；
芯片焊盘，所述芯片焊盘与所述引线端子连接；
半导体元件，所述半导体元件搭载于所述芯片焊盘；以及
密封材料，所述密封材料以露出所述引线端子的一部分的方式将所述芯片焊盘及所述半导体元件密封，
所述密封材料具有在第一方向上隔开距离并相互相向的第一侧部和第二侧部，
在所述第一侧部具有密封材料痕迹，
在所述第二侧部突出有密封材料块部。
(附记2)
根据附记1所述的半导体装置，其中，
具备形成有开口部的电子电路基板，
所述密封材料块部在嵌入所述开口部的状态下安装于电子电路基板。
本次公开的实施方式是例示，并不限定于此。本公开并不由上述说明的范围示出，而是由权利要求书示出，意在包括与权利要求书等同的意思及范围内的所有变更。
产业上的可利用性
本公开能够有效地用于通过传递模塑法制造的半导体装置及其制造方法。
附图标记说明
1功率半导体装置、3功率引线、5功率引线端子、7、7a、7b引线台阶部、9大芯片焊盘、11a、11b、11c终端部、13弯曲部、15、15a、15b、15c小芯片焊盘、17a、17b、17c顶端、19导电性粘接剂、21功率半导体元件、23IC引线、25IC引线端子、27导电性粘接剂、29IC元件、31导线、33模塑树脂、33a第一侧部、33b第二侧部、33c第三侧部、33d第四侧部、33e第一主面、33f第二主面、34树脂痕迹、34a树脂注入痕迹、34b树脂积存痕迹、34c浇道痕迹、35连接杆、37框架、39、41a、41b切口部、43悬吊引线、45引线框架、51模塑模具、52型腔、52a第一型腔、52b第二型腔、53下模具、53a上表面、55上模具、55a下表面、57柱塞、59树脂注入浇口部、61浇道、63、63a、63b、63c、63d、63e树脂积存部、64倾斜部、65、65a、65b、65c、65d树脂积存浇口部、66a、66b部分、67倾斜部、67a顶部、69可动销、79、79a、79b排气孔、70、70a、70b树脂积存部间浇口部、81料片树脂、83流动树脂、85区域、87位置、93a、93b突出部、97台阶、99模塑树脂、D直径、W、Wa、Wb宽度、AL1、AL2角度、L10、L11、L12、L14a、L14b、L15a、L15b、L16a、L16b、L17长度、L18距离、L19a、L19b长度、LZ4、LZ5高度、LY1、LY2宽度、101电子电路基板、101a开口部、103导电性粘接剂。

Claims (22)

1.一种半导体制造装置，所述半导体制造装置通过利用包括下模具和上模具的模塑模具形成在第一方向上延伸的型腔，在所述型腔内配置搭载有半导体元件的引线框架，并向所述型腔内注入密封材料，从而将所述引线框架与所述半导体元件一起密封，其中，所述半导体制造装置具备：
密封材料注入浇口部，所述密封材料注入浇口部向所述型腔内注入所述密封材料；
一个以上的密封材料积存部，所述一个以上的密封材料积存部配置于隔着所述型腔与配置有所述密封材料注入浇口部的一方侧在所述第一方向上隔开距离的另一方侧，并积存经由所述型腔流入的所述密封材料；以及
密封材料积存浇口部，所述密封材料积存浇口部将所述型腔与所述密封材料积存部之间连通，
所述密封材料注入浇口部具有第一开口截面积，
所述密封材料积存浇口部具有第二开口截面积，
所述第二开口截面积比所述第一开口截面积小。
2.根据权利要求1所述的半导体制造装置，其中，
所述密封材料积存浇口部及所述密封材料积存部设置于所述下模具及所述上模具中的至少任一方。
3.根据权利要求1或2所述的半导体制造装置，其中，
所述密封材料积存浇口部具备阻止所述密封材料从所述型腔向所述密封材料积存部流动的遮挡部。
4.根据权利要求3所述的半导体制造装置，其中，
在所述模塑模具中，
在向所述型腔内注入所述密封材料时，使所述遮挡部成为关闭的状态，
当在所述型腔内填充有所述密封材料的时刻，使所述遮挡部成为打开的状态。
5.根据权利要求1～4中任一项所述的半导体制造装置，其中，
所述密封材料积存浇口部具有：
第一部，所述第一部位于所述型腔侧并具有所述第二开口截面积；以及
第二部，所述第二部相对于所述第一部位于所述密封材料积存部侧并具有比所述第二开口截面积大的第三开口截面积。
6.根据权利要求5所述的半导体制造装置，其中，
所述半导体制造装置包括从所述第一部朝向所述第二部倾斜的倾斜部。
7.根据权利要求1～6中任一项所述的半导体制造装置，其中，
所述密封材料积存浇口部配置于所述另一方侧的最靠近所述密封材料注入浇口部的位置。
8.根据权利要求1～6中任一项所述的半导体制造装置，其中，
所述密封材料积存浇口部配置于所述另一方侧的从最靠近所述密封材料注入浇口部的位置向与所述第一方向交叉的第二方向离开的位置。
9.根据权利要求1～8中任一项所述的半导体制造装置，其中，
所述密封材料积存部包括第一密封材料积存部和第二密封材料积存部，
所述密封材料积存浇口部包括：
第一密封材料积存浇口部，所述第一密封材料积存浇口部将所述型腔与所述第一密封材料积存部之间连通；以及
第二密封材料积存浇口部，所述第二密封材料积存浇口部将所述型腔与所述第二密封材料积存部之间连通。
10.根据权利要求1～9中任一项所述的半导体制造装置，其中，
所述密封材料积存浇口部在与所述第一方向交叉的方向上将所述型腔与所述密封材料积存部连通。
11.根据权利要求1～8中任一项所述的半导体制造装置，其中，
所述密封材料积存部至少包括一个所述密封材料积存部和其他所述密封材料积存部，
所述密封材料积存浇口部将所述型腔与一个所述密封材料积存部之间连通，
一个所述密封材料积存部与其他所述密封材料积存部之间通过密封材料积存部间浇口部连通。
12.一种半导体装置的制造方法，其中，所述半导体装置的制造方法具有：
准备引线框架的工序；
在所述引线框架搭载半导体元件的工序；
准备模塑模具的工序，所述模塑模具包括下模具及上模具，并利用所述下模具和所述上模具形成型腔；
将搭载有所述半导体元件的所述引线框架配置在所述模塑模具内的工序；
向所述型腔内注入密封材料的工序；以及
拆卸所述模塑模具的工序，
准备所述模塑模具的工序具备准备如下的所述模塑模具的工序，所述模塑模具具备密封材料注入浇口部、一个以上的密封材料积存部以及密封材料积存浇口部，所述密封材料注入浇口部朝向所述型腔注入密封材料，所述一个以上的密封材料积存部设置于隔着所述型腔与配置有所述密封材料注入浇口部的第一侧相反的第二侧，并积存经由所述型腔流入的密封材料，所述密封材料积存浇口部将所述型腔与所述密封材料积存部之间连通，
向所述型腔内注入所述密封材料的工序具备注入所述密封材料直到填充于所述型腔内的所述密封材料向所述密封材料积存部流入的工序。
13.根据权利要求12所述的半导体装置的制造方法，其中，
准备所述模塑模具的工序包括准备具备如下的遮挡部的所述模塑模具的工序，所述遮挡部设置于所述密封材料积存浇口部并阻止所述密封材料从所述型腔向所述密封材料积存部流动，
向所述型腔内注入所述密封材料的工序包括：
在关闭所述遮挡部的状态下向所述型腔内注入所述密封材料的工序；以及
当在所述型腔内填充有所述密封材料之后，使所述遮挡部成为打开的状态，向所述型腔内注入所述密封材料直到填充于所述型腔内的所述密封材料向所述密封材料积存部流入的工序。
14.根据权利要求13所述的半导体装置的制造方法，其中，
拆卸所述模塑模具的工序包括如下的工序：通过使所述遮挡部在上下方向上运转并与所述引线框架、所述下模具及所述上模具中的任一方抵接，从而使所述下模具与所述上模具分离。
15.根据权利要求12～14中任一项所述的半导体装置的制造方法，其中，
拆卸所述模塑模具的工序包括：
将流入所述密封材料积存部的密封材料的部分从填充于所述型腔内的所述密封材料去除的工序；以及
将位于所述密封材料注入浇口部的所述密封材料的部分从填充于所述型腔内的所述密封材料去除的工序。
16.根据权利要求12～15中任一项所述的半导体装置的制造方法，其中，
准备所述引线框架的工序包括准备如下的所述引线框架的工序，所述引线框架包括芯片焊盘及成为引线端子的部分且所述芯片焊盘的高度位置与成为所述引线端子的部分的高度位置不同，
在所述引线框架搭载所述半导体元件的工序包括将所述半导体元件搭载于所述芯片焊盘的工序，
将所述引线框架配置在所述模塑模具内的工序包括如下的工序：以在所述芯片焊盘与构成所述型腔的所述下模具的部分之间形成在高度方向上具有第一距离的第一填充空间，并且在所述芯片焊盘与构成所述型腔的所述上模具的部分之间形成在所述高度方向上具有比所述第一距离长的第二距离的第二填充空间的方式，配置所述引线框架，
注入所述密封材料的工序包括将所述密封材料填充于所述第一填充空间和所述第二填充空间的工序。
17.根据权利要求12～16中任一项所述的半导体装置的制造方法，其中，
准备所述引线框架的工序包括准备如下的所述引线框架的工序，所述引线框架形成有在配置于所述模塑模具内的状态下不覆盖所述密封材料积存部所处的区域的切口部。
18.一种半导体装置，其中，所述半导体装置具有：
引线端子；
芯片焊盘，所述芯片焊盘与所述引线端子连接；
半导体元件，所述半导体元件搭载于所述芯片焊盘；以及
密封材料，所述密封材料以露出所述引线端子的一部分的方式将所述芯片焊盘及所述半导体元件密封，
所述密封材料具有在第一方向上隔开距离并相互相向的第一侧部和第二侧部，
在所述第一侧部具有第一密封材料痕迹，
在所述第二侧部具有一个以上的第二密封材料痕迹。
19.根据权利要求18所述的半导体装置，其中，
所述第二密封材料痕迹的面积小于所述第一密封材料痕迹的面积。
20.根据权利要求18或19所述的半导体装置，其中，
所述第二密封材料痕迹残留于所述第二侧部中的与所述第一密封材料痕迹在所述第一方向上相向的位置。
21.根据权利要求18～20中任一项所述的半导体装置，其中，
所述密封材料包括：
第一密封材料部分，所述第一密封材料部分覆盖在所述芯片焊盘搭载有所述半导体元件的一侧；以及
第二密封材料部分，所述第二密封材料部分覆盖与在所述芯片焊盘搭载有所述半导体元件的一侧相反的一侧，
所述第二密封材料部分的厚度比所述第一密封材料部分的厚度薄。
22.根据权利要求18～21中任一项所述的半导体装置，其中，
所述第二密封材料痕迹残留于所述第二侧部中的从与所述第一密封材料痕迹在所述第一方向上相向的位置沿着所述第二侧部隔开距离的位置。
CN202080069138.0A 2019-10-07 2020-09-29 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置 Pending CN114514599A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-184617 2019-10-07
JP2019184617 2019-10-07
PCT/JP2020/036886 WO2021070677A1 (ja) 2019-10-07 2020-09-29 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置

Publications (1)

Publication Number Publication Date
CN114514599A true CN114514599A (zh) 2022-05-17

Family

ID=75437907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080069138.0A Pending CN114514599A (zh) 2019-10-07 2020-09-29 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US20220293434A1 (zh)
JP (1) JP7269362B2 (zh)
CN (1) CN114514599A (zh)
DE (1) DE112020004809T5 (zh)
WO (1) WO2021070677A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334663A (zh) * 2023-09-28 2024-01-02 海信家电集团股份有限公司 智能功率模块和智能功率模块的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778332B2 (ja) * 1992-01-30 1998-07-23 日本電気株式会社 半導体装置の製造方法
JPH05326594A (ja) 1992-05-22 1993-12-10 Nec Corp 半導体装置の樹脂封止金型と樹脂封止方法
JP2007042709A (ja) * 2005-08-01 2007-02-15 Seiko Epson Corp 樹脂封止金型及び樹脂封止型電子部品
JP5116723B2 (ja) * 2009-05-07 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013207083A (ja) * 2012-03-28 2013-10-07 Seiko Epson Corp 電子デバイスの製造方法、及び樹脂成形型

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334663A (zh) * 2023-09-28 2024-01-02 海信家电集团股份有限公司 智能功率模块和智能功率模块的制造方法

Also Published As

Publication number Publication date
JP2023083481A (ja) 2023-06-15
JP7269362B2 (ja) 2023-05-08
JPWO2021070677A1 (zh) 2021-04-15
US20220293434A1 (en) 2022-09-15
DE112020004809T5 (de) 2022-06-15
WO2021070677A1 (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
KR100576298B1 (ko) 수지몰드형 디바이스 및 그 제조장치
CN205376495U (zh) 半导体器件
CN107078127B (zh) 电力用半导体装置及其制造方法
US11062980B2 (en) Integrated circuit packages with wettable flanks and methods of manufacturing the same
US10985093B2 (en) Semiconductor device and method for producing semiconductor device
US8466009B2 (en) Method of fabricating a semiconductor package with mold lock opening
CN114514599A (zh) 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置
US10777536B2 (en) Semiconductor package with air cavity
KR20180083789A (ko) 회로 부품의 제조 방법 및 회로 부품
JP7504258B2 (ja) 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP7090716B2 (ja) 半導体装置
JP3452502B2 (ja) モールドパッケージ
US11887864B2 (en) Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals
JP5261851B2 (ja) 半導体装置の製造方法
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP5408039B2 (ja) 電子装置
JP2008218525A (ja) 導電部材の切断方法および回路装置の製造方法
CN115732455A (zh) 无引线框激光直接成型封装
CN115335987A (zh) 半导体装置及半导体装置的制造方法
CN117716494A (zh) 具有嵌入式电连接的载体、具有载体的部件及载体的制造方法
CN102709198A (zh) 防止基板周边外露的模封阵列处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination