CN115732455A - 无引线框激光直接成型封装 - Google Patents

无引线框激光直接成型封装 Download PDF

Info

Publication number
CN115732455A
CN115732455A CN202211049812.6A CN202211049812A CN115732455A CN 115732455 A CN115732455 A CN 115732455A CN 202211049812 A CN202211049812 A CN 202211049812A CN 115732455 A CN115732455 A CN 115732455A
Authority
CN
China
Prior art keywords
layer
forming
resin
conductive
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211049812.6A
Other languages
English (en)
Inventor
L·格兰迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN115732455A publication Critical patent/CN115732455A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开的实施例涉及无引线框激光直接成型封装。本公开涉及包括第一激光直接成型(LDS)树脂层和在第一LDS树脂层上的第二LDS树脂层的半导体封装。第一LDS树脂层和第二LDS树脂层的各个表面利用LDS工艺通过将各个表面暴露于激光而图案化。分别图案化第一LDS树脂层和第二LDS树脂层激活分别存在于第一LDS树脂层和第二LDS树脂层内的添加剂材料，从而将添加剂材料从非导电状态转换为导电状态。LDS工艺之后是化学镀步骤和电镀工艺，以形成耦合到第一和第二LDS树脂层内的多个管芯的导电结构。模制化合物层形成于导电结构的表面上且覆盖导电结构的表面。在完成这些步骤之后，沿着填充有导电材料的通道切割第一LDS树脂层和第二LDS树脂层。

Description

无引线框激光直接成型封装
技术领域
本公开涉及一种无引线框半导体封装，以及一种利用激光直接成型(LDS)来形成无引线框半导体封装的方法。
背景技术
通常，形成常规半导体封装的方法包括利用引线框以在常规半导体封装内形成导电组件(例如，总线条、管芯焊盘、引线等)。举例来说，可通过将多个半导体管芯耦合到引线框的管芯焊盘部分(例如，将成为常规半导体封装中的单个封装的管芯焊盘的部分)来形成常规半导体封装。在将所述多个管芯耦合到所述管芯焊盘部分之后，可通过接合及缝合技术形成多个电线以将所述多个管芯的相应有源表面处的接触焊盘耦合到所述引线框的多个引线部分中的相应引线部分(例如，将变成常规半导体封装中的单个封装的引线的部分)。在形成所述电线之后，可利用模制工具形成模制化合物以覆盖所述多个管芯，所述多个引线，所述多个管芯焊盘及所述多个电线。电线可以嵌入或包住模制化合物。在形成模制化合物之后，沿着锯线(例如，切口线)将引线框和模制化合物切割以形成切割(例如，单个切割)的常规半导体器件封装。
为了执行如上所述的常规半导体封装的形成方法。由于制造商必须等待接收引线框的装运，所以可延长获得用于形成常规半导体封装的引线框的前置时间。举例来说，当从第三方制造获得引线框时，可增加用于形成或制造常规半导体封装的交付时间，从而导致较少的半导体封装被出售并运送到客户。
由于形成常规半导体封装的方法包括引线框，因此常规半导体封装也可能在总厚度减小方面受到限制。例如，由于引线框需要足够厚以避免在运输和制造期间处理引线框时发生变形，因此引线框的厚度可能受到限制。引线框厚度的这种有限减小限制了可减小的常规半导体封装的厚度量。
由于形成常规半导体封装的方法包括形成电线，所以提供引线与管芯之间的间隙区域，使得可形成电线以将管芯耦合到引线。利用电线在引线和管芯之间形成这些电连接可能导致常规半导体封装的总厚度受到限制，使得总厚度不能进一步减小。
发明内容
由于形成常规半导体封装的方法包括引线框，因此常规半导体封装的总厚度也可在减小方面受到限制。例如，由于引线框需要足够厚以避免在运输和制造期间处理引线框时发生变形，因此引线框的厚度可能受到限制。引线框厚度的有限减小限制了可减小的常规半导体封装的厚度量，使得常规半导体封装的总厚度大于本公开的无引线框半导体封装的总厚度。
本公开涉及形成无引线框半导体封装。换句话说，形成无引线框的半导体封装而不利用如先前论述的常规半导体封装的引线框。相反，激光直接成型(LDS)工艺被用于在本公开的半导体封装的实施例中形成导电结构。
由于本公开的无引线框半导体封装是在不利用引线框的情况下形成的，因此与制造如先前所论述的常规半导体封装相比，可减少用于制造本公开的无引线框半导体封装的前置时间，这是因为制造商不受限于从第三方供应商获得引线框。由于本公开的无引线框半导体封装不包括引线框，因此与包括引线框的常规半导体封装相比，无引线框半导体封装可相对较薄。
附图说明
为了更好地理解实施例，现在将通过示例的方式参考附图。在附图中，除非上下文另有说明，否则相同的附图标记表示相同或相似的元件或动作。附图中元件的尺寸和相对比例不必按比例绘制。例如，这些元件中的一些可以被放大和定位以提高绘图清晰度。
图1A说明本公开的无引线框半导体封装的实施例的透视图；
图1B示出无引线框半导体封装的实施例的左侧视图；
图1C示出了无引线框半导体封装的实施例的正视图；
图1D示出了无引线框半导体封装的实施例的仰视图；
图1E示出了沿图1A和图1D所示的线1B－1B截取的无引线框半导体封装的实施例的截面图；
图1F示出了图1E所示的无引线框半导体封装的实施例的截面图中的部分1F的放大图；
图2A说明本公开的无引线框半导体封装的备选实施例的横截面图；
图2B示出了的无引线框半导体封装的另一备选实施例的横截面图；
图3A－图3N示出了制造如图1A－图1F所示的本公开的无引线框半导体封装的方法的实施例；以及
图4说明制造本公开的无引线框半导体封装的又一备选实施例的方法的备选实施例。
具体实施方式
在以下描述中，阐述某些特定细节以便提供对本公开的各种实施例的透彻理解。然而，所属领域的技术人员将了解，可在没有这些特定细节的情况下实践本公开。在其它实例中，未详细描述与电子组件、封装及半导体制造技术相关联的众所周知的结构以避免不必要地模糊对本公开实施例的描述。
除非上下文另有要求，否则在整个说明书和随后的权利要求中，词语“包括”及其变体，例如“包括了”和“包括有”应以开放的，包括的意义来解释，即，解释为“包括但不限于”。
诸如第一，第二，第三等的序数的使用不一定暗示排序的顺序意义，而是可以仅区分动作或类似结构或材料的多个实例。
在整个说明书中对“一个实施例”或“实施例”的引用意味着结合所述实施例描述的特定特征，结构或特性被包括在至少一个实施例中。因此，在本说明书中各处出现的短语“在一个实施例中”或“在实施例中”不一定都指同一实施例。此外，特定特征，结构或特性可以以任何合适的方式组合在一个或多个实施例中。
术语“顶部”，“底部”，“上”，“下”，“左”和“右”仅用于基于如下在本公开中的附图的讨论中的部件的取向的讨论目的。这些术语不作为本公开中明确公开，隐含公开或固有公开的可能位置的限制。
术语“基本上”用于阐明当在现实世界中制造包装时可能存在微小的差异和变化，因为没有什么可以被制成完全相等或完全相同。换句话说，“基本上”意味着并表示在实际操作中可能有一些微小的变化，而是在选定的公差内制造或制造。
如在本说明书和所附权利要求中所使用的，单数形式“一个”，“一种”和“所述”包括复数指示物，除非内容另外清楚地指明。
虽然相对于半导体管芯示出和描述了各种实施例，但是将容易理解，本公开的实施例不限于此。在各种实施例中，本文中所描述的结构，器件，方法等可实施于任何合适类型或形式的半导体管芯中或以其它方式用于任何合适类型或形式的半导体管芯，并且可利用任何合适的半导体管芯和封装技术来制造。
在至少一个实施例中，一种无引线框的半导体封装(例如，无引线框的半导体器件封装，无引线框的集成电路封装，无引线框的半导体管芯封装等)包括包括第一添加剂材料的第一层和包括第二添加剂材料的第二层。在一些实施方案中，第一添加剂材料和第二添加剂材料可以彼此相同，而在一些其它实施方案中，第一添加剂材料和第二添加剂材料可以彼此不同。第一添加剂材料和第二添加剂材料可以是当暴露于激光时、例如在激光直接成型(LDS)工艺期间变得导电的非导电金属化合物。然而，当第一非导电添加剂材料和第二非导电添加剂材料暴露于激光时，第一添加剂材料和第二添加剂材料从非导电状态转变为导电状态(例如，从非导电材料转变为导电材料)。管芯在第一层上并通过粘合剂耦合到第一层。多个导电结构中的一些导电结构延伸穿过第一层和第二层，并且多个导电结构中的一些导电结构耦合到管芯的接触焊盘。多个导电结构中的每个导电结构包括多层导电材料。导电结构可包括耦合到管芯的接触焊盘中的相应接触焊盘的相应第一端，并且可包括从封装暴露的相应第二端，使得无引线框半导体封装外部的电组件可与管芯电通信。换句话说，所述多个导电结构提供导电路径，沿着所述导电路径可将电信号发送到半导体封装内的管芯以及从半导体封装内的管芯发送电信号。
在至少一个实施例中，制造本公开的无引线框半导体封装的至少一个实施例的方法包括形成包括第一添加剂材料的第一LDS兼容树脂的晶片。所述晶片包括多个凹部，这些凹部在多个管芯中的一些管芯将要耦合到晶片的位置处彼此分离且不同。在形成晶片之后，多个管芯在多个凹部的相应凹部处耦合到晶片。例如，可以在多个凹部的每个凹部中形成粘合剂，并且在形成粘合剂之后，拾取和放置机器可以将多个管芯的每个管芯放置到多个凹部的相应凹部中的粘合剂上。在多个管芯通过粘合剂耦合到晶片之后，包括第二添加剂材料的第二LDS兼容树脂形成在晶片上并且覆盖多个管芯，使得多个管芯夹在晶片和第二LDS兼容树脂之间。
在形成第二LDS相容树脂之后，执行激光直接成型(LDS)工艺以形成(例如，图案化)多个第一开口、多个第二开口、多个槽、多个凹部和多个通道。多个第一开口中的一些第一开口延伸到第二LDS兼容树脂中，到达管芯的相应接触焊盘。多个第二开口中的一些第二开口完全延伸穿过第二LDS兼容树脂层并且完全穿过晶片到达多个凹部中的一些凹部，这些凹部延伸到晶片的表面中。多个槽中的一些槽从多个第一开口中的一些第一开口延伸到多个第二开口中的一些第二开口。槽延伸到第二LDS相容树脂中。通道在多个第二凹部中相应的凹部之间延伸，并延伸到第二树脂层中。
LDS工艺包括将晶片和第二LDS兼容树脂暴露于激光以去除晶片和第二LDS兼容树脂的部分。当激光去除晶片和第二LDS兼容树脂的部分时，激光还分别激活晶片和第二LDS兼容树脂内的第一添加剂材料和第二添加剂材料。第一添加剂材料和第二添加剂材料的激活导致第一导电层的形成。还通过将激光暴露于晶片和第二LDS兼容树脂来形成微粗糙(micro-rough)表面，第一导电层沿着第二LDS兼容树脂延伸。第一导电层可以包括多个不连续的导电部分。所述第一导电层分别沿界定所述多个第一开口、所述多个第二开口、所述多个凹部、所述多个槽及所述多个通道的相应侧壁及相应表面延伸，并且至少部分地覆盖所述相应侧壁及相应表面。
在通过LDS工艺图案化晶片和第二LDS兼容树脂之后，执行化学镀工艺，以便在第一导电层上形成第二导电层。第二导电层沿第一导电层填充任何不连续部分，使得第二导电层沿多个第一开口、多个第二开口、多个凹部、多个槽和多个通道连续延伸。在化学镀工艺之后，执行电解电镀工艺，在第二导电层上形成第三导电层。形成第一、第二和第三导电层导致分别用第一、第二和第三导电层的导电材料至少部分地填充多个第一开口、多个第二开口、多个凹部、多个槽和多个通道。彼此堆叠的第一、第二和第三导电层形成多个导电结构。
在形成第一、第二和第三导电层之后，晶片、第二LDS兼容树脂层LDS兼容树脂层以及第一导电层、第二导电层和第三导电层沿着多个通道被切割。此切割工艺可通过锯工具、切割工具或用于将晶片组合件切割成本揭示内容的无引线框半导体封装的至少一个实施例中的个别者的某一其它类型的工具来执行。
通常，形成常规半导体封装的方法包括利用引线框以在常规半导体封装内形成导电组件(例如，总线条、管芯焊盘、引线等)。举例来说，可通过将多个半导体管芯耦合到引线框的管芯焊盘部分(例如，将成为常规半导体封装中的单个封装的管芯焊盘的部分)来形成常规半导体封装。在将所述多个管芯耦合到所述管芯焊盘部分之后，可通过接合及缝合技术形成多个电线以将所述多个管芯的相应有源表面处的接触焊盘耦合到所述引线框的多个引线部分中的相应引线部分(例如，将变成常规半导体封装中的单个封装的引线的部分)。在形成所述电线之后，可利用模制工具形成模制化合物以覆盖所述多个管芯、所述多个引线、所述多个管芯焊盘及所述多个电线。电线可以嵌入或包住模制化合物。在形成模制化合物之后，沿着锯线(例如，切口线)将引线框和模制化合物切割以形成切割(例如，单个切割)的常规半导体器件封装。
与制造如上所述的无引线框半导体封装的至少一个实施例的方法不同，为了执行如上所述的形成常规半导体封装的方法，通常存在用于从第三方获得用于形成常规半导体封装的引线框的额外前置时间。此额外的交付时间意味着与顾客等待接收无引线框半导体封装的至少一个实施例的时间段相比，顾客等待接收常规半导体封装的装运的时间段通常更长。
举例来说，当从第三方制造获得引线框以制造常规半导体封装时，用于制造常规半导体封装的前置时间可大于用于制造本公开的无引线框半导体封装的前置时间。相对于无引线框的半导体封装，此前置时间的差异可导致较少的常规半导体封装出售并运送到客户。
因为形成常规半导体封装的方法包括引线框，所以常规半导体封装的总厚度可由于使用引线框而在减小方面受到限制。换句话说，与无引线框的本公开的无引线框半导体封装相比，常规半导体封装可相对较厚。换句话说，本公开的无引线框半导体封装可比其中利用引线框来制造常规半导体封装的常规半导体封装相对更薄。例如，由于引线框需要足够厚以避免在运输和制造期间处理引线框时发生变形，因此引线框的厚度可能受到限制。引线框厚度的此有限减小限制了可减小常规半导体封装的厚度量，使得常规半导体封装的总厚度大于本公开的无引线框半导体封装的总厚度。
由于形成常规半导体封装的方法包括形成电线，所以提供引线与管芯之间的间隙区域，使得可形成电线以将管芯耦合到引线。利用电线在常规半导体封装中在引线与管芯之间形成这些电连接可导致常规半导体封装的总厚度受到限制，使得总厚度无法进一步减小。换句话说，本公开的无引线框半导体封装可比其中利用引线框来制造常规半导体封装的常规半导体封装相对更薄。
图1A说明本公开的无引线框的半导体封装100的透视图。半导体封装100可称为无引线框半导体封装、无引线框集成电路管芯封装、或可称为不包括引线框的某一其它类似或相似类型的封装。
半导体封装100包括第一层102、第二层104和第三层106。第二层104在第一层102上，并且第三层106在第二层104上。第一层102可以通过第二层104与第三层106完全分离。换句话说，第二层104夹在第一层102与第三层106之间。
在半导体封装100的此实施例中，第一层102包括第一添加剂材料，并且第二层104经掺杂包括第二添加剂材料。例如，第一层102可以掺杂有第一添加剂材料，第二层104可以掺杂有第二添加剂材料。第一和第二添加剂材料可以是非导电金属化合物，当在激光直接成型(LDS)工艺期间暴露于激光时，所述非导电金属化合物转化为导电材料(例如，激活的)。具有第一添加剂材料的第一层102可以是由LDS兼容树脂制成的第一LDS层，所述LDS兼容树脂具有或包括第一添加剂材料，并且第二层104可以是由LDS兼容树脂制成的第二LDS层，所述LDS兼容树脂具有或包括第二添加剂材料。第三层106是非导电层，例如模制化合物、树脂、环氧树脂、聚合化合物或一些其它类型的非导电层。通常，与第一和第二层102，104分别不同，第三层106未掺杂有或不包括添加剂材料，第一和第二层102，104掺杂有或包括非导电添加剂材料，当在LDS工艺期间暴露于激光时，非导电添加剂材料转化为导电材料。
半导体器件封装100的第一表面108与半导体器件封装100的第二表面110相对。第一表面108包括第一层102的相应表面，第二表面110包括第三层106的相应表面。第一表面108分别背离第二和第三层104，106，并且第二表面110分别背离第一和第二层102，104。
半导体封装100的多个第一侧壁112分别包括第一层102，第二层104及第三层106的相应侧壁及多个引线114的相应暴露侧壁124。存在于多个第一侧壁112处的第一，第二和第三层102，104，106的相应侧壁大体上共面且大体上彼此齐平。存在于多个第一侧壁112处的多个引线114的相应暴露侧壁124分别与第一，第二和第三层102，104，106的相应侧壁大体上共面且大体上齐平。
如图1A中容易看到的，多个引线114的相应引线存在于图1A中容易看到的第一侧壁112处。虽然在图1A中不可见，但如图1A中容易可见，多个引线114中的相应引线沿着与第一侧壁112相对的相应第一侧壁112存在。
半导体封装100的多个第二侧壁116包括第一，第二和第三层102，104，106的相应侧壁。然而，与多个引线114的相应暴露侧壁124在其处暴露的多个第一侧壁112不同，引线114不存在于多个第二侧壁116处。存在于多个第二侧壁116处的第一，第二和第三层102，104，106的相应侧壁大体上共面且大体上彼此齐平。
第一表面108在多个第一侧壁112的相对侧壁之间和多个第二侧壁116的相对侧壁之间延伸。第二表面110在多个第一侧壁112的相对侧壁之间和多个第二侧壁116的相对侧壁之间延伸。
第一侧壁112横向于多个第二侧壁116。第一侧壁112在多个第二侧壁116的相对侧壁之间延伸，并且第一侧壁112具有在多个第二侧壁116的相对侧壁之间延伸的第一长度118。
第二侧壁116横向于第一侧壁112。多个第二侧壁116中的每个第二侧壁116在多个第一侧壁112中的相对侧壁之间延伸，并且多个第二侧壁116中的每个第二侧壁116具有在多个第一侧壁112中的相对侧壁之间延伸的第二长度120。在半导体封装100的此实施例中，第二长度120大体上等于第一长度118，使得当在底部平面图或顶部平面图中观看时，半导体封装100具有正方形轮廓。在图1D中可以容易地看到半导体封装100的底部平面图。
在半导体封装100的备选实施例中，第一长度118可大于第二长度120或第一长度118可小于第二长度120，使得当在底部平面图或顶部平面图中观看时，半导体封装100具有矩形轮廓。在半导体封装100的备选实施例中，沿着第一侧壁112可存在对于如图1A和1B中容易看到的五个引线114的多个引线114，或沿着第一侧壁112可存在少于如图1A和1B中容易看到的五个引线114的多个引线。
在半导体封装100的此实施例中，沿多个第二侧壁116不存在引线。在半导体封装100的备选实施例中，多个引线114的相应引线可沿着多个第二侧壁116中的一些第二侧壁存在。
图1B是多个第一侧壁112中的一个第一侧壁112的侧视图，沿着所述第一侧壁112存在多个引线114中的一些引线。多个引线114中的每一者延伸到半导体封装100的第一表面108中，使得引线114延伸到第一层102中。引线114包括从半导体封装100的第一表面108暴露的暴露表面122。暴露表面122与第一层102的外表面132基本上共面并且基本上齐平。多个引线114的暴露侧壁124从第一层102的相应侧壁沿着第一侧壁112暴露，在第一侧壁112处存在多个引线114中的引线。引线114还包括横向于暴露的侧壁124的侧壁126和与暴露的表面122相对的表面128。横向于暴露的侧壁124的侧壁126被第一层102覆盖，使得侧壁126延伸到第一层102中。表面128被第一层102覆盖。表面128可以是多个引线114中的每一个引线在到达第二层104之前终止于第一层102内的端表面。
暴露表面122可以是可润湿表面，使得可在暴露表面122上形成焊料材料(例如，焊料合金)以用于将半导体封装100耦合或安装到外部电组件或器件(例如，印刷电路板，另一半导体封装或半导体封装100外部的某一其它类似类型的电组件或器件)。换句话说，暴露表面122可具有润湿特性，使得可在暴露表面上形成焊料材料。在焊料材料形成于暴露表面上之后，可使焊料材料回流以在暴露表面122上形成可用于将半导体封装100耦合到外部电子组件或器件的焊料球或焊料导电结构。
多个引线114的第一厚度130从暴露表面122中的一者延伸到表面128中的对应一者。第一厚度130的范围可以从15μm到50μm。
如上所述，半导体封装100的第一表面108包括第一层102的外表面132和多个引线114的暴露表面122。第一层102还包括与外表面132相对的内表面134。外表面132可称为第一层102的第一表面，内表面134可称为第一层102的第二表面。第一层102的第二厚度136从外表面132延伸到内表面134。第二厚度136大于第一厚度130。第二厚度136的范围可以从0.2mm到0.3mm。
第二层104在第一层102的内表面134上。第二层104包括在第一层102的内表面134上的第一内表面138，并且第二层104的第一内表面138面向第一层102。第二层104还包括与第一内表面138相对的第二内表面140。第一内表面138可称为第二层104的第一表面，第二内表面140可称为第二层104的第二表面。第二层104的第三厚度142从第一内表面138延伸到第二内表面140。在所述实施例中，第三厚度142可以基本上等于第一层102的第二厚度136。
虽然在所述实施例中第三厚度142基本上等于第二厚度136，但是在一些实施例中，第二厚度136可以大于第三厚度142。在又一些其它实施例中，第二厚度136可小于第三厚度142。
第三层106在第二层104的第二内表面140上。第三层106通过第三层106与第一层102间隔开。第三层106包括在第二层104的第二内表面140上的第一内表面144。第三层106包括半导体封装100的第二表面110。第二表面110与第二层104的第一内表面144相对。第一内表面144可称为第三层106的第一表面，并且半导体封装100的第二表面110可称为第三层106的第二表面。第三层106的第四厚度146从第三层106的第一内表面144延伸到第三层106的第二表面110。第四厚度146小于第一厚度130，小于第二厚度136，并且小于第三厚度142。在一些实施例中，第四厚度146可以基本上等于多个引线114的第一厚度130。在一些实施例中，第四厚度146可以基本上等于第二厚度136或可以基本上等于第三厚度142。
图1C是多个第二侧壁116的相应第二侧壁116之一的侧视图。在所述实施例中，沿多个第二侧壁116不存在引线。然而，在一些其它备选实施例中，可沿着多个第二侧壁116存在引线，类似于沿着多个第一侧壁112存在的多个引线114。
图1D是半导体封装100的底部平面图。管芯148嵌入在半导体封装100内，并且与多个引线114中的相应引线电通信。管芯148包括多个侧壁155和在多个侧壁155的相对侧壁之间延伸的尺寸157。管芯148可以是微机电系统(MEMS)管芯、专用集成电路(ASIC)管芯、控制器管芯、集成电路管芯、或可嵌入或装入半导体封装100内的某一其它类型的管芯。
图1E是沿图1A和1D所示的线1E－1E截取的截面图。图1E所示的横截面图是通过管芯148截取的，管芯148包括在管芯148的第一表面154处的第一接触焊盘150和第二接触焊盘152。管芯的第一表面154背离半导体封装100的第一表面108，并且第一表面154可以是管芯148的有源表面。管芯148还包括与第一表面154相对的第二表面156。第二表面156可以是管芯148的无源表面。管芯148的第二表面156通过存在于第一层102中的凹部160内的粘合剂158耦合到半导体封装100的第一层102。粘合剂158可以是管芯附接膜、胶或用于将管芯148附接或耦合到半导体封装100的第一层102的一些其它类型的材料。
凹部160延伸到第一层102的内表面134中。凹部160具有从凹部160的相对侧壁164延伸的尺寸162。侧壁164至少部分地界定凹部160，并且侧壁164延伸到第一层102的内表面134中。在封装100的所述实施例中，管芯148的尺寸157基本上等于凹部160的尺寸162。在封装100的所述实施例中，凹部160的侧壁164基本上与管芯148的侧壁155中的对应侧壁共面且基本上齐平。
导电层161位于第一层102上并覆盖第一层102的界定凹部160的相应表面。界定凹部160的第一层102的相应表面可以是微粗糙表面。这些微粗糙表面可以更容易地与粘合剂158互锁，使得粘合剂158将管芯148牢固地耦合到第一层102。如图1E所示，导电层161衬套在凹部160上。例如，导电层161覆盖侧壁164并覆盖在相对的侧壁164之间延伸的第一层102的表面165。
第一导电结构166基于图1E所示的取向从第一接触焊盘150延伸到半导体封装100左手侧的相应引线114。第二导电结构168基于图1E所示的取向从第二接触焊盘152延伸到半导体封装100右手侧的相应引线114。
第一导电结构166包括第一导电层170、第二导电层172和第三导电层174。第一导电层170位于界定第一导电结构166的第一层102的相应表面和第二层104的相应表面上且覆盖所述表面。界定第一导电结构166的第一层102的这些相应表面和第二层104的相应表面可以是第一导电层170沿其延伸的微粗糙表面。这些微粗糙表面可以更容易地将第二导电层172耦合到第一导电层170并且将第三导电层174耦合到第二导电层172，使得第二导电层172被牢固地耦合到第一导电层170并且第三导电层174被牢固地耦合到第二导电层172。第二导电层172在第一导电层170上并覆盖第一导电层170。第三导电层174在第二导电层174上并覆盖第二导电层174。第一导电层170可以通过第二导电层172与第三导电层174分开，使得第二导电层172夹在第一导电层170和第三导电层174之间。
虽然在图1E中第一、第二和第三导电层170、172、174分别显示为导电材料的连续层，但在备选实施例中，第一、第二和第三导电层170、172、174分别可由导电材料的多个不连续部分组成。第一，第二和第三导电层170，172，174，可以通过利用激光直接成型工艺形成，包括将第一和第二层102，104暴露于激光以激活存在于第一和第二层102，104内的添加剂材料以形成第一导电层170，执行第一电镀工艺以在第一导电层174上生长第二导电层172，以及执行第二电镀工艺以在第二导电层172上形成第三导电层174。第一导电结构166还包括与第二层104的第二内表面140基本共面且基本齐平的表面176。在一些实施例中，表面176可以从第二内表面140稍微突出。在一些实施例中，表面176可在第二内表面140内稍微凹陷，使得第三层106稍微延伸到第二层104中。表面176被第三层106覆盖。
第一导电结构166在半导体封装100的左手侧与相应引线114集成一体。第一导电结构166可以包括相应引线114，并且相应引线114可以分别包括第一、第二和第三导电层170，172，174。
第一导电结构166还包括第一部分175、第二部分177和第三部分179。第一部分175在第一接触焊盘150上。第二部分177从第一部分175延伸到第三部分179，第三部分179与第一部分175间隔开。第三部分179从第二部分177延伸到半导体封装100左手侧的相应引线114。第一导电结构166的第一部分和第三部分175，179可以是导电通孔部分，并且第二部分177可以是将第一部分和第三部分175，179耦合在一起的迹线部分。第一导电结构166的第一部分和第三部分175，179横向于第一导电结构166的第二部分177。半导体封装100左手侧的引线114横向于第三部分179。半导体封装100左手侧的引线114可以是第一导电结构166的一部分。
第二导电结构168包括第四导电层178、第五导电层180和第六导电层182。第四导电层178位于界定第一导电结构166的第一层102的相应表面及第二层104的相应表面上且覆盖所述表面。界定第二导电结构168的第一层102的这些相应表面和第二层104的相应表面可以是第四导电层178沿其延伸的微粗糙表面。这些微粗糙表面可以更容易地将第五导电层180耦合到第四导电层178并且将第六导电层182耦合到第五导电层180，使得第五导电层178被牢固地耦合到第四导电层178并且第六导电层182被牢固地耦合到第五导电层180。第五导电层180在第四导电层178上并覆盖第四导电层178。第六导电层182在第五导电层180上并覆盖第五导电层180。第四导电层178可以通过第五导电层180与第六导电层182分离，使得第五导电层180夹在第四导电层178与第六导电层182之间。
虽然在图1E中，第四、第五和第六导电层178、180、182分别显示为导电材料的连续层，但在备选实施例中，第四、第五和第六导电层178、180、182分别可由导电材料的多个不连续部分组成。可利用激光直接成型(LDS)工艺来形成第四、第五和第六导电层178、180、182，所述激光直接成型工艺包括将第一层102和第二层104暴露于激光以激活存在于第一层102和第二层104内的添加剂材料以形成第四导电层178，执行第一电镀工艺以在第四导电层178上生长第五导电层180，以及执行第二电镀工艺以在第四导电层178上形成第六导电层182。第二导电结构168还包括与第二层104的第二内表面140基本共面且基本齐平的表面186。表面186被第三层106覆盖。
第二导电结构168在半导体封装100的右手侧与相应引线114成一体。第二导电结构168可以包括相应的引线114，并且相应的引线114可以分别包括第四、第五和第六导电层178、180、182。
第二导电结构168还包括第一部分185，第二部分187和第三部分189。第一部分185在第二接触焊盘152上。第二部分187从第一部分185延伸到与第一部分185间隔开的第三部分189。第三部分189从第二部分187延伸到半导体封装100的右手侧的相应引线114。第二导电结构168的第一和第三部分185，189可以是导电通孔部分，并且第二导电结构168的第二部分187可以是将第一部分185耦合到第三部分189的迹线部分。第二导电结构168的第一和第三部分185，189横向于第二导电结构168的第二部分187。右手侧的引线114横向于第二导电结构168的第三部分189。半导体封装100右手侧的引线114是第二导电结构168的一部分。
图1F是由图1E所示的虚线正方形包围的部分1F的放大截面图。图1F是基于图1E中的取向在半导体封装100的左手侧的第一导电结构166的放大图。
如图1F所示，相应引线114的暴露表面122可分别包括第一，第二和第三导电层170，172，174的基本上共面且基本上彼此齐平的端表面。如图1F所示，各个引线114的暴露的侧壁124可以分别包括第一，第二和第三导电层170，172，174的基本上共面且基本上彼此齐平的端表面。第一导电结构166的表面176可分别包括第一，第二和第三导电层170，172，174的基本上共面且基本上彼此齐平的端表面。如图1F所示，第三导电层174可以分别比第一和第二导电层170，172厚。如图1F所示，第一导电层170的厚度小于第二层172的厚度。尽管本讨论分别针对第一导电结构166的第一，第二和第三导电层170，172，174，但是很容易理解，上述讨论可以分别适用于第二导电结构168的第四，第五和第六导电层185，187，189。换句话说，第一导电结构166的细节的上述讨论也可以容易地应用于第二导电结构168的细节。
图2A是半导体封装200的备选实施例的横截面图，其类似于图1A－图1F中所示的半导体封装100。然而，与图1A－图1F所示的半导体封装100不同，凹部160的尺寸162大于管芯148的尺寸157。在此备选实施例中，凹部160的侧壁164与管芯的侧壁155间隔开，使得凹部160的侧壁164不与管芯148的侧壁155大体上共面且大体上齐平。
图2B是半导体封装300的备选实施例的横截面图，其类似于图2A中所示的半导体封装200。然而，与图2A所示的半导体封装200不同，管芯148延伸到凹部160内的粘合剂158中，并且也延伸到凹部160中。换句话说，管芯148部分地插入凹部160内的粘合剂158中。与图2A所示的半导体封装200类似，凹部160的尺寸162大于半导体封装300中所示的管芯148的尺寸157。
与半导体封装100、200、300不同，在一些实施例中，凹部160的尺寸162可以小于管芯148的尺寸157。当凹部160的尺寸162小于管芯148的尺寸157时，侧壁164可分别基于半导体封装100，200，300的定向而位于管芯的第二表面156下方，分别如图1E，2A和2B中所示。
虽然图2A和图2B包括衬在凹部160上的导电层161，但在一些实施例中，不存在导电层161。相反，当通过不同于LDS工艺的另一种图案化技术形成凹部160时，当形成凹部160使得不形成衬套在凹部160内的导电层161时，第一层102内的添加剂材料不被激活。
图3A－图3N涉及制造如图1A－图1F所示的半导体封装100的实施例的方法。图3A－图3N是制造如图1A－图1F所示的半导体封装100的实施例的方法中的步骤。
图3A是晶片400的透视图，其由掺杂有或包括第一添加剂材料的第一LDS兼容树脂制成。晶片400可以被称为树脂晶片、LDS树脂晶片或由与LDS工艺兼容的材料制成的一些其它类型的晶片。图3B是如图3A所示的晶片400的侧视图。晶片400包括第一表面402，与第一表面402相对的第二表面404，以及从第一表面402延伸到第二表面404的多个侧壁406。晶片400的侧壁406分别横向于第一和第二表面402，404。晶片400可以通过将第一LDS树脂注入模制工具中而形成，其中允许第一LDS树脂固化和硬化以由第一LDS树脂形成晶片400。晶片400的第一LDS树脂对应于半导体封装100的第一层102。
在所述实施例中，当从顶部平面观察时，晶片400的形状基本上为矩形。然而，在备选的实施例中，当从顶部平面或底部平面观察时，晶片400可以是基本上正方形的形状、基本上圆形的形状、基本上卵形的形状，或者可以是一些其它的形状或轮廓。
第七尺寸408在横向于第一表面402和第二表面404的方向上从第一表面402延伸到第二表面404。第七尺寸408可以基本上等于半导体封装100的第一层102的第二厚度136。第七尺寸408的范围可以从0.2mm到0.3mm。
图3C是在晶片400的第二表面404已经用凹部410的阵列或矩阵图案化之后晶片400的透视图。图3D是沿图3C所示的线3D－3D截取的晶片400的截面图。在所述实施例中，凹部410的阵列或矩阵是5×7阵列或矩阵。然而，在备选实施例中，凹部410的阵列或矩阵可以是凹部410的3×3，4×4，8×7或某一其它类型的阵列或矩阵。凹部410对应于半导体封装100的凹部160。
在此实施例中，通过在LDS工艺期间用激光图案化晶片400的第二表面404来形成凹部410。例如，通过连续地接通和关断激光，第二表面404暴露于激光，从而连续地形成凹部410中的一些凹部。通过将第二表面404暴露于激光以形成凹部410，晶片400的第一LDS树脂的第一添加剂材料被激活(例如，第一添加剂材料从非导电状态转变为导电状态，形成导电层412)。激活第一添加剂材料导致在界定多个凹部410的晶片400的表面上形成多个导电层412。换言之，多个导电层412中的每个相应导电层与多个凹部410中的相应凹部对齐。至少一个导电层412对应于半导体封装100的导电层161。
界定多个凹部410的晶片400的各个表面是微粗糙表面，其通过在用凹部410图案化晶片400时将晶片400暴露于激光而形成。换句话说，导电层412在界定多个凹部410的晶片400的这些微粗糙表面上，至少部分地覆盖这些微粗糙表面，并且沿着这些微粗糙表面延伸。
虽然导电层412在图3D中显示为连续层，但导电层412可沿着界定凹部410的晶片400的微粗糙表面不连续。例如，导电层412可由导电材料的多个部分制成，这些部分仅部分地覆盖界定多个凹部410中的相应凹部的晶片400的相应表面。
凹部410延伸到第二表面404中，并在到达晶片400的第一表面402之前终止于晶片400内。换句话说，凹部410在晶片400内终止于第一表面402和第二表面404之间。当形成凹部410的激光部分地去除晶片400的第一LDS兼容树脂的部分但没有去除足够的材料以从第二表面404到第一表面402完全切割穿过晶片400时，凹部410在晶片400内终止。
在备选的制造方法中，可以利用除了在LDS工艺期间将晶片400的第二表面404暴露于激光之外的一些其它技术来形成凹部410。例如，可以利用光致抗蚀剂蚀刻技术、化学蚀刻技术、研磨技术、锯切技术或一些其它类型的材料去除技术来形成凹部410，以形成多个凹部410。当使用这些可选技术中的一种来形成凹部410时，由于第一LDS兼容树脂内的添加剂材料未被激活，所以可以不形成导电层412。
图3E是在多个管芯414已经耦合到晶片400并且第二LDS树脂层416已经形成为覆盖晶片400上的多个管芯414之后的截面图。多个管芯414中的每个管芯414通过多个粘合部分418中的对应粘合部分耦合到晶片400。多个粘合部分418中的每个粘合部分存在于多个导电层412中相应导电层上并且在多个凹部410中相应凹部内。
为了将多个管芯414耦合到晶片400，在多个凹部410内形成粘合部分418。例如，多个粘合剂部分418可以通过将粘合剂材料团注入多个凹部410中的每个凹部而形成。在将粘合剂材料团注入凹部410之后，然后通过拾取和放置机器将多个管芯414中的每个管芯放置到粘合剂材料团中的每个粘合剂材料团上。在将多个管芯414放置到粘合剂材料团上之后，允许粘合剂材料固化和硬化，导致形成多个粘合剂部分418，并导致多个管芯414通过多个粘合剂部分418耦合到晶片400。至少一个粘合剂部分418对应于如图1A－图1F所示的半导体封装100的粘合剂158。多个管芯414中的至少一个管芯对应于如图1A－图1F所示的半导体封装100的管芯148。
在多个管芯414通过多个粘合部分418耦合到晶片400之后，第二LDS树脂层416形成在晶片400的第二表面404上，覆盖多个管芯414。第二LDS树脂层416掺杂有或包括第二添加剂材料。第二LDS树脂层416的第二添加剂材料可以与晶片400的第一添加剂材料相同。第二LDS树脂层416对应于如图1A－图1F所示的半导体封装100的第二层104。
通过将模制工具放置到晶片400的第二表面上，然后在模制工具和晶片400的第二表面之间注入LDS树脂，形成第二LDS树脂层416。然后允许第二LDS树脂层416固化和硬化，此时移除模制工具，在晶片400的第二表面404上形成第二LDS树脂层416。第二LDS树脂层416包括多个侧壁420。多个侧壁420中的每个侧壁基本上与晶片400的多个侧壁406中的相应共侧壁面且基本上齐平。第二LDS树脂层416还包括背离晶片400的表面422。第二LDS树脂层416的表面422对应于半导体封装100的第二层104的第二内表面140。
图3F－图3J是在晶片组件432中形成多个第一孔424，多个第二孔426，多个槽428和多个凹部430之后，由图3E中所示的虚线正方形环绕的部分3F的各种视图。图3F是在晶片组件432中形成多个第一孔424，多个第二孔426，多个槽428和多个凹部430之后的图3F的俯视图，图3G是透视图。通过利用LDS工艺将激光暴露于晶片400的第一表面402并将激光暴露于第二LDS树脂层416的表面422来形成第一孔424，第二孔426，槽428和凹部430。
激光在选定的位置处暴露于第二LDS树脂层416的表面422，并且可以在选定的时间段内在每个选定的位置处保持静止以形成第一孔424。例如，激光可以在第一所选位置处保持静止第一所选时间段，以形成至少一个第一孔424。在已经形成第一孔424中的至少一个第一孔之后，可以关断激光，将其移动到所选位置中的第二个位置，然后重新接通激光以形成第一孔424中的至少另一个第一孔。所述过程可以以选择的方式(例如，编程的)重复多次，以形成第一孔424和第二孔426。在一些实施例中，第一孔424可以在第二孔426和槽428之前形成。在一些实施例中，图案化有开口的筛网(screen)可定位在激光上方，使得激光被引导到多个选定位置上以相对同时地形成多个第一孔424和第二孔426。
在一些实施例中，通过将模板或图案放置在激光上，使得激光同时暴露于多个位置，从而同时形成延伸到表面422中的多个第一孔424中的多个第一孔，激光可以同时暴露于表面422上的多个位置。换句话说，多个第一孔424中的多个孔彼此同时形成。
第一孔424延伸到第二LDS树脂层416的表面422中，到达多个管芯414中的相应管芯。第一孔424中的每个孔将与多个管芯414中的相应管芯的相应接触焊盘的表面对准并且暴露所述表面。例如，可以在图3J中看到的这些相应的接触焊盘444可以分别与图1E所示的半导体封装100中的管芯148的第一和第二接触焊盘150，152相同或相似。
第二孔426可以与上述第一孔424相同或相似的方式形成。第二孔426延伸到第二LDS树脂层416的表面422中到达晶片400的第一表面402。当第二孔426完全延伸穿过晶片400和第二LDS树脂层416时，第一孔424具有小于第二孔426的第二深度的第一深度。换句话说，第二孔426从第二LDS树脂层416的表面422延伸到晶片400的第一表面402。
在一些实施例中，通过将模板或图案放置在激光上，使得激光同时暴露于多个位置，从而同时形成延伸到表面422中的多个第二孔426中的多个孔，激光可以同时暴露于表面422上的多个位置。换句话说，多个第二孔426中的多个孔彼此同时形成。
在分别形成第一和第二孔424，426之后，可以通过接通激光并且在相应的第一孔424和第二孔426之间移动激光来形成槽428。每个槽428从一个第一孔424延伸到相应的第二孔426。槽428可具有分别第一孔和第二孔424，426的第一深度和第二深度的第三深度。
在一些实施例中，通过将模板或图案放置在激光上，使得激光同时暴露于多个位置，从而同时形成延伸到表面422中的多个槽428中的多个槽，激光可以同时暴露于表面422上的多个位置。换句话说，多个第二孔426中的多个孔彼此同时形成。
在已经形成第一孔424、第二孔426和槽428之后，可以形成延伸到晶片400的第一表面402中的凹部430。在形成第一孔424、第二孔426和槽428之后，通过倒装芯片技术翻转如图3F所示的晶片组件432，使得激光可以容易地暴露于晶片400的第一表面402。在翻转晶片组件432之后，将激光暴露于形成凹部430的晶片400的第一表面402。例如，激光可以连续地接通和关断，并沿着第一表面402移动以形成凹部430。在一些实施例中，图案化有开口的筛网可定位在激光上方，使得激光被引导到多个选定位置上以相对同时地形成多个凹部430。
如图3F所示，在晶片组件432的中心区域的凹部430在相应的第二孔426之间延伸。凹部430与多个第二孔426中相应的孔重叠。
利用激光并且将激光暴露于第二LDS树脂层416的表面422和晶片400的第一表面402导致激光激活晶片400和第二LDS树脂层416内的各个添加剂材料。如前所述，添加剂材料可以是当暴露于激光时从非导电状态转变为导电状态的非导电金属化合物。例如，当激光暴露于晶片400和第二LDS树脂层416以形成第一孔424，第二孔426，槽428和凹部430时，激光分别去除晶片400和第二LDS树脂层416的部分，并且激活添加剂材料，使得导电层分别至少部分地覆盖晶片400和第二LDS树脂层416的微沟槽表面。这些限定第一孔424、第二孔426、槽428和凹部430的微粗糙表面与相应的导电层对齐。例如，通过激活添加剂材料形成的第一导电层442至少部分地衬在界定第一孔424、第二孔426、槽428和凹部430的这些微粗糙表面上。在图3J中可以容易地看到导电层442，并且导电层442对应于如图1E所示的半导体封装100的第一导电层170和第四导电层178。根据本文的进一步论述将显而易见，利用第一孔424、第二孔426、槽428和凹部430来分别形成半导体封装100的多个引线114以及第一和第二导电结构166、168、如图1E中所示。
在翻转晶片组件432并形成凹部430之后，形成延伸到晶片400的第一表面402中的多个通道434。在图3L中可以容易地看到多个通道434。为了本公开的简单和简洁，这里将仅参照图3H详细讨论通道434的细节。然而，容易理解的是，如图3H所示的通道434的细节将容易地应用于如图3L所示的多个通道434中的其它相应通道434。
图3H是通道434形成后的晶片组件432的仰视图。图3I是通道434形成后的晶片组件432的底部平面透视图。
通过将晶片400的第一表面402暴露于激光并沿晶片400的第一表面402移动激光来形成通道434。所述通道延伸穿过凹部430并将凹部430分成第一部分和第二部分，所述第一部分和第二部分可以是最初形成在晶片400的第一表面402中的凹部430的一半。通道434的第四深度基本上等于凹部430的第五深度。在可选实施例中，第四深度可以大于第五深度，或者第四深度可以小于第五深度。
与形成第一孔424，第二孔426，槽428和凹部430类似或相同，用激光形成通道434激活添加剂材料，使得导电层442衬套在界定通道434的晶片400的相应侧壁和表面上。例如，界定通道434左手侧的第一侧壁436至少部分地被导电层442覆盖，而界定通道434右手侧的第二侧壁438至少部分地被导电层442覆盖。界定通道434的底部的底表面440从第一侧壁436延伸到第二侧壁438且至少部分地由导电层442覆盖。
在所述实施例中，通道434延伸到晶片400的第一表面402中，并在到达第二LDS树脂层416之前终止。在备选实施例中，通道434可以延伸到晶片400的第一表面中，并且可以部分地延伸到第二LDS树脂层416中，使得通道434在到达第二LDS树脂层416的表面422之前终止于第二LDS树脂层416中。
图3J是沿图3H和3I所示的线3J－3J截取的截面图。图3K是如图3J所示的晶片组件432的横截面图的中心区域处的凹部430之一的底部平面放大透视图。如前所述并如图3J所示，导电层442衬在第一孔424，第二孔426，槽428和凹部430上。虽然未示出，但与第一孔424，第二孔426，槽428和凹部430类似，第一侧壁436，第二侧壁438和底表面440由导电层442衬套，利用激光激活第二LDS树脂层416内的添加剂材料来形成通道434。
图3L涉及晶片400的简化版本，所述晶片400仅包括六个凹部410和六个管芯414，使得在晶片400上存在管芯414的3×2阵列或矩阵。在形成通道434之后，形成延伸到晶片400的第一表面402中的边界槽或凹部446。边界槽446围绕多个凹部430和多个通道434。利用激光通过将激光暴露于晶片400的第一表面402而形成边界槽446。激光激活晶片400内的第一添加剂材料，使得边界槽446由导电层442衬套(例如，界定边界槽的侧壁和底表面由导电层442衬套)。界定由激光形成的边界槽446的晶片400的表面和侧壁可以是由导电层442部分覆盖的微粗糙表面和侧壁。
边界槽446包括边界部分445和末端部分447，末端部分447具有分别位于晶片400和第二LDS树脂层416的相应侧壁406，420处的末端448。端部448分别与晶片400的相应侧壁406，420和第二LDS树脂层416基本上共面并且基本上齐平。边界部分445从晶片400的相应侧壁406，420向内间隔开，并且边界部分445围绕通道434和凹部430。通道434延伸到边界部分445的相对侧和从边界部分445的相对侧延伸。例如，通道434的第一端位于边界部分445的底侧，而与通道434的第一端相对的通道434的第二端在边界部分445的顶侧(基于图3L中示出的晶片组件432的取向)。边界槽446的第六深度基本上等于凹部430的第一深度。然而，在可选实施例中，第六深度可以小于凹部430的第一深度，或者第六深度可以大于凹部430的第一深度。
多条锯线或切痕线450包括沿多个通道434中的相应通道延伸的第一锯线450a，以及横跨多个通道434延伸的第二锯线450b。第二锯线450b横向于第一锯线450a。例如，基于如图3L所示的晶片组件432的取向，第一锯线450a沿第一方向(例如，垂直方向)延伸，第二锯线450b沿横向于第一方向的第二方向(例如，水平方向)延伸。在所述实施例中，第一锯线450a垂直于第二锯线450b。多个锯线450界定区域452，晶片组件432将沿着所述区域452单切以形成如图1A－图1E中所示的半导体封装100中的单个封装。可通过锯工具，切割工具或适合于将晶片组件432切割成个别的半导体封装100的某一其它类型的工具来执行切割工艺。
在形成边界槽446之后，执行第一电镀步骤，在衬套在第一孔424，第二孔426，槽428，通道434和边界槽446上的第一导电层442上形成第二导电层。第一电镀步骤可以是化学镀步骤，其中在第一导电层442上生长第二导电层，使得第二导电层电镀第一导电层442。化学镀步骤可以包括将晶片组件432置于化学浴中，以电镀第一导电层和第二导电层。用第二导电层电镀第一导电层，用第二导电层部分填充第一孔424，第二孔426，槽428，通道434和边界槽446，第二导电层在第一导电层442上并覆盖第一导电层442。第二导电层(未示出)对应于如图1E所示的半导体封装100的第二导电层172和第五导电层180。
在第二导电层形成在第一导电层442上并覆盖第一导电层442之后，用第一导电层部分和第二导电层部分地填充第一孔424，第二孔426，槽428，凹部430和边界槽446。第一导电层442和第二导电层沿第一孔424，第二孔426，槽428，凹部430和边界槽446延伸。第一导电层442和第二导电层衬套在晶片400和第二LDS树脂层416的相应表面和侧壁上，晶片400和第二LDS树脂层416的相应表面和侧壁分别界定第一孔424，第二孔426，槽428，凹部430和边界槽446。
在形成第二导电层之后，执行第二电镀步骤，其为电解电镀工艺。当第一和第二导电层沿着所有的第一孔424，第二孔426，槽428，凹部430和边界凹部446延伸时，电部件(未示出)可以在边界槽446的端部447处耦合到第一和第二导电层的部分。例如，这些电子元件(未示出)使电流通过第一导电层442和衬在第一孔424，第二孔426，槽428，凹部430和边界槽446上的第二导电层。晶片组件432可以放置在电镀槽中，然后利用电子元件使电流通过第一导电层442和第二导电层，使得电镀槽中的导电材料被吸引到第一导电层442和第二导电层。用导电材料454，被吸引到第一导电层442和第二导电层的导电材料填充第一孔424，第二孔426，槽428，凹部430和通道434，导电材料454包括第一导电层442，第二导电层(未示出)和第三导电层。第一导电层442对应于第一和第四导电层170，178，第二导电层对应于第二和第五导电层172，180，并且第三导电层对应于第三和第六导电层174，182。第一导电层442，第二导电层和第三导电层是堆叠结构。导电材料454对应于如图1E所示的半导体封装100的导电层170，172，174，178，180，182。在图3M中可以容易地看到导电材料454。虽然导电材料454看起来如图3M所示由单层制成，但导电材料454如图1E所示由对应于半导体封装100的相应导电层170，172，174，178，180，182的多层导电材料制成。
在形成第三导电层之后，分别用第一导电层442，第二导电层(未示出)和第三导电层454填充第一孔424，第二孔426，槽428，凹部430和边界凹部446。在形成这些相应导电层之后，晶片组件432沿着形成如图1E所示的半导体封装100的各个半导体封装的多条锯线450被切割。
图3N是半导体封装100的第一导电结构166中的一者在沿着图3L中所示的锯线或锯痕线450切割之后的横截面图。沿着第一锯线450a的切割移除通道434内的所有导电材料454，使得在半导体封装100的多个第一侧壁112上和沿着所述多个第一侧壁112中的一些第一侧壁不存在导电材料。例如，切割工具可以进行比通道434稍宽的切割，以去除通道434内的所有导电材料454，从而降低多个引线114中的相邻引线通过保留在多个第一侧壁112上的导电材料短路在一起的可能性。
图4涉及晶片400的另一实施例，其中多个凹部456代替晶片400中的多个凹部410，如图3C所示。类似于图3C所示的晶片400的凹部410，凹部456部分地容纳填充凹部的粘合剂团，以增强多个管芯414到晶片400的耦合。类似于凹部410，尽管未示出，当利用激光形成凹部时，导电层给凹部456衬套。在一些实施例中，当利用除激光以外的另一形成技术(例如，钻孔，光致抗蚀剂蚀刻等)时，凹口456不衬有导电层。例如，如图4所示的四个凹部456可以代替多个凹部410中相应的凹部410。换句话说，多个凹部410中的每个凹部可以由四个相应的缺口456代替，使得每个管芯414与四个缺口456重叠。
一种方法可以概括为包括：将多个管芯耦合到包括第一添加剂材料的树脂晶片的第一侧；在所述树脂晶片的所述第一侧上形成树脂层，所述树脂层包括第二添加剂材料，所述树脂层覆盖所述多个管芯；用激光图案化所述树脂晶片和所述树脂层，包括：形成多个第一开口，所述多个第一开口延伸穿过所述树脂层到达所述多个管芯中的一些管芯；形成多个第二开口，所述多个第二开口延伸穿过所述树脂层并穿过所述树脂晶片到达所述树脂晶片的与所述第一侧相对的第二侧；形成延伸到所述树脂层中的多个第一凹部，所述多个第一凹部从所述多个第一开口中的对应开口延伸到所述多个第二开口中的对应开口；形成多个第二凹部，所述多个第二凹部与所述多个第二开口中的对应开口重叠地延伸到所述树脂晶片的所述第二侧中；形成边界凹部，所述边界凹部延伸到围绕所述多个第二凹部的所述树脂晶片的所述第二侧中；以及形成多个通道，所述多个通道在相应的所述第二凹部之间延伸并延伸至所述边界凹部；分别在所述多个第一开口、所述多个第二开口、所述多个第一凹部、所述多个第二凹部和所述多个通道中以及在所述边界凹部中形成第一层导电材料；在所述第一层导电材料上形成第二层导电材料；以及形成多个封装包括将所述树脂晶片和所述树脂层切割。
形成所述多个第一开口可以包括沿着所述多个第一开口激活所述第二添加剂材料；形成所述多个第二开口可以包括沿所述多个第二开口激活所述第一和第二添加剂材料；形成所述多个第一凹部可以包括沿着所述多个第一凹部激活所述第二添加剂材料；形成所述多个第二凹部可以包括沿着所述多个第二凹部激活所述第一添加剂材料；形成所述边界凹部可以包括沿着所述边界凹部激活第一添加剂材料；并且形成所述多个通道可以包括沿着所述多个通道激活所述第一添加剂材料。
形成第一层导电材料可以包括执行无电镀，将第一层导电材料耦合到分别沿多个第一开口，第二开口，第一凹部，第二凹部和通道以及边界凹部激活的第一和第二添加剂材料。
形成第二层导电材料可以包括执行将第二层导电材料耦合到第一层导电材料的电镀。
所述方法还可以包括：形成延伸到树脂晶片的第二侧中的多个第二凹部包括形成从树脂晶片的第一侧延伸到树脂晶片的第二侧的深度小于树脂晶片的厚度的多个第二凹部。
切割所述树脂晶片和所述树脂层可以包括沿着从所述边界凹部向内间隔开的第一切口线切割；以及沿着第二切口线进行切割，所述第二切口线沿着所述多个通道延伸。
形成多个封装还可以包括在树脂层上形成包封，所述包封覆盖树脂层和从树脂层露出的第二层导电材料的相应表面。
切割所述树脂晶片和所述树脂层还可以包括：切割所述包封；以及形成所述树脂晶片的相应侧壁，所述第一导电层、所述包封和所述第二导电层基本上彼此共面。
所述方法可以还包括在所述树脂晶片的所述第一侧中形成多个管芯凹部，并且其中将所述多个管芯耦合到所述树脂晶片的所述第一侧还包括：在所述多个管芯凹部中形成粘合剂；以及将所述多个管芯中的每个相应管芯设置在所述多个管芯凹部中的相应管芯凹部中的粘合剂上。
一种方法可以概括为包括将多个管芯耦合到包括第一添加剂材料的树脂晶片的第一侧；将所述树脂晶片的与所述第一侧相对的第二侧暴露于激光，所述激光包括：形成边界凹部，所述边界凹部延伸到所述树脂晶片的所述第二侧中，从而沿着所述边界凹部并在所述边界凹部内激活所述第一添加剂材料；形成多个凹部，所述多个凹部延伸到由所述边界凹部围绕的所述树脂晶片的所述第二侧中，并且沿着所述凹部并在所述凹部内激活所述第一添加剂材料；以及形成在第一方向上延伸的多个通道，所述第一方向延伸跨过所述多个凹部中的相应凹部，并且所述多个通道从在横向于所述第一方向的第二方向上延伸的所述边界凹部的第一部分延伸到在所述第二方向上延伸的所述边界凹部的第二部分，形成所述多个通道包括沿着所述多个通道并在所述多个通道内激活所述第一添加剂材料；以及在所述边界凹部，所述多个通道以及沿着所述多个通道和所述边界凹部连续延伸的所述多个凹部中形成第一导电层。
所述方法可以还包括在覆盖多个管芯的树脂晶片的第一侧上形成包括第二添加剂材料的树脂层；将所述树脂晶片和所述树脂层暴露于所述激光，从而多个第一开口，所述多个第一开口形成延伸穿过所述树脂层并且穿过所述树脂晶片到达所述树脂晶片的第二侧，从而激活在所述多个第一开口内并且沿着所述多个第一开口的所述第一和第二添加剂材料；将所述树脂层暴露于所述激光，从而形成多个第二开口，所述多个第二开口延伸到所述树脂层中，所述多个管芯中的相应管芯沿着所述多个第二开口并在所述多个第二开口内激活所述第二添加剂材料；以及将所述树脂层暴露于所述激光，从而形成多个槽，所述多个槽延伸到所述树脂层中并从所述多个第一开口和第二开口中的相应开口延伸，从而沿着所述多个槽并在所述多个槽内激活所述第二添加剂材料。
形成第一导电层还可以包括在多个第一开口，多个第二开口和多个槽中形成第一导电层。
所述方法还可以包括在第一导电层上形成第二导电层。
所述方法可以还包括形成多个包装件，这些包装件包括：在所述树脂层上形成包封，用所述包封覆盖所述树脂层，所述第一导电层和所述第二导电层；以及通过沿着所述多个通道切割所述树脂晶片，所述第一导电层，所述第二导电层，所述树脂层和所述包封来形成多个封装。
一种器件可概括为包括：具有第一添加剂材料的第一树脂层，所述第一层具有第一厚度，所述第一层具有第一表面和与所述第一表面相对的第二表面；在所述第一层的所述第二表面上的管芯；第二树脂层，所述第二树脂层在所述第一树脂层的所述第二表面上具有第二添加剂材料，所述第二层覆盖所述管芯，所述第二层具有背向所述第一层的第三表面，所述第二层具有从所述第二表面延伸到所述第三表面的第二厚度；从所述第一表面暴露的第一引线；从所述第一引线延伸到所述第二层的所述第三表面的第一导电通孔；第二导电通孔，其延伸到所述管芯的所述第三表面中；从所述第一导电通孔延伸到所述第二导电通孔的总线条，所述总线条将所述第一导电通孔耦合到所述第二导电通孔；以及在第二层的第三表面上的树脂的第三层，所述第三层分别覆盖从第二层的第三表面暴露的总线，第一导电通孔和第二导电通孔的各个表面，所述第三层具有小于第一厚度且小于第二厚度的第三厚度。
所述第一层可以具有第一侧壁；所述第二层可以具有与所述第一侧壁基本上共面的第二侧壁；第三层可以具有分别与第一和第二侧壁基本上共面的第三侧壁；并且引线可以具有分别与第一，第二和第三侧壁基本共面的第四侧壁。
引线可以具有小于第一层的第一厚度的第四厚度。
所述器件还可以包括延伸到第一层的第二表面中的凹部，粘合剂在凹部内，并且管芯在凹部内的粘合剂上。
所述器件可以包括沿着第一导电通孔，第二导电通孔和总线延伸的第一导电层。
总线可以包括在第一导电层上的第二导电层。
上述各种实施例可以组合以提供另外的实施例。如果需要，可以修改实施例的各方面以采用各种专利，申请和出版物的概念来提供另外的实施例。
根据上述详细描述，可以对实施例进行这些和其它改变。通常，在下面的权利要求中，所使用的术语不应所述被解释为将权利要求限制到在说明书和权利要求中公开的特定实施例，而是应所述被解释为包括所有可能的实施例以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种方法，包括：
将多个管芯耦合到树脂晶片的第一侧，所述树脂晶片包括第一添加剂材料；
在所述树脂晶片的所述第一侧上形成树脂层，所述树脂层包括第二添加剂材料，用所述树脂层覆盖所述多个管芯；
用激光图案化所述树脂晶片和所述树脂层，包括：
形成多个第一开口，所述多个第一开口延伸穿过所述树脂层到达所述多个管芯中的一些管芯；
形成多个第二开口，所述多个第二开口延伸穿过所述树脂层，并且穿过所述树脂晶片到达所述树脂晶片的与所述第一侧相对的第二侧；
形成延伸到所述树脂层中的多个第一凹部，所述多个第一凹部从所述多个第一开口中的对应开口延伸到所述多个第二开口中的对应开口；
形成多个第二凹部，所述多个第二凹部与所述多个第二开口中的对应开口重叠地延伸到所述树脂晶片的所述第二侧中；
形成边界凹部，所述边界凹部延伸到围绕所述多个第二凹部的所述树脂晶片的所述第二侧中；以及
形成多个通道，所述多个通道在所述第二凹部中的对应第二凹部之间延伸，并且延伸到所述边界凹部；
分别在所述多个第一开口、所述多个第二开口、所述多个第一凹部、所述多个第二凹部和所述多个通道中以及在所述边界凹部中形成第一层导电材料；
在所述第一层导电材料上形成第二层导电材料；以及
形成多个封装包括切割所述树脂晶片和所述树脂层。
2.根据权利要求1所述的方法，其中：
形成所述多个第一开口包括：沿着所述多个第一开口激活所述第二添加剂材料；
形成所述多个第二开口包括：沿着所述多个第二开口激活所述第一添加剂材料和所述第二添加剂材料；
形成所述多个第一凹部包括：沿着所述多个第一凹部激活所述第二添加剂材料；
形成所述多个第二凹部包括：沿着所述多个第二凹部激活所述第一添加剂材料；
形成所述边界凹部包括：沿着所述边界凹部激活所述第一添加剂材料；以及
形成所述多个通道包括：沿着所述多个通道激活第一添加剂材料。
3.根据权利要求2所述的方法，其中形成所述第一层导电材料包括：执行无电镀，所述无电镀将所述第一层导电材料耦合到分别沿着所述多个第一开口、所述多个第二开口、所述多个第一凹部、所述多个第二凹部和所述多个通道以及沿着所述边界凹部激活的所述第一添加剂材料和所述第二添加剂材料。
4.根据权利要求3所述的方法，其中形成所述第二层导电材料包括：执行将所述第二层导电材料耦合到所述第一层导电材料的电镀。
5.根据权利要求1所述的方法，其中形成延伸到所述树脂晶片的所述第二侧中的所述多个第二凹部包括：形成从所述树脂晶片的所述第一侧延伸到所述树脂晶片的所述第二侧的、深度小于所述树脂晶片的厚度的所述多个第二凹部。
6.根据权利要求1所述的方法，其中切割所述树脂晶片和所述树脂层包括：
沿着从所述边界凹部向内间隔开的第一切口线进行切割；以及
沿着第二切口线进行切割，所述第二切口线沿着所述多个通道延伸。
7.根据权利要求1所述的方法，其中形成所述多个封装进一步包括：在所述树脂层上形成包封，所述包封覆盖所述树脂层和从所述树脂层暴露的所述第二层导电材料的相应表面。
8.根据权利要求7所述的方法，其中切割所述树脂晶片和所述树脂层还包括：
切割所述包封；以及
形成树脂晶片的相应侧壁，所述第一导电层、所述包封和所述第二导电层基本上彼此共面。
9.根据权利要求1所述的方法，还包括：
在所述树脂晶片的所述第一侧上形成多个管芯凹部，并且
其中将所述多个管芯耦合到所述树脂晶片的所述第一侧还包括：
在所述多个管芯凹部中形成粘合剂；以及
将所述多个管芯中的每个相应管芯设置在所述多个管芯凹部中的相应管芯凹部中的所述粘合剂上。
10.一种方法，包括：
将多个管芯耦合到包括第一添加剂材料的树脂晶片的第一侧；
将所述树脂晶片的与所述第一侧相对的第二侧暴露于激光，包括：
形成边界凹部，所述边界凹部延伸到所述树脂晶片的所述第二侧中，从而沿着所述边界凹部并且在所述边界凹部内激活所述第一添加剂材料；
形成多个凹部，所述多个凹部延伸到由所述边界凹部围绕的所述树脂晶片的所述第二侧中，并且沿着所述凹部、以及在所述凹部内激活所述第一添加剂材料；以及
形成在第一方向上延伸的多个通道，所述多个通道延伸跨过所述多个凹部中的相应凹部，并且所述多个通道从在横向于所述第一方向的第二方向上延伸的所述边界凹部的第一部分延伸到在所述第二方向上延伸的所述边界凹部的第二部分，形成所述多个通道包括：沿着所述多个通道、并且在所述多个通道内激活所述第一添加剂材料；以及
在所述边界凹部中、所述多个通道中、以及沿着所述多个通道和所述边界凹部连续延伸的所述多个凹部中形成第一导电层。
11.根据权利要求10所述的方法，还包括：
在覆盖所述多个管芯的所述树脂晶片的所述第一侧上形成包括第二添加剂材料的树脂层；
将所述树脂晶片和所述树脂层暴露于所述激光，从而形成多个第一开口，所述多个第一开口延伸穿过所述树脂层并且穿过所述树脂晶片到达所述树脂晶片的所述第二侧，从而激活在所述多个第一开口内、并且沿着所述多个第一开口的所述第一添加剂材料和所述第二添加剂材料；
将所述树脂层暴露于所述激光，从而形成多个第二开口，所述多个第二开口延伸到所述树脂层中，到达所述多个管芯中的对应管芯，从而沿着所述多个第二开口并且在所述多个第二开口内激活所述第二添加剂材料；以及
将所述树脂层暴露于所述激光，从而形成多个槽，所述多个槽延伸到所述树脂层中并且从所述多个第一开口和所述第二开口中的对应开口延伸，从而沿着所述多个槽、并且在所述多个槽内激活所述第二添加剂材料。
12.根据权利要求11所述的方法，其中形成所述第一导电层还包括：在所述多个第一开口、所述多个第二开口和所述多个槽中形成所述第一导电层。
13.根据权利要求12所述的方法，还包括：在所述第一导电层上形成第二导电层。
14.根据权利要求13所述的方法，还包括：形成多个封装，包括：
在所述树脂层上形成包封，用所述包封覆盖所述树脂层、所述第一导电层和所述第二导电层；以及
通过沿着所述多个通道切割所述树脂晶片、所述第一导电层、所述第二导电层、所述树脂层和所述包封来形成多个封装。
15.一种器件，包括：
第一树脂层，具有第一添加剂材料，所述第一树脂层具有第一厚度，所述第一树脂层具有第一表面和与所述第一表面相对的第二表面；
管芯，在所述第一树脂层的所述第二表面上；
第二树脂层，所述第二树脂层在所述第一树脂层的所述第二表面上具有第二添加剂材料，所述第二树脂层覆盖所述管芯，所述第二树脂层具有背向所述第一树脂层的第三表面，所述第二树脂层具有从所述第二表面延伸到所述第三表面的第二厚度；
第一引线，从所述第一表面暴露；
第一导电通孔，从所述第一引线延伸到所述第二树脂层的所述第三表面；
第二导电通孔，延伸到所述管芯的所述第三表面中；
总线条，从所述第一导电通孔延伸到所述第二导电通孔，所述总线条将所述第一导电通孔耦合到所述第二导电通孔；以及
第三树脂层，在所述第二树脂层的所述第三表面上，所述第三树脂层分别覆盖从所述第二树脂层的所述第三表面暴露的所述总线条，所述第一导电通孔和所述第二导电通孔的相应表面，所述第三树脂层具有小于所述第一厚度并且小于所述第二厚度的第三厚度。
16.根据权利要求15所述的器件，其中：
所述第一树脂层具有第一侧壁；
所述第二树脂层具有与所述第一侧壁基本上共面的第二侧壁；
所述第三树脂层具有分别与所述第一侧壁和所述第二侧壁基本上共面的第三侧壁；以及
所述引线具有分别与所述第一侧壁、所述第二侧壁和所述第三侧壁基本共面的第四侧壁。
17.根据权利要求15所述的器件，其中所述引线具有小于所述第一树脂层的所述第一厚度的第四厚度。
18.根据权利要求15所述的器件，还包括：延伸到所述第一树脂层的第二表面中的凹部，粘合剂在所述凹部内，并且所述管芯在所述凹部内的所述粘合剂上。
19.根据权利要求15所述的器件，还包括：沿着所述第一导电通孔、所述第二导电通孔和所述总线条延伸的第一导电层。
20.根据权利要求19所述的器件，其中所述总线条包括在所述第一导电层上的第二导电层。
CN202211049812.6A 2021-08-31 2022-08-30 无引线框激光直接成型封装 Pending CN115732455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/463,140 2021-08-31
US17/463,140 US20230067918A1 (en) 2021-08-31 2021-08-31 Leadframe-less laser direct structuring (lds) package

Publications (1)

Publication Number Publication Date
CN115732455A true CN115732455A (zh) 2023-03-03

Family

ID=85187540

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202222292484.4U Active CN218498065U (zh) 2021-08-31 2022-08-30 半导体器件
CN202211049812.6A Pending CN115732455A (zh) 2021-08-31 2022-08-30 无引线框激光直接成型封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202222292484.4U Active CN218498065U (zh) 2021-08-31 2022-08-30 半导体器件

Country Status (2)

Country Link
US (1) US20230067918A1 (zh)
CN (2) CN218498065U (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177832B2 (en) * 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US10115688B2 (en) * 2015-05-29 2018-10-30 Infineon Technologies Ag Solder metallization stack and methods of formation thereof
US10818578B2 (en) * 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
IT201800002903A1 (it) * 2018-02-21 2019-08-21 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Also Published As

Publication number Publication date
US20230067918A1 (en) 2023-03-02
CN218498065U (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
US7094046B2 (en) Mold assembly for a package stack via bottom-leaded plastic (BLP) packaging
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
EP1922762B1 (en) Manufacturing method of light emitting diode
US6630726B1 (en) Power semiconductor package with strap
US7732899B1 (en) Etch singulated semiconductor package
EP1517372A2 (en) Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6114189A (en) Molded array integrated circuit package
US20120235309A1 (en) Semiconductor Package with Embedded Die and Manufacturing Methods Thereof
US20080003718A1 (en) Singulation Process for Block-Molded Packages
JP2001053094A (ja) 樹脂封止方法及び装置
JP3877409B2 (ja) 半導体装置の製造方法
CN218498065U (zh) 半导体器件
JP4784945B2 (ja) 半導体装置の製造方法
US20230096742A1 (en) Mounting method for an integrated semiconductor wafer device, and mounting device able to be used therefor
US20210111108A1 (en) Package with separate substrate sections
CN116724396A (zh) 在微电子装置的封装件内的区域屏蔽
JPH11176856A (ja) 半導体装置の製造方法
JP3708871B2 (ja) 半導体パッケージ集合物
JP4887346B2 (ja) 半導体装置
CN218996708U (zh) 电子器件
US20230207410A1 (en) Low stress laser modified mold cap package
CN109671635B (zh) 芯片封装方法及封装体
JP5086315B2 (ja) 半導体装置の製造方法
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
JP4383436B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination