CN218996708U - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN218996708U
CN218996708U CN202222227598.0U CN202222227598U CN218996708U CN 218996708 U CN218996708 U CN 218996708U CN 202222227598 U CN202222227598 U CN 202222227598U CN 218996708 U CN218996708 U CN 218996708U
Authority
CN
China
Prior art keywords
layer
lead
sidewall
molding compound
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222227598.0U
Other languages
English (en)
Inventor
J·S·塔利多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Application granted granted Critical
Publication of CN218996708U publication Critical patent/CN218996708U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开的实施例涉及电子器件。一种电子器件，包括：引线框，包括：管芯焊盘；引线，与管芯焊盘间隔开，引线具有：第一层；第二层；第三层，在第一内表面上，第三层终止于与内侧壁表面间隔开的第一端部处；以及空间，从第三层的第一端部以及内侧壁表面延伸；模制化合物，覆盖第一内表面、内侧壁表面和第二内表面以及第三层，模制化合物填充空间并且覆盖第三层的端部。利用本公开的实施例有利地使制造半导体封装中的材料和步骤减少，从而降低了半导体封装的总制造成本。

Description

电子器件
技术领域
本公开涉及电子器件，并且具体涉及利用具有变化厚度的引线框形成的半导体封装。
背景技术
通常，形成常规半导体封装的方法包含利用引线框以在常规半导体封装内形成导电组件(例如，汇流条，管芯焊盘，引线等)。举例来说，可通过将多个半导体管芯耦合到引线框的管芯焊盘部分(例如，将成为常规半导体封装中的单个封装的管芯焊盘的部分)来形成常规半导体封装。在将所述多个管芯耦合到所述管芯焊盘部分之后，可通过接合及缝合技术形成多个电导线以将所述多个管芯的相应有源表面处的接触焊盘耦合到所述引线框的多个引线部分中的相应引线部分(例如，将变成常规半导体封装中的单个封装的引线的部分)。在形成所述电导线之后，可利用模具工具形成模制化合物以覆盖所述多个管芯，所述多个引线，所述多个管芯焊盘及所述多个电导线。电导线可以嵌入或包住模制化合物。在形成模制化合物之后，沿着锯线(例如，切口线)将引线框和模制化合物单个化以形成单个化(例如，个别单个化)的常规半导体器件封装。
由于形成常规半导体封装的方法包括引线框，因此常规半导体封装的总厚度也可在减小方面受到限制。例如，由于引线框需要足够厚以避免在运输和制造期间处理引线框时发生变形，因此引线框的厚度可能受到限制。引线框厚度的这种有限减小限制了可减小的常规半导体封装的厚度量。
实用新型内容
本公开的目的是提供电子器件，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种器件，包括：引线框，包括：管芯焊盘；引线，与所述管芯焊盘间隔开，所述引线具有：第一层，包括：第一外表面，横向于所述第一外表面的外侧壁表面，以及横向于所述第一外侧壁表面的第二外表面；第一内表面，与所述第一外表面相对，与所述外侧壁表面相对的内侧壁表面，以及与所述第二外表面相对的第二内表面；以及第一端部表面，横向于所述第二外表面和所述第二内表面；第二层，在所述第一外表面、所述外侧壁表面、以及所述第二外表面上，所述第二层包括：第二端部表面，与所述第一层的所述第一端部表面共面；第三层，在所述第一内表面上，所述第三层终止于与所述内侧壁表面间隔开的第一端部处；以及空间，从所述第三层的第一端部以及所述内侧壁表面延伸；模制化合物，覆盖所述第一内表面、所述内侧壁表面和所述第二内表面以及所述第三层，所述模制化合物填充所述空间并且覆盖所述第三层的端部。
根据一个或多个实施例，其中所述模制化合物包括与所述第一层的所述第一端部表面和所述第二层的第二端部表面共面的侧壁表面。
根据一个或多个实施例，电子器件进一步包括：管芯，通过粘合剂耦合到所述管芯焊盘，所述管芯包括在所述管芯的有源表面处的接触焊盘；以及电导线，具有第一端部和与第一端部相对的第二端部，所述电导线的第一端部耦合到所述接触焊盘，并且所述电导线的第二端部耦合到所述第三层。
根据一个或多个实施例，所述第一层是导电层；所述第二层是导电层；以及所述第三层是导电层。
根据一个或多个实施例，其中：所述第一层包括部分地界定所述第一内表面的内边缘和部分地界定所述第一外表面的外边缘；所述第三层包括与所述第三层的第一端部相对的第二端部，所述第三层的第二端部与所述内边缘间隔开，并且所述第三层终止于第二端部；以及所述第二层包括在所述第一外表面上的端部，所述第二层在端部处终止，所述第二层的端部与所述第二边缘间隔开。
根据一个或多个实施例，器件进一步包括在所述管芯焊盘的表面上的管芯，所述管芯具有比所述引线的所述第二内表面更接近于所述管芯焊盘的表面的有源表面。
本公开的另一方面提供了一种电子器件，包括：引线框，包括：管芯焊盘，具有表面；第一引线，其具有：第一层，其包括：第一部分，在第一方向上延伸；第二部分，在横向于所述第一部分的第二方向上延伸远离所述第一部分；第三部分，在所述第一方向上延伸远离所述第二部分；第一内表面和在所述第一方向上延伸的第一外表面，所述第一部分在所述第一内表面与所述第一外表面之间；第二内表面和第二外表面，在所述第二方向上延伸，所述第二部分在所述第二内表面与所述第二外表面之间；第三内表面和第三外表面，在所述第一方向上延伸，所述第三部分在所述第三内表面与所述第三外表面之间；以及第一端部表面，在所述第一方向上从所述第三内表面延伸至所述第三外表面；管芯，通过粘合剂耦合到所述管芯焊盘的表面；以及模制化合物，覆盖所述第一内表面、所述第二内表面和所述第三内表面，所述模制化合物包括第一侧壁表面，所述第一侧壁表面与所述第一引线的所述第一层的所述第一端部表面大体上共面。
根据一个或多个实施例，其中：所述第一引线还包括：第二层，在所述第一内表面上并且沿着所述第一内表面朝向所述第二内表面延伸的，所述第二层在到达所述第二内表面之前终止于端部处；以及空间，在所述第二层的端部与第二内表面之间。
根据一个或多个实施例，其中所述模制化合物填充在所述第二层的端部与所述第二内表面之间的所述空间。
根据一个或多个实施例，其中所述第一引线进一步包括：第三层，在所述第一外表面、所述第二外表面和所述第三外表面上，所述第三层沿着所述第一外表面、所述第二外表面和所述第三外表面延伸，所述第三层在所述第一层的所述第一端部表面处具有第二端部表面，所述第二端部表面与所述第一端部表面和所述模制化合物的所述第一侧壁表面大体上共面。
根据一个或多个实施例，电子器件进一步包括将所述第一引线的所述第二层耦合到所述管芯的有源表面处的接触焊盘的电导线。
根据一个或多个实施例，其中所述模制化合物具有背离所述第一引线并且在所述第一方向上延伸的外表面，所述外表面重叠并且覆盖所述第三内表面。
根据一个或多个实施例，其中所述模制化合物的所述第一侧壁表面在所述第二方向上从所述第一引线的所述第三内表面延伸到所述模制化合物的所述外表面。
根据一个或多个实施例，电子器件进一步包括：第二引线，与所述第一引线相对，所述第二引线包括：第一层，包括：第一部分，在第一方向上延伸；第二部分，在横向于所述第一部分的第二方向上延伸远离所述第一部分；第三部分，在所述第一方向上延伸远离所述第二部分；第一内表面和第一外表面，在所述第一方向上延伸，所述第一部分在所述第一内表面与所述第一外表面之间；第二内表面和第二外表面，在所述第二方向上延伸，所述第二部分在所述第二内表面与所述第二外表面之间；第三内表面和第三外表面，在所述第一方向上延伸，所述第三部分在所述第三内表面与所述第三外表面之间；以及第一端部表面，在所述第一方向上从所述第三内表面延伸至所述第三外表面；其中所述模制化合物进一步包括与所述第一侧壁表面相对的第二侧壁表面和从所述第一侧壁表面延伸到所述第二侧壁表面的第三表面，所述第三表面分别与所述第一引线和所述第二引线的相应第三内表面重叠，并且所述第二侧壁表面与所述第二引线的所述第一端部表面大体上共面。
利用本公开的实施例有利地使制造半导体封装中的材料和步骤减少，从而降低了半导体封装的总制造成本。
附图说明
为了更好地理解实施例，现在将通过示例的方式参考附图。在附图中，除非上下文另有说明，否则相同的附图标记表示相同或相似的元件或动作。附图中元件的尺寸和相对比例不必按比例绘制。例如，这些元件中的一些可以被放大和定位以提高绘图清晰度。
图1A是本公开的半导体封装的实施例的底部平面图；
图1B是沿图1A中的线1B－1B截取的半导体封装的实施例的截面图；
图1C是图1A和图1B所示的半导体封装的实施例的俯视图；以及
图2A－图2E是涉及制造如图1A－图1C所示的半导体封装的实施例的方法的截面图。
具体实施方式
在以下描述中，阐述某些特定细节以便提供对本实用新型的各种实施例的透彻理解。然而，所属领域的技术人员将了解，可在没有这些特定细节的情况下实践本实用新型。在其它实例中，未详细描述与电子组件，封装及半导体制造技术相关联的众所周知的结构以避免不必要地模糊对本实用新型实施例的描述。
除非上下文另有要求，否则在整个说明书和随后的权利要求中，词语“包括”及其变体，例如“包含”和“包括”应以开放的，包含的意义来解释，即，解释为“包括但不限于”。
诸如第一，第二，第三等的序数的使用不一定暗示排序的顺序意义，而是可以仅区分动作或类似结构或材料的多个实例。
在整个说明书中对“一个实施例”或“实施例”的引用意味着结合所述实施例描述的特定特征，结构或特性被包括在至少一个实施例中。因此，在本说明书中各处出现的短语“在一个实施例中”或“在实施例中”不一定都指同一实施例。此外，特定特征，结构或特性可以以任何合适的方式组合在一个或多个实施例中。
术语“顶部”，“底部”，“上”，“下”，“左”和“右”仅用于基于如下在本公开中的附图的讨论中的部件的取向的讨论目的。这些术语不限制本公开中明确公开，隐含公开或固有公开的可能位置。
术语“基本上”用于阐明当在现实世界中制造包装时可能存在微小的差异和变化，因为没有什么可以被制成完全相等或完全相同。换句话说，“基本上”意味着并表示在实际操作中可能有一些微小的变化，而是在选定的公差内制造或制造。
如在本说明书和所附权利要求中所使用的，单数形式“一个”，“一种”和“所述”包括复数指示物，除非内容另外清楚地指明。
虽然在本公开中示出并描述了半导体封装的实施例，但是将容易理解，实施例不限于此。在各种实施例中，本文中所描述的结构，器件，方法等可实施于任何合适类型或形式的半导体封装中或以其它方式用于任何合适类型或形式的半导体封装中，并且可利用任何合适的半导体管芯和封装技术来制造。
通常，常规半导体封装包括引线及管芯焊盘，所述引线及管芯焊盘是利用常规引线框形成，所述常规引线框具有沿所述常规引线框的整个长度保持大体上相同的厚度。这些常规引线框的厚度尽可能减小以减小常规半导体封装的总厚度。然而，这些常规引线框在其厚度可减小的量方面受到限制，因为减小常规引线框的厚度增加了常规引线框在制造或装运期间处理时变形的可能性。换句话说，常规引线框仅可以在厚度上减小到某一点以抵消变形的可能性且减小常规半导体封装的总厚度。举例来说，为了减小变形的可能性，可增加常规引线框的厚度，但这将增加常规半导体封装的总厚度，并且替代地，可减小常规引线框的厚度，但这将增加在制造过程，装运过程或两者中的处理期间的变形的可能性。
为了减小常规引线框变形的可能性，可将支撑带耦合到常规引线框的表面。然而，与制造本实用新型的半导体封装的至少一个实施例相比，支撑带导致制造常规半导体封装的额外成本。举例来说，当制造本实用新型的半导体封装的至少一个实施例时，具有变化厚度的引线框可不耦合到支撑带，因为与用于制造常规半导体封装的常规引线框不同，在制造和装运期间当处理引线框时引线框不可能变形。通过不必利用支撑带来支撑本实用新型的变化厚度的引线框，制造本实用新型的半导体封装的至少一个实施例的成本可小于制造常规半导体封装的成本。
在至少一个实施例中，本实用新型的半导体封装可比常规半导体封装相对薄，因为本实用新型的半导体封装的至少一个实施例是利用具有变化厚度的引线框制造的。利用具有变化厚度的引线框允许将本实用新型的半导体封装的至少一个实施例制造得比常规半导体封装相对薄。将容易明白，本实用新型的半导体封装的至少一个实施例的总厚度将小于常规半导体封装的总厚度。
图1A是半导体封装100的底部平面图。在图1A中容易看到半导体封装100的表面102(例如，底表面)。
半导体封装100包括从存在多个引线104和管芯焊盘106的模制化合物108暴露的多个引线104和管芯焊盘106。模制化合物108可以是环氧树脂，树脂或存在多个引线104和管芯焊盘106的某一其它类型的非导电材料。多个引线104包括暴露表面105和从模制化合物108暴露的唇缘部分107，其在图1B中可容易地看到。管芯焊盘106包括从模制化合物108暴露的暴露表面109。半导体封装100的表面102可以为模制化合物108的表面。
多个引线104和管芯焊盘106的暴露表面105、109可以分别用于将半导体封装100安装到另一电子组件。举例来说，可呈焊料球形式的焊料材料可以耦合到多个引线104的暴露表面105、109及管芯焊盘106，并且接着可以回流所述焊料材料以将半导体封装100耦合到印刷电路板(PCB)。
半导体封装100还包括第一侧壁110和第二侧壁112。第一侧壁110在相对的第二侧壁112之间延伸，第二侧壁112在相对的第一侧壁110之间延伸。例如，半导体封装100左手侧的第一侧壁110从半导体封装100下侧的第二侧壁112延伸到半导体封装100上侧的第二侧壁112。类似地，半导体封装100上侧的第二侧壁112从半导体封装100左侧的第一侧壁110延伸到半导体封装100右侧的第一侧壁110。第一侧壁110的长度比第二侧壁112短。第一侧壁110横向于第二侧壁112，反之亦然。
多个引线104中的一些引线存在于第一侧壁处。举例来说，在半导体封装100的此实施例中，多个引线104中的两个引线存在于半导体封装100的左手侧的第一侧壁110处，并且多个引线104中的两个其它引线存在于半导体封装100的右手侧的第一侧壁110处。
第一侧壁110包括模制化合物108的侧壁125和多个引线104的侧壁114，所述侧壁125与所述多个引线104的侧壁114大体上共面且大体上彼此齐平。换句话说，半导体封装100的第一侧壁110由多个引线104的侧壁114和模制化合物108的侧壁125界定。
在所述实施例中，当在如图1A所示的底部平面图中观察时，半导体封装100具有基本上矩形的轮廓。在所述实施例中，第二侧壁112比第一侧壁110长，分别如图1A和1C的底部平面图和顶部平面图所示。然而，在一些实施例中，半导体封装100可具有大致正方形的轮廓，其中第一侧壁110和第二侧壁112的长度将大致彼此相等。
在此实施例中，多个引线104存在于半导体封装100的第一侧壁110处。然而，在一些实施例中，多个引线104中的一些引线可沿着半导体封装100的第二侧壁112存在，并且多个引线104中的其它一些也可沿着第一侧壁110存在。
图1B是沿着图1A中虚线所示的线1B－1B截取的半导体封装100的截面图。图1C是如图1A和1B所示的半导体封装100的俯视图。
半导体封装100包括模制化合物108中的管芯116，并且管芯116由模制化合物108覆盖。管芯116位于管芯焊盘106的内表面118上。如前所述，模制化合物108包括侧壁125。
粘合剂120将管芯116耦合到管芯焊盘106的内表面118。粘合剂120可以是胶水，管芯附着膜(DAF)或用于将管芯116耦合到管芯焊盘106的内表面118的一些其它合适类型的粘合剂。
管芯焊盘106包括第一层106a，第二层106b和第三层106c。第一层106a至少部分地分别夹在第二层106b和第三层106c之间。第二层106b位于管芯衬焊盘106的背离管芯116的表面121上，而第三层106c位于管芯衬焊盘106的面向管芯116的表面122上。管芯焊盘106的外表面109是从半导体封装100暴露的第二层106b的表面。管芯焊盘106的内表面118是半导体封装100内的第三层106c的表面。管芯116在管芯焊盘100的第三层106c上。第一层106a、第二层106b和第三层106c分别可以是导电层。第一层106a可以是管芯焊盘106的核心层，并且第二层106b和第三层106c可以是沿第一层106a排列并延伸的衬焊盘层。
如在图1B中可以容易地看到的，第二层106b的端部与界定第一层106a的表面120的第一层106a的边缘向内间隔开，并且第三层106c的端部与界定第一层106a的表面122的第一层106a的边缘向内间隔开。换句话说，第一层106a的表面121的表面积大于第二层106b的外表面109的表面积，并且第一层106a的表面122的表面积大于第三层106c的内表面118的表面积。
多个引线104中的一些引线包括第一层104a、第二层104b和第三层104c。下面的讨论将集中在半导体封装100左手侧的引线104上。然而，将易于了解，以下论述将易于应用于半导体封装100的多个引线104中的其它引线。
第一层104a至少部分地夹在第二层104b和第三层104c之间。第二层104b在半导体封装100的左手侧沿着引线104的第一层104a的第一表面124、第一侧壁表面126和第二表面128延伸并且在其上。第一表面124和第二表面128分别横向于从第一表面124延伸到第二表面128的第一侧壁表面126。第二表面128位于引线104的唇缘部分107处。
引线104的侧壁114包括第一层104a的第一端部表面130和第二层104b的第二端部表面132。第一端部表面130和第二端部表面132基本上共面并且基本上彼此齐平。第一端部表面130和第二端部表面132在半导体封装100的左手侧与模制化合物108的侧壁表面125大体上共面且大体上齐平。
第二层104b包括与第一层104a的第一侧壁表面126重叠的侧壁表面134。侧壁表面134从半导体封装100暴露。第二层104b的侧壁表面134分别比第一层104a和第二层104b的端部表面130，132更靠近管芯116。在半导体封装100的左手侧，第二层104b的侧壁表面134比模制化合物108的侧壁表面125更靠近管芯116。
引线104的第一层104a包括第三表面136，第二侧壁表面138和第四表面140。第三表面136和第四表面140横向于第二侧壁表面138，第二侧壁表面138从第三表面136延伸到第四表面140。第四表面140从引线104的端部表面130延伸到第二侧壁表面138。第二侧壁表面138与引线104的第一侧壁表面126部分重叠。
第三层104c位于第一层104a的第三表面136上并且沿着第三表面136延伸。在半导体封装100的此实施例中，第三层104c在到达引线104的第二侧壁表面138之前终止。在一些实施例中，第三层104c可以在第二侧壁表面138和第四表面104上并且沿着第二侧壁表面138和第四表面104延伸，使得第三层104c也覆盖第二侧壁表面138和第四表面140。当第三层104c覆盖第二侧壁表面138和第四表面140时，第三层104c可以包括在半导体封装100的侧壁110处暴露的端部表面，并且所述端部表面可以分别与第一层104a和第二层104b的端部表面130，132以及模制化合物108的侧壁表面125大体上共面且大体上齐平。
第二侧壁表面138和第四表面140由模制化合物108覆盖，并且第三表面136部分地由模制化合物108覆盖且部分地由第三层104c覆盖。在一些实施例中，当第三层104c在第二侧壁表面138和第四表面140上，沿着第二侧壁表面138和第四表面140延伸并覆盖第二侧壁表面138和第四表面140时，模制化合物108在第三层104c上，沿着第三层104c延伸并覆盖第三层104c，第三层104c沿着第二侧壁表面138和第四表面140存在并覆盖第二侧壁表面138和第四表面140。
第一层104a，第二层104b和第三层104c可以是导电层。引线104的第一层104a，第二层104b和第三层104c可分别由与管芯焊盘106的第一层106a，第二层106b和第三层106c相同或类似的导电材料制成。
模制化合物108的暴露或外表面142与管芯焊盘106的第二层106b的外表面109相对。暴露表面142在半导体封装100的第一侧壁110的相对侧壁之间延伸，并且在半导体封装100的第二侧壁112的相对侧壁之间延伸。
半导体封装100的第一厚度或尺寸144从半导体封装100的右手侧的引线104的第二导电层104b的暴露表面105延伸到模制化合物108的暴露表面142。第一厚度144的范围可以从0.3毫米(mm)到1.0mm。
引线104的第二厚度146从暴露表面105延伸到第三导电层104c的背离第一层106a和第二层104b的内表面148。模制化合物108在第三导电层104c的内表面148上。第二厚度可以在0.10－mm至0.20－mm的范围内。
引线104的第三厚度150从引线104的第一层104a的暴露表面105延伸到第四表面140。第三厚度150的范围可以从0.20-mm到0.30-mm。
第四厚度152从第四表面140延伸到引线104的第二导电层104b的背离第一层104a的第四表面140的外表面154。第四厚度152的范围可以从0.10-mm到0.20-mm。
半导体封装100的第一厚度144分别大于第二厚度146，第三厚度150和第四厚度152。第三厚度150分别大于第二厚度146和第四厚度152。第二厚度146大于第四厚度152。在一些实施例中，第二厚度146和第四厚度152可以基本上彼此相等。在一些实施例中，当第三导电层104c在第二侧壁表面138和第四表面140上沿着第二侧壁表面138和第四表面140延伸并且覆盖第二侧壁表面138和第四表面140时，第二厚度146基本上等于第四厚度152。
管芯焊盘106的第五厚度156从管芯焊盘106的第二层106b的外表面109延伸到管芯焊盘106的第三层106c的内表面118。第五厚度156的范围可以从0.10-mm到0.20-mm。第五厚度156基本上等于引线104的第二厚度146。
如可在图1A和图1B中容易看到的，管芯焊盘106与引线104间隔开并分离。多个导线158具有存在于管芯116的表面160处的第一端部。表面160可以是管芯116的有源表面。第一端部耦合到在管芯116的表面160处暴露的管芯116的接触焊盘162。多条导线158包括与第一端部相对的第二端部，所述第二端部耦合到多条引线104之一的第三导电层104c。电信号可通过多个引线104和多个导线158传输到管芯116和从管芯116传输，使得管芯116与半导体封装100外部的电组件电通信。换句话说，如图1B所示，管芯焊盘106通过多个导线158电耦合到各个引线104。
管芯116的表面160比多个引线104的第四表面140更靠近管芯焊盘106的内表面118。例如，从管芯116的表面160延伸到管芯焊盘106的表面118的尺寸133小于从管芯116的侧壁137延伸到引线104的第四表面140所邻接的半导体封装的右手侧的引线104的第二侧壁表面138的尺寸135。
在一些实施例中，第三厚度150可以基本上等于或大于尺寸133和第五厚度156的总和(例如，相加)。例如，如图1B所示，第三厚度150大于尺寸133和第五厚度156的总和。
尺寸163从暴露表面105延伸到外表面154。如图1B所示，尺寸163大于第二厚度146。尺寸165从第四表面140延伸到暴露表面142(例如，外表面)。如图1B所示，尺寸165小于第三厚度150。
多个引线104中的每个引线包括第一部分164和第二部分166。唇缘部分107可称为引线104的第三部分。每个第一部分164远离管芯焊盘116朝向半导体封装100的侧壁110中的相应侧壁延伸。每个第二部分远离对应的一个第一部分164延伸，并且横向于对应的一个第一部分164。唇缘部分107中的每一者(例如，多个引线104中的每一者的第三部分)远离第二部分166中的对应一者朝向半导体封装100的侧壁110中的对应一者延伸。唇缘部分107从第二部分166中的相应一个第二部分延伸到半导体封装的侧壁110中的相应一个侧壁，并且唇缘部分107分别在第一层104a和第二层104b的端部表面130，132处终止于半导体封装的侧壁110中的相应一个侧壁处。第一部分164分别包括第一层106a，第二层106b和第三层106c的部分。第二部分166和唇缘部分107分别包括第一层106a和第二层106b的部分。在一些实施例中，当第三导电层104c覆盖第二侧壁表面166和第四表面152时，唇缘部分107和第二部分166也可以包括第三层104c。
多个引线104的第三层104c中的每个第三层在延伸到多个引线的第二侧壁表面138中的对应第二侧壁表面之前终止。第三层104c中的每一者终止于第一端部111处，并且空间123在第一端部111与侧壁表面138之间延伸。空间123填充有模制化合物108。第三层104c中的每个第三层在延伸到第一层104a中的对应第一层的第一边缘113之前终止。第三层104c终止于对应的第三表面136上的第二端部115。每个第二端部115与相应的一个第一端部111相对。在一些实施例中，第一端部111可以延伸到第二侧壁138。在一些实施例中，第二端部115可以延伸到多个引线104的第一边缘113。
多个引线104的第二层104b中的每个第二层终止于多个引线104的第一表面124中的对应第一表面。第二层104b终止于相应的第一表面124上的第三端117。第三端117与相应的一个第二端部表面132相对。第二层104b在延伸到第一层104a的第二边缘119之前终止于第三端117。
图2A－图2E涉及制造如图1A－图1C所示的本公开的半导体封装100的方法中的步骤。图2A－图2E是本实用新型的图1A－图1C中所示的制造半导体封装100的方法的实施例中的步骤的横截面图。
图2A是包括多个管芯焊盘部分202和多个引线部分204的引线框200的截面图。管芯焊盘部分202中的至少一个管芯焊盘部分对应于如图1A和图1B所示的半导体封装100的管芯焊盘106。至少一些引线部分204对应于如图1A和图1B所示的多个引线104。多个延伸部分206从多个引线部分204中的相邻引线部分延伸。多个凹部207中的每个凹部与多个延伸部分206中的相应延伸部分对齐并重叠。
引线框200进一步包含第一层208，多个第二层210、多个第三层212、多个第四层214和多个第五层216。第一层208、第二层210、第三层212、第四层214和第五层216可以分别由导电材料或多种导电材料制成。第一层208、第二层210、第三层212、第四层214和第五层216可以分别通过图案化技术形成。举例来说，图案化技术可包括形成光致抗蚀剂层，用图案化光致抗蚀剂层，在光致抗蚀剂层中的图案内形成导电材料，以及移除光致抗蚀剂层，在形成第一层208、第二层210、第三层212、第四层214和第五层216之后分别留下导电材料。光致抗蚀剂层可通过沉积技术形成，例如气相沉积，溅射或一些其它类型的沉积技术。可通过将光致抗蚀剂层暴露于自然光光源，紫外(UV)光光源或用于图案化光致抗蚀剂层的一些其它合适类型的光源来图案化光致抗蚀剂层。导电材料可通过电解电镀技术，化学电镀技术或用于用导电材料填充光致抗蚀剂层中的图案的一些其它合适类型的电镀技术形成。可在通过将光致抗蚀剂层暴露于光源而在光致抗蚀剂层的图案内形成导电材料之后移除光致抗蚀剂层。在移除光致抗蚀剂层之后，留下导电材料以分别形成第一层208、第二层210、第三层212、第四层214和第五层216。
第一层208对应于管芯焊盘106的第一层106a和半导体封装100的引线104的第一层104a，如图1B所示。至少一个第二层210对应于如图1B所示的半导体封装的管芯焊盘106的第二层106b。第三层212中的至少一者对应于半导体封装100的管芯焊盘106的第三层106c，如图1B中所示。至少一些第四层214对应于半导体封装100的引线104的第二层104b，如图1B所示。如图1B所示，第五层216中的至少一些对应于半导体封装100的引线104的第三层104c。
在多个第二层210、第三层212、第四层214和第五层216已形成于第一层208上之后，可通过执行蚀刻步骤来形成多个凹部218，其中第一层208在第三层212与第五层216的相邻层之间的选定位置暴露于蚀刻剂，所述蚀刻剂可为化学蚀刻剂。蚀刻步骤可以是利用化学蚀刻剂的化学蚀刻技术。多个凹部218延伸到第一层208中并终止于第一层208内，使得多个凹部218不完全延伸穿过引线框200的第一层208。在一些实施例中，多个凹部218可以在多个第二层210、第三层212、第四层214和第五层216之后形成。
在一些实施例中，可以在第一层208上形成第二层210、第三层212、第四层214和第五层216之前形成多个凹部218。在一些实施例中，在形成多个凹部218之前，可以在第一层208上形成第二层210、第三层212、第四层214和第五层216中的至少一些层。换言之，形成第二层210、第三层212、第四层214和第五层216以及形成多个凹部218可以按不同顺序执行。
第一层208是引线框200的核心层，并且第二层210、第三层212、第四层214和第五层216是衬套在引线框200的第一层208的相应表面上的层。第一层208可沿着引线框200从引线框200的第一端部(未图示)连续延伸到引线框200的与引线框200的第一端部(未图示)相对的第二端部(未图示)。
第二层210在第一层208的第一区域220处与管芯焊盘部分202重叠，并且第三层212在第一层208的第二区域222处与管芯焊盘部分202重叠。第一区域220和第二区域222中的每个区域分别对应于管芯焊盘部分202中的至少一个管芯焊盘部分。第一区域220和第二区域222分别可以是管芯焊盘部分202处的第一层208的表面。至少一个第一区域220对应于半导体封装100的管芯焊盘106的第一层106a的表面122，如图1B所示。至少一个第二区域222对应于半导体封装100的管芯焊盘106的第一层106a的表面121，如图1B所示。
第四层214在引线框200的第一层208的第三区域224，第四区域226和第五区域228上。第三区域224，第四区域226和第五区域228中的每个区域分别对应于至少一个引线部分204。第三区域224，第四区域226和第五区域228分别可以是对应的引线104的表面。第三区域224，第四区域226和第五区域228分别与引线部分204中对应的一个引线部分重叠。至少一些第三区域224对应于半导体封装100的引线104的第一层104a的第一表面124，如图1B所示。至少一些第四区域226对应于半导体封装100的引线104的第一层104a的第一侧壁表面126，如图1B所示。至少一些第五区域228对应于半导体封装100的引线104的第一层104a的第二表面128，如图1B所示。第三区域224，第四区域226和第五区域228分别与多个引线部分204中的相应引线部分重叠，并且在多个引线部分204处沿着第一层208的表面延伸。
第三区域224位于多个延伸部分206中的相邻延伸部分和多个凹部218之间。第四层214沿着第三区域224延伸并且在延伸到与多个凹部218中的凹部重叠之前终止，使得第一层208的表面区域230保持暴露。暴露表面区域230与多个凹部218中的相应凹部重叠。
第四层214还沿着从第三区域224延伸到第五区域228的第四区域226中的对应区域延伸。第五区域228可以是由部分地界定凹部207的第四层214覆盖的延伸部分206的表面，并且第四区域226可以是由部分地界定凹部207的第四层214覆盖的引线部分204的侧壁表面。
第四层214完全覆盖相应的第四区域226和第五区域228。第四层214延伸到凹部207中，并且第四层214分别沿着第四区域226和第五区域228延伸并且在第四区域226和第五区域228上延伸，部分地填充凹部207，使得第四层214界定凹部207。第四层214沿着第三区域224中的至少两个第三区域，第四区域226中的至少两个第四区域和第五区域228中的至少一个第五区域连续延伸。
第五层216沿着引线框200的第一层208的第六区域231延伸。第六区域231中的每个第六区域与多个引线部分204中的相应引线部分重叠。每个第六区域231与对应的一个第三区域224相对。每个第六区域231位于引线部分204的多个凹部218中相邻的凹部和多个侧壁区域232中相邻的侧壁区域之间。侧壁区域232可以是引线部分204的侧壁表面。至少一些侧壁区232对应于半导体封装100的引线104的第一层104a的第二侧壁表面138，如图1B所示。第五层216沿着第六区域231延伸并且在到达多个凹部218中的相邻凹部之前终止并且在到达侧壁区域232中的相邻侧壁之前终止。在一些实施例中，第五层216可以沿着第六区域231，侧壁区域232和第七区域234延伸，使得第五层216完全覆盖侧壁区域232和第七区域234。例如，每个第五层216可以完全覆盖第七区域234中的至少一个第七区域并且可以完全覆盖侧壁区域232中的至少两个侧壁区域。第七区域234中的每个第七区域与第五区域228中的相应第五区域相对。
多个凹部207中的每个凹部区域沿着多个锯线235(例如，锯痕线)中的相应锯线延伸。引线框200将由锯切工具或切割工具(例如，锯，激光或某一其它合适类型的分割工具或器件)沿着这些锯线235分割，所述锯线235由图2A中所示的垂直虚线表示。多个凹部207中的每个凹部具有从第四层214中的相应第四层的相对侧壁表面延伸的尺寸209，第四层214中的相应第四层限定多个凹部207中的相应凹部。
在已在引线框200的第一层208上形成第二层210、第三层212、第四层214和第五层216且已形成多个凹部218之后，通过利用如图2B中所示的多个粘合剂部分238将多个管芯236耦合到管芯焊盘部分202中的对应者。多个管芯236中的至少一个管芯对应于半导体封装100的管芯116。至少一个粘合剂部分238对应于半导体封装100的粘合剂120。
为了将多个管芯236耦合到管芯焊盘部分202，可通过将粘合剂沉积到多个管芯焊盘部分202中的每一者上并且将粘合剂沉积到第三层212中的每一者上来形成多个粘合剂部分238。例如，可以通过在第三层212的每一个第三层上形成粘合剂团的注入工具来注入粘合剂。在粘合剂团已经沉积到多个第三层212的每个第三层上之后，可以通过拾取和放置机器将多个管芯236放置到粘合剂团上。通过将多个管芯236放置到粘合剂团上，粘合剂团可展开，从而将多个管芯236中的每一者耦合到管芯焊盘部分202中的对应管芯焊盘部分。允许粘合剂固化，使得多个粘合剂部分238形成为将多个管芯236中的每一者粘附到多个管芯焊盘部分202中的对应管芯焊盘部分。
在多个管芯236通过粘合部分238耦合到管芯焊盘部分202之后，多个管芯236中的每个管芯通过形成多个电导线240来耦合到多个引线部分204中的相应引线部分。多个电导线240中的至少一些电导线对应于如图1B所示的半导体封装100的电导线158。
多个电导线240可以通过接合和缝合技术形成。多个电导线240中的每一个电导线具有耦合到多个管芯236中的相应管芯的相应接触焊盘242的第一端部和耦合到存在于多个引线部分204中的相应引线部分处的多个第五层216中的相应第五层的第二端部。多个电导线240将多个管芯的接触焊盘242电耦合到多个引线部分204。
在已将多个管芯236耦合到多个管芯焊盘部分202且已形成多个电导线240之后，如图2C中所示在引线框200上形成模制化合物244。模制化合物244被形成以覆盖多个管芯236，覆盖多个电导线240，并且填充引线框200的第一层208中的多个凹部218。模制化合物244围绕电导线240，使得电导线240被封装在模制化合物244内。
可通过将模制工具放置在引线框200的延伸部分206的第七区域234上来形成模制化合物244。在已放置模制工具之后，可将模制化合物244注射在模制工具与引线框200之间，使得模制化合物填充模制工具与引线框200之间的腔。当将模制化合物244注射在模制工具与引线框200之间时，模制化合物244覆盖多个管芯236、电导线240且填充多个凹部218。模制化合物244的层对应于半导体封装100的模制化合物108。
在已形成覆盖多个管芯236和多个导线240的模制化合物244之后，在引线框200中形成开口246，从而暴露模制化合物244的部分248并将多个引线部分204与多个管芯焊盘部分202分离，如图2D中所示。
开口246可以通过执行蚀刻步骤来形成。举例来说，可将光致抗蚀剂材料施加到引线框的未在先前步骤中由模制化合物244覆盖的暴露表面上并将其图案化，如图2D中所示。在形成并图案化光致抗蚀剂层之后，将引线框200的第一层208暴露于化学蚀刻剂，使得通过移除引线框200的第一层208的部分来形成开口246。移除形成开口246的引线框200的这些部分导致模制化合物244的暴露部分248。开口246的形成导致多个引线部分204通过开口246与多个管芯焊盘部分202分离。换句话说，通过形成开口246，管芯焊盘部分202与引线部分204物理分离。
在已形成开口246之后，执行单个化步骤，其中形成半导体封装100中的个别者，如图2E中所示。利用分割工具(例如，锯切工具，切割工具，激光工具或任何其它合适类型的分割工具)沿着锯线235进行切割，使得形成半导体封装100中的单个半导体封装。分割工具沿着锯线235进行切割250。每个切口250具有在半导体封装100的各个相邻切口之间延伸的尺寸252。尺寸252小于多个凹部207的尺寸209，从而形成如图1B所示的半导体封装100的多个引线104的唇缘部分107。
暴露表面105、侧壁表面134、第一端部表面130和第二端部表面132以及外表面154可被称为外表面或外部表面。引线104的第一层104a的第一表面124、第一侧壁表面126和第二表面128可称为第一层104a的外表面或外部表面。引线104的第一层104a的第三表面136、第二侧壁表面138和第四表面140可称为引线104的第一层104a的内表面。第三导电层104c的内表面148可以称为内表面。
一种器件可以概括为包括：引线框，包括：管芯焊盘；与所述管芯焊盘间隔开的引线，所述引线具有：第一层，其包括：第一外表面，横向于所述第一外表面的外侧壁表面，以及横向于所述第一外侧壁表面的第二外表面；与所述第一外表面相对的第一内表面，与所述外侧壁表面相对的内侧壁表面，以及与所述第二外表面相对的第二内表面；以及横向于所述第二外表面和所述第二内表面的第一端部表面；在所述第一外表面、所述外侧壁表面、以及所述第二外表面上的第二层，所述第二层包括：与第一层的第一端部表面共面的第二端部表面；在所述第一内表面上的第三层，所述第三层终止于与所述内侧壁表面间隔开的第一端部处；以及从所述第三层的所述第一端部和所述内侧壁表面延伸的空间；模制化合物，其覆盖所述第一内表面、所述内侧壁表面和所述第二内表面以及所述第三层，所述模制化合物填充所述空间且覆盖所述第三层的所述端部。
模制化合物可包括与第一层的第一端部表面和第二层的第二端部表面共面的侧壁表面。所述器件可包括通过粘合剂耦合到所述管芯焊盘的管芯，所述管芯包括在所述管芯的有源表面处的接触焊盘；以及电导线，其具有第一端部和与所述第一端部相对的第二端部，所述第一端部耦合到所述接触焊盘，并且所述第二端部耦合到所述第三层。所述第一层可以是导电层；所述第二层可以是导电层；第三层可以是导电层。所述第一层可以包括部分地界定所述第一内表面的内边缘和部分地界定所述第一外表面的外边缘；所述第三层可包括与所述第三层的所述第一端部相对的第二端部，所述第三层的所述第二端部与所述内边缘间隔开，并且所述第三层终止于所述第二端部；并且所述第二层可以包括在所述第一外表面上的一个端部，所述第二层终止在所述端部处，所述第二层的端部与所述第二边缘间隔开。所述器件可以包括管芯焊盘表面上的管芯，所述管芯具有比引线的第二内表面更靠近管芯焊盘表面的有源表面。
一种方法可以被概括为包括：在引线框的第一层上形成多个层，形成所述多个层包括：沿着引线框的第一层的第一侧在第一区域上形成第二层；沿着所述引线框的所述第一层的第二侧在第二区域上形成第三层，所述第二区域与所述第一区域相对且与所述第一区域重叠；沿着所述引线框的所述第一层的所述第二侧在第三区域，第四区域和第五区域上形成第四层，所述第四层延伸到所述引线框的第一凹部中，用所述第四层部分地填充所述第一凹部，所述第四区域横向于所述第三区域和所述第五区域，所述第四区域从所述第三区域延伸到所述第五区域；以及在所述引线框的所述第一层的所述第一侧上的第六区域上形成第五层，所述第六区域与所述第三区域相对且与所述第三区域重叠，所述第五层与所述第二层间隔开；在所述第一层与所述第五层之间的所述引线框的所述第一层中形成第二凹部；通过粘合剂将管芯耦合到第二层；在将所述管芯耦合到所述第二层之后，形成完全覆盖所述引线框的所述第一层的所述第一侧的模制化合物，模制化合物覆盖所述管芯，覆盖所述第五层，并且填充所述第二凹部；以及在形成所述模制化合物之后，切割所述第一层的一部分，所述第四层的一部分，所述引线框的在所述引线框的第一引线部分与第二引线部分之间延伸的延伸部分，并且所述模制化合物与所述第一凹部对准并重叠，从而形成半导体封装。
所述方法还可以包括：在将管芯耦合到第二层之后，将电导线的第一端部耦合到管芯的有源表面处的接触焊盘，并且将与电导线的第一端部相对的电导线的第二端部耦合到第五层。
所述方法可进一步包含在形成模制化合物之后，从引线框的多个管芯焊盘部分中的一者移除将第一引线部分与第二引线部分分离的引线框部分。
切割第一层的部分，第四层的部分和引线框的延伸部分可包括将第一引线部分与第二引线部分分离。分割所述第一层的所述部分，所述第四层的所述部分和所述引线框的所述延伸部分可包括：形成模制化合物的侧壁表面；形成所述第一引线部分的所述第一层的第一端部表面，所述第一端部表面与所述模制化合物的所述侧壁表面大体上共面；以及形成所述第一引线部分的所述第四层的第二端部表面，所述第二端部表面与所述模制化合物的所述侧壁表面和所述第一层的所述第一端部表面大致共面。完全覆盖所述引线框的所述第一层的第一侧可以包括：完全覆盖所述引线框的背离所述引线框的所述第一凹部的所述延伸部分的表面。
一种器件可以概括为包括：引线框，包括：具有表面的管芯焊盘；第一引线，其具有：第一层，其包括：在第一方向上延伸的第一部分；第二部分，所述第二部分在横向于所述第一部分的第二方向上延伸远离所述第一部分；在所述第一方向上延伸远离所述第二部分的第三部分；第一内表面和在所述第一方向上延伸的第一外表面，所述第一部分在所述第一内表面和所述第一外表面之间；在所述第二方向上延伸的第二内表面和第二外表面，所述第二部分在所述第二内表面与所述第二外表面之间；在所述第一方向上延伸的第三内表面和第三外表面，所述第三部分在所述第三内表面和所述第三外表面之间；以及第一端部表面，所述第一端部表面在所述第一方向上从所述第三内表面延伸到所述第三外表面；通过粘合剂耦合到所述管芯焊盘的表面的管芯；以及覆盖所述第一内表面、所述第二内表面和所述第三内表面的模制化合物，所述模制化合物包括与所述第一引线的所述第一层的所述第一端部表面大致共面的第一侧壁表面。
第一引线可以进一步包括：在所述第一内表面上并且沿着所述第一内表面朝向所述第二内表面延伸的第二层，所述第二层在到达所述第二内表面之前终止于端部处；以及在第二层的端部和第二内表面之间的空间。
模制化合物可填充第二层的端部与第二内表面之间的空间。第一引线可以进一步包括：在所述第一外表面，所述第二外表面和所述第三外表面上的第三层，所述第三层沿着所述第一外表面，所述第二外表面和所述第三外表面延伸，所述第三层在所述第一层的所述第一端部表面处具有第二端部表面，所述第二端部表面与所述第一端部表面和所述模制化合物的所述第一侧壁表面大体上共面。
所述器件还可以包括将第一引线的第二层耦合到管芯的有源表面处的接触焊盘的电导线。
模制化合物可以具有背离第一引线并且在第一方向上延伸的外表面，所述外表面重叠且覆盖第三内表面。模制化合物的第一侧壁表面可在第二方向上从第一引线的第三内表面延伸到模制化合物的外表面。
所述器件可以进一步包括与所述第一引线相对的第二引线，所述第二引线包括：第一层，其包括：在第一方向上延伸的第一部分；第二部分，所述第二部分在横向于所述第一部分的第二方向上延伸远离所述第一部分；在所述第一方向上延伸远离所述第二部分的第三部分；第一内表面和在所述第一方向上延伸的第一外表面，所述第一部分在所述第一内表面和所述第一外表面之间；在所述第二方向上延伸的一个第二内表面和一个第二外表面，所述第二部分是在所述第二内表面与所述第二外表面之间；在所述第一方向上延伸的第三内表面和第三外表面，所述第三部分在所述第三内表面和所述第三外表面之间；以及第一端部表面，所述第一端部表面在所述第一方向上从所述第三内表面延伸到所述第三外表面；其中所述模制化合物进一步包含与所述第一侧壁表面相对的第二侧壁表面和从所述第一侧壁表面延伸到所述第二侧壁表面的第三表面，所述第三表面分别与所述第一引线和第二引线的相应第三内表面重叠，并且所述第二侧壁表面与所述第二引线的所述第一端部表面大体上共面。
本公开的一方面提供了一种方法，包括：在引线框的第一层上形成多个层，形成所述多个层包括：沿着引线框的第一层的第一侧在第一区域上形成第二层；沿着所述引线框的所述第一层的第二侧在第二区域上形成第三层，所述第二区域与所述第一区域相对并且与所述第一区域重叠；沿着所述引线框的所述第一层的所述第二侧在第三区域、第四区域和第五区域上形成第四层，所述第四层延伸到所述引线框的第一凹部中，用所述第四层部分地填充所述第一凹部，所述第四区域横向于所述第三区域和所述第五区域，所述第四区域从所述第三区域延伸到所述第五区域；以及在所述引线框的所述第一层的所述第一侧上的第六区域上形成第五层，所述第六区域与所述第三区域相对并且与所述第三区域重叠，所述第五层与所述第二层间隔开；在所述第一层与所述第五层之间的所述引线框的所述第一层中形成第二凹部；
通过粘合剂将管芯耦合到第二层；在将所述管芯耦合到所述第二层之后，形成完全覆盖所述引线框的所述第一层的所述第一侧的模制化合物，覆盖所述管芯，覆盖所述第五层，并且填充所述第二凹部；以及在形成所述模制化合物之后，切割所述第一层的一部分，所述第四层的一部分，所述引线框的在所述引线框的第一引线部分与第二引线部分之间延伸的延伸部分，并且所述模制化合物与所述第一凹部对准并且重叠，从而形成半导体封装。
根据一个或多个实施例，方法还包括在将所述管芯耦合到所述第二层之后，将电导线的第一端部耦合到所述管芯的有源表面处的接触焊盘，并且将与所述电导线的所述第一端部相对的所述电导线的第二端部耦合到所述第五层。
根据一个或多个实施例，方法进一步包括在形成所述模制化合物之后，移除所述引线框的将所述第一引线部分和所述第二引线部分与所述引线框的多个管芯焊盘部分中的一个管芯焊盘分离的部分。
根据一个或多个实施例，其中切割所述第一层的部分，所述第四层的部分和所述引线框的所述延伸部分包括将所述第一引线部分与所述第二引线部分分离。
根据一个或多个实施例，其中切割所述第一层的部分，所述第四层的部分和所述引线框的所述延伸部分包括：形成所述模制化合物的侧壁表面；形成所述第一引线部分的所述第一层的第一端部表面，所述第一端部表面与所述模制化合物的所述侧壁表面大体上共面；以及形成所述第一引线部分的所述第四层的第二端部表面，所述第二端部表面与所述模制化合物的所述侧壁表面以及所述第一层的第一端部表面大体上共面。
根据一个或多个实施例，其中完全覆盖所述引线框的所述第一层的所述第一侧包括：完全覆盖所述引线框的背离所述引线框的所述第一凹部的所述延伸部分的表面。
本公开涉及利用具有变化厚度(例如，第一位置处的第一厚度和第二位置处的第二厚度)的引线框形成半导体封装。引线框在第二位置处较厚，以改进引线框抵抗外部应力和力的抗性和鲁棒性，所述外部应力和力可导致引线框在制造方法期间或在装运期间被处理时变形。
如先前所论述，引线框厚度的有限减小限制了可减小常规半导体封装的厚度量，使得常规半导体封装的总厚度通常大于利用具有变化厚度的引线框的本实用新型半导体封装的实施例的总厚度。
在至少一个实施例中，本实用新型的半导体封装包括引线框，所述引线框包括具有表面的管芯焊盘和具有第一层的引线。第一层的第一部分在第一方向上延伸。第一层的第二部分在横向于第一部分的第二方向上延伸远离第一部分。第一层的第三部分在第一方向上延伸远离第二部分。导线的第一层包括第一内表面和沿第一方向延伸的第一外表面，第一层的第一部分位于第一内表面与第一外表面之间。引线的第一层还包括在第二方向上延伸的第二内表面和第二外表面，并且第二部分在第二内表面与第二外表面之间。第一层还包括沿第一方向延伸的第三内表面和第三外表面，第三部分位于第三内表面与第三外表面之间。第一层的第一端部表面沿第一方向从第三内表面和第三外表面延伸。所述半导体封装进一步包括通过粘合剂耦合到所述管芯焊盘的表面的管芯，以及覆盖所述第一内表面、所述第二内表面和所述第三内表面的模制化合物。模制化合物包括与第一层的第一端部表面基本共面的侧壁表面。
本公开还包括制造如上所述的半导体封装的至少一个实施例的方法的至少一个实施例。例如，制造半导体封装的至少一个实施例的方法可以包括形成引线框的第一层的多个层内衬表面。在形成所述多个层之后，将管芯耦合到所述引线框的管芯焊盘部分，并且形成将所述管芯耦合到所述引线框的多个引线部分的多个电导线。在将所述管芯耦合到所述管芯焊盘且形成所述多个电导线之后，形成模制化合物以覆盖所述引线框，覆盖所述多个层中的一些层，覆盖所述管芯且覆盖所述多个电导线。在已形成模制化合物之后，沿着引线框内的凹部将引线框，模制化合物和多个层中的一些单个化，从而形成半导体封装的至少一个实施例中的个别实施例。
上述各种实施例可以组合以提供另外的实施例。如果需要，可以修改实施例的各方面以采用各种专利，申请和出版物的概念来提供另外的实施例。
根据上述详细描述，可以对实施例进行这些和其它改变。通常，在下面的权利要求中，所使用的术语不应所述被解释为将权利要求限制到在说明书和权利要求中公开的特定实施例，而是应所述被解释为包括所有可能的实施例以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (14)

1.一种电子器件，其特征在于，包括：
引线框，包括：
管芯焊盘；
引线，与所述管芯焊盘间隔开，所述引线具有：
第一层，包括：
第一外表面，横向于所述第一外表面的外侧壁表面，以及横向于所述第一外侧壁表面的第二外表面；
第一内表面，与所述第一外表面相对，与所述外侧壁表面相对的内侧壁表面，以及与所述第二外表面相对的第二内表面；以及
第一端部表面，横向于所述第二外表面和所述第二内表面；
第二层，在所述第一外表面、所述外侧壁表面、以及所述第二外表面上，所述第二层包括：
第二端部表面，与所述第一层的所述第一端部表面共面；
第三层，在所述第一内表面上，所述第三层终止于与所述内侧壁表面间隔开的第一端部处；以及
空间，从所述第三层的第一端部以及所述内侧壁表面延伸；
模制化合物，覆盖所述第一内表面、所述内侧壁表面和所述第二内表面以及所述第三层，所述模制化合物填充所述空间并且覆盖所述第三层的端部。
2.根据权利要求1所述的电子器件，其特征在于，所述模制化合物包括与所述第一层的所述第一端部表面和所述第二层的第二端部表面共面的侧壁表面。
3.根据权利要求1所述的电子器件，其特征在于，进一步包括：
管芯，通过粘合剂耦合到所述管芯焊盘，所述管芯包括在所述管芯的有源表面处的接触焊盘；以及
电导线，具有第一端部和与第一端部相对的第二端部，所述电导线的第一端部耦合到所述接触焊盘，并且所述电导线的第二端部耦合到所述第三层。
4.根据权利要求1所述的电子器件，其特征在于：
所述第一层是导电层；
所述第二层是导电层；以及
所述第三层是导电层。
5.根据权利要求1所述的电子器件，其特征在于：
所述第一层包括部分地界定所述第一内表面的内边缘和部分地界定所述第一外表面的外边缘；
所述第三层包括与所述第三层的第一端部相对的第二端部，所述第三层的第二端部与所述内边缘间隔开，并且所述第三层终止于第二端部；以及
所述第二层包括在所述第一外表面上的端部，所述第二层在端部处终止，所述第二层的端部与第二边缘间隔开。
6.根据权利要求1所述的电子器件，其特征在于，进一步包括在所述管芯焊盘的表面上的管芯，所述管芯具有比所述引线的所述第二内表面更接近于所述管芯焊盘的表面的有源表面。
7.一种电子器件，其特征在于，包括：
引线框，包括：
管芯焊盘，具有表面；
第一引线，其具有：
第一层，其包括：
第一部分，在第一方向上延伸；
第二部分，在横向于所述第一部分的第二方向上延伸远离所述第一部分；
第三部分，在所述第一方向上延伸远离所述第二部分；
第一内表面和在所述第一方向上延伸的第一外表面，所述第一部分在所述第一内表面与所述第一外表面之间；
第二内表面和第二外表面，在所述第二方向上延伸，所述第二部分在所述第二内表面与所述第二外表面之间；
第三内表面和第三外表面，在所述第一方向上延伸，所述第三部分在所述第三内表面与所述第三外表面之间；以及
第一端部表面，在所述第一方向上从所述第三内表面延伸至所述第三外表面；
管芯，通过粘合剂耦合到所述管芯焊盘的表面；以及
模制化合物，覆盖所述第一内表面、所述第二内表面和所述第三内表面，所述模制化合物包括第一侧壁表面，所述第一侧壁表面与所述第一引线的所述第一层的所述第一端部表面共面。
8.根据权利要求7所述的电子器件，其特征在于：
所述第一引线还包括：
第二层，在所述第一内表面上并且沿着所述第一内表面朝向所述第二内表面延伸的，所述第二层在到达所述第二内表面之前终止于端部处；以及
空间，在所述第二层的端部与第二内表面之间。
9.根据权利要求8所述的电子器件，其特征在于，所述模制化合物填充在所述第二层的端部与所述第二内表面之间的所述空间。
10.根据权利要求9所述的电子器件，其特征在于，所述第一引线进一步包括：
第三层，在所述第一外表面、所述第二外表面和所述第三外表面上，所述第三层沿着所述第一外表面、所述第二外表面和所述第三外表面延伸，所述第三层在所述第一层的所述第一端部表面处具有第二端部表面，所述第二端部表面与所述第一端部表面和所述模制化合物的所述第一侧壁表面共面。
11.根据权利要求8所述的电子器件，其特征在于，进一步包括将所述第一引线的所述第二层耦合到所述管芯的有源表面处的接触焊盘的电导线。
12.根据权利要求7所述的电子器件，其特征在于，所述模制化合物具有背离所述第一引线并且在所述第一方向上延伸的外表面，所述外表面重叠并且覆盖所述第三内表面。
13.根据权利要求12所述的电子器件，其特征在于，所述模制化合物的所述第一侧壁表面在所述第二方向上从所述第一引线的所述第三内表面延伸到所述模制化合物的所述外表面。
14.根据权利要求12所述的电子器件，其特征在于，进一步包括：
第二引线，与所述第一引线相对，所述第二引线包括：
第一层，包括：
第一部分，在第一方向上延伸；
第二部分，在横向于所述第一部分的第二方向上延伸远离所述第一部分；
第三部分，在所述第一方向上延伸远离所述第二部分；
第一内表面和第一外表面，在所述第一方向上延伸，所述第一部分在所述第一内表面与所述第一外表面之间；
第二内表面和第二外表面，在所述第二方向上延伸，所述第二部分在所述第二内表面与所述第二外表面之间；
第三内表面和第三外表面，在所述第一方向上延伸，所述第三部分在所述第三内表面与所述第三外表面之间；以及
第一端部表面，在所述第一方向上从所述第三内表面延伸至所述第三外表面；
其中所述模制化合物进一步包括与所述第一侧壁表面相对的第二侧壁表面和从所述第一侧壁表面延伸到所述第二侧壁表面的第三表面，所述第三表面分别与所述第一引线和所述第二引线的相应第三内表面重叠，并且所述第二侧壁表面与所述第二引线的所述第一端部表面共面。
CN202222227598.0U 2021-08-25 2022-08-24 电子器件 Active CN218996708U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163237004P 2021-08-25 2021-08-25
US63/237,004 2021-08-25
US17/889,251 2022-08-16
US17/889,251 US20230068273A1 (en) 2021-08-25 2022-08-16 Leadframe with varying thicknesses and method of manufacturing semiconductor packages

Publications (1)

Publication Number Publication Date
CN218996708U true CN218996708U (zh) 2023-05-09

Family

ID=83283415

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202222227598.0U Active CN218996708U (zh) 2021-08-25 2022-08-24 电子器件
CN202211016833.8A Pending CN115732454A (zh) 2021-08-25 2022-08-24 具有变化厚度的引线框以及制造半导体封装的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211016833.8A Pending CN115732454A (zh) 2021-08-25 2022-08-24 具有变化厚度的引线框以及制造半导体封装的方法

Country Status (3)

Country Link
US (1) US20230068273A1 (zh)
EP (1) EP4141914A1 (zh)
CN (2) CN218996708U (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure

Also Published As

Publication number Publication date
EP4141914A1 (en) 2023-03-01
US20230068273A1 (en) 2023-03-02
CN115732454A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US5986209A (en) Package stack via bottom leaded plastic (BLP) packaging
US6630726B1 (en) Power semiconductor package with strap
US8163601B2 (en) Chip-exposed semiconductor device and its packaging method
US6767767B2 (en) Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate
US7378300B2 (en) Integrated circuit package system
US11908779B2 (en) Land structure for semiconductor package and method therefor
US6847104B2 (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
US20070278701A1 (en) Semiconductor package and method for fabricating the same
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
US11404355B2 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN104022117A (zh) 半导体装置及其制造方法
CN218996708U (zh) 电子器件
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
CN217822823U (zh) 电子器件
US20220319963A1 (en) Semiconductor device package with conductive vias and method of manufacturing
CN113327918A (zh) 一种多芯片封装结构及封装方法
KR20010061886A (ko) 적층 칩 패키지
KR20010025874A (ko) 멀티 칩 반도체 패키지
US12080631B2 (en) Leadframe-less laser direct structuring (LDS) package
CN207993847U (zh) 半导体封装组件
US20100283135A1 (en) Lead frame for semiconductor device
CN220774356U (zh) 半导体器件
KR19990086280A (ko) 반도체 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant