JP5150597B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP5150597B2 JP5150597B2 JP2009234409A JP2009234409A JP5150597B2 JP 5150597 B2 JP5150597 B2 JP 5150597B2 JP 2009234409 A JP2009234409 A JP 2009234409A JP 2009234409 A JP2009234409 A JP 2009234409A JP 5150597 B2 JP5150597 B2 JP 5150597B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor package
- lead
- sealing resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
この発明は、樹脂封止型の半導体パッケージ及びその製造方法に関する。
従来の半導体パッケージには、例えば図１５に示すように、半田等の導電性接着剤１０４を介して板状に形成されたダイパッド１０１の上面に半導体チップ１０３を接合し、さらに、ワイヤー等の接続子１０５によりダイパッド１０１に対して間隔をあけて配されるリード１０２と半導体チップ１０３とを電気接続した上で、これら半導体チップ１０３、ダイパッド１０１、リード１０２及び接続子１０５をエポキシ系樹脂等の封止樹脂１０６により封止して構成されるものがある（例えば、特許文献１参照）。なお、ダイパッド１０１及びリード１０２は、銅材等の金属材料からなるリードフレームを構成するものである。
しかしながら、銅材等の金属材料からなるリードフレームと、エポキシ系樹脂等からなる封止樹脂１０６との密着性は低いため、封止樹脂１０６がリードフレームから剥離することがあり、半導体パッケージの信頼性が低下する虞がある。
特に、封止樹脂１０６がダイパッド１０１の上面から剥離している場合、この剥離状態において信頼性試験（断続通電試験や温度サイクル試験などの環境試験）を実施すると、リードフレーム及び封止樹脂１０６の熱膨張係数の相異等に基づいて、ダイパッド１０１と封止樹脂１０６とが相対的に移動し、その結果として導電性接着剤１０４に応力が集中してしまう。そして、この応力集中に基づいて導電性接着剤１０４にクラックが発生すると、半導体パッケージの電気的信頼性が低下する、という問題がある。
この点について、従来では、ダイパッド１０１の上面に粗化処理を施す等してダイパッド１０１に対する封止樹脂１０６の密着性向上を図っている。しかしながら、半導体パッケージに対して要求される条件（例えば保証温度など）は年々厳しくなっているため、密着性のさらなる向上が急務の課題となっている。
特に、封止樹脂１０６がダイパッド１０１の上面から剥離している場合、この剥離状態において信頼性試験（断続通電試験や温度サイクル試験などの環境試験）を実施すると、リードフレーム及び封止樹脂１０６の熱膨張係数の相異等に基づいて、ダイパッド１０１と封止樹脂１０６とが相対的に移動し、その結果として導電性接着剤１０４に応力が集中してしまう。そして、この応力集中に基づいて導電性接着剤１０４にクラックが発生すると、半導体パッケージの電気的信頼性が低下する、という問題がある。
この点について、従来では、ダイパッド１０１の上面に粗化処理を施す等してダイパッド１０１に対する封止樹脂１０６の密着性向上を図っている。しかしながら、半導体パッケージに対して要求される条件（例えば保証温度など）は年々厳しくなっているため、密着性のさらなる向上が急務の課題となっている。
この発明は、上述した事情に鑑みたものであって、リードフレームと封止樹脂との密着性向上を図ることが可能な半導体パッケージ及びその製造方法を提供することを目的とする。
この課題を解決するために、本発明の半導体パッケージの製造方法は、板状に形成されたダイパッドと、該ダイパッドの上面に接合される半導体チップと、前記ダイパッドに対して間隔をあけて配されると共に接続子によって前記半導体チップに電気接続されるリードと、前記ダイパッド、前記半導体チップ、前記接続子及び前記リードを封止する封止樹脂とを備える半導体パッケージを製造する方法であって、前記ダイパッド及び前記リードを備えるリードフレームを用意するフレーム準備工程と、前記ダイパッドの上面に半導体チップを接合するチップ搭載工程と、前記半導体チップ及び前記リードに前記接続子を接続する配線工程と、前記ダイパッド、前記半導体チップ、前記接続子及び前記リードを封止樹脂により封止する封止工程とを順番に実施し、少なくとも前記フレーム準備工程の後から前記封止工程の前までの間に、前記ダイパッドの上面に粗化処理を施す表面粗化工程、及び、該表面粗化工程よりも後に、燃焼化学気相蒸着によって、前記ダイパッドの上面に酸化ケイ素粒子を付着させる粒子付着工程を実施することを特徴とする。
上記製造方法によれば、表面粗化工程においてダイパッドの上面に凹凸形状が形成されるため、封止工程においては、この凹凸形状によって封止樹脂がダイパッドの上面に係合することになる。また、酸化ケイ素粒子がダイパッドの上面に付着することで、ダイパッドの上面に対する封止樹脂の濡れ性が向上する。なお、ダイパッドの上面に形成される凹凸形状の大きさは、酸化ケイ素粒子の粒径と比較して十分に大きく設定されていることが好ましい。
このように、封止樹脂がダイパッドに係合し、さらに、ダイパッドの上面における封止樹脂の濡れ性が向上することによって、ダイパッドの上面に対する封止樹脂の密着性を向上させることができる。
このように、封止樹脂がダイパッドに係合し、さらに、ダイパッドの上面における封止樹脂の濡れ性が向上することによって、ダイパッドの上面に対する封止樹脂の密着性を向上させることができる。
なお、半導体チップが、その上面及び下面に電極を有する半導体素子（ディスクリート半導体）である場合には、半田等の導電性接着剤を介して半導体チップの下面をダイパッドの上面に接合することで、半導体チップとダイパッドとを電気的に接続すればよい。
このように半導体チップとダイパッドとが電気接続されている場合であっても、本発明に係る半導体パッケージの製造方法によれば、従来と比較して、封止樹脂がダイパッドの上面からさらに剥離し難くなるため、信頼性試験において例えば温度差を大きくするなどして試験の条件を厳しくしても、従来のように半田等の導電性接着剤に応力が集中してクラックが発生することは無い。したがって、半導体パッケージの電気的な信頼性向上を図ることができる。
このように半導体チップとダイパッドとが電気接続されている場合であっても、本発明に係る半導体パッケージの製造方法によれば、従来と比較して、封止樹脂がダイパッドの上面からさらに剥離し難くなるため、信頼性試験において例えば温度差を大きくするなどして試験の条件を厳しくしても、従来のように半田等の導電性接着剤に応力が集中してクラックが発生することは無い。したがって、半導体パッケージの電気的な信頼性向上を図ることができる。
なお、前記半導体パッケージの製造方法では、前記粒子付着工程において、前記ダイパッドの上面に、前記酸化ケイ素粒子を均一に分散して付着させることが好ましい。
言い換えれば、粒子付着工程においては、ダイパッドの上面全体が覆われるように酸化ケイ素粒子を付着させるのではなく、ダイパッドの上面の一部が露出するように酸化ケイ素粒子を均一に分散して付着させることが好ましい。
言い換えれば、粒子付着工程においては、ダイパッドの上面全体が覆われるように酸化ケイ素粒子を付着させるのではなく、ダイパッドの上面の一部が露出するように酸化ケイ素粒子を均一に分散して付着させることが好ましい。
この場合には、粗化処理によってダイパッドの上面に形成された凹凸形状だけではなく、ダイパッドの上面と酸化ケイ素粒子とによっても凹凸形状が形成されるため、この酸化ケイ素粒子による凹凸形状によっても封止樹脂とダイパッドとが係合することになる。したがって、ダイパッドの上面に対する封止樹脂の密着性をさらに向上させることが可能となる。
また、前記半導体パッケージの製造方法においては、前記粒子付着工程を、前記配線工程と前記封止工程との間に実施することが好ましい。
この場合には、酸化ケイ素粒子が、ダイパッドの上面に対する半田の濡れ性や、リードや半導体チップに対する接続子の接合を阻害しないように、粒子付着工程において、ダイパッドの上面における半導体チップの接合領域や、リードや半導体チップにおける接続子の接合領域をマスキングする必要が無くなる。すなわち、粒子付着工程においては、上記マスキングを実施することなく、リードフレーム全体にわたって酸化ケイ素粒子を付着させることが可能となるため、半導体パッケージを簡便に製造することができる。したがって、半導体パッケージの製造効率向上及び製造コスト削減を図ることができる。
この場合には、酸化ケイ素粒子が、ダイパッドの上面に対する半田の濡れ性や、リードや半導体チップに対する接続子の接合を阻害しないように、粒子付着工程において、ダイパッドの上面における半導体チップの接合領域や、リードや半導体チップにおける接続子の接合領域をマスキングする必要が無くなる。すなわち、粒子付着工程においては、上記マスキングを実施することなく、リードフレーム全体にわたって酸化ケイ素粒子を付着させることが可能となるため、半導体パッケージを簡便に製造することができる。したがって、半導体パッケージの製造効率向上及び製造コスト削減を図ることができる。
さらに、前記半導体パッケージの製造方法においては、前記表面粗化工程を、前記フレーム準備工程と前記チップ搭載工程との間に実施することが好ましい。
この場合には、半導体チップや接続子を保護することなく、リードフレーム全体にわたって粗化処理を施すことが可能となるため、半導体パッケージを簡便に製造することができる。したがって、半導体パッケージの製造効率向上及び製造コスト削減を図ることができる。
この場合には、半導体チップや接続子を保護することなく、リードフレーム全体にわたって粗化処理を施すことが可能となるため、半導体パッケージを簡便に製造することができる。したがって、半導体パッケージの製造効率向上及び製造コスト削減を図ることができる。
また、前記半導体パッケージの製造方法においては、前記フレーム準備工程の後から前記表面粗化工程の前までの間に、前記ダイパッドの上面に付着する付着物を除去する除去工程を実施してもよい。
なお、付着物としては、例えば、リードフレームの製造時に使用するオイルや、リードフレームを保護する防錆剤等が挙げられる。
なお、付着物としては、例えば、リードフレームの製造時に使用するオイルや、リードフレームを保護する防錆剤等が挙げられる。
上記製造方法によれば、除去工程を実施することで、表面粗化工程における粗化処理をダイパッドの上面全体にわたって均一に施すことができる。すなわち、ダイパッドの上面に付着物が不均一に形成されていても、付着物を除去することで、粗化処理によってダイパッドの上面に形成される凹凸形状にばらつきが生じることを確実に防止できる。
また、本発明の半導体パッケージは、板状に形成されたダイパッドと、該ダイパッドの上面に接合される半導体チップと、前記ダイパッドに対して間隔をあけて配されると共に接続子によって前記半導体チップに電気接続されるリードと、前記ダイパッド、前記半導体チップ、前記接続子及び前記リードを封止する封止樹脂とを備える半導体パッケージであって、少なくとも前記封止樹脂に接触する前記ダイパッドの上面に、凹凸形状が形成されると共に酸化ケイ素粒子が付着していることを特徴とする。
なお、ダイパッド上面の凹凸形状は、ダイパッドの上面に粗化処理を施すことで形成されるものである。
なお、ダイパッド上面の凹凸形状は、ダイパッドの上面に粗化処理を施すことで形成されるものである。
この半導体パッケージによれば、粗化処理による凹凸形状によって封止樹脂がダイパッドの上面に係合することになる。また、酸化ケイ素粒子がダイパッドの上面に付着しているため、ダイパッドの上面に対する封止樹脂の濡れ性が向上している。なお、粗化処理による凹凸形状の大きさは、酸化ケイ素粒子の粒径と比較して十分に大きく設定されていることが好ましい。
このように、封止樹脂がダイパッドに係合し、さらに、ダイパッドの上面における封止樹脂の濡れ性が向上することによって、ダイパッドの上面に対する封止樹脂の密着性を向上させることができる。
このように、封止樹脂がダイパッドに係合し、さらに、ダイパッドの上面における封止樹脂の濡れ性が向上することによって、ダイパッドの上面に対する封止樹脂の密着性を向上させることができる。
そして、前述したように、半導体チップが半田等の導電性接着剤を介してダイパッドの上面に接合され、半導体チップとダイパッドとが電気接続されている場合であっても、本発明に係る半導体パッケージによれば、従来のように導電性接着剤に応力が集中してクラックが発生することは無い。したがって、半導体パッケージの電気的な信頼性向上を図ることができる。
そして、前記半導体パッケージにおいては、前記酸化ケイ素粒子が、前記ダイパッドの上面において均一に分散して付着していることが好ましい。
言い換えれば、酸化ケイ素粒子は、ダイパッドの上面全体を覆うように付着するのではなく、ダイパッドの上面の一部が露出するように、均一に分散して付着していることが好ましい。
言い換えれば、酸化ケイ素粒子は、ダイパッドの上面全体を覆うように付着するのではなく、ダイパッドの上面の一部が露出するように、均一に分散して付着していることが好ましい。
この場合には、粗化処理によるダイパッド上面自体の凹凸形状だけではなく、ダイパッドの上面と酸化ケイ素粒子とによっても凹凸形状が形成されるため、この凹凸形状によっても封止樹脂とダイパッドとが係合することになる。したがって、ダイパッドの上面に対する封止樹脂の密着性をさらに向上させることができる。
また、前記半導体パッケージにおいては、前記凹凸形状が、前記ダイパッドの上面に開口する多孔質形状を呈していることが好ましい。
上記構成によれば、多孔質形状をなす開口孔内に封止樹脂が充填されることで、封止樹脂がこの開口孔から抜け出ることを確実に防止することができる。すなわち、ダイパッドの上面に対する封止樹脂の密着性をさらに高めることができる。
上記構成によれば、多孔質形状をなす開口孔内に封止樹脂が充填されることで、封止樹脂がこの開口孔から抜け出ることを確実に防止することができる。すなわち、ダイパッドの上面に対する封止樹脂の密着性をさらに高めることができる。
本発明によれば、ダイパッドの上面に対する封止樹脂の密着性向上を図ることが可能となり、その結果として、半導体パッケージの電気的な信頼性向上を図ることができる。
以下、図１〜９を参照して本発明の一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、リードフレーム３及び接続子４を封止樹脂５により樹脂封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子（ディスクリート半導体）であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
リードフレーム３は、板状に形成されたダイパッド１１と、ダイパッド１１に対して間隔をあけて配された複数（図示例では２つ）のリード１２とを備えている。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、リードフレーム３及び接続子４を封止樹脂５により樹脂封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子（ディスクリート半導体）であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
リードフレーム３は、板状に形成されたダイパッド１１と、ダイパッド１１に対して間隔をあけて配された複数（図示例では２つ）のリード１２とを備えている。
ダイパッド１１の上面１１ａの中央部には、導電性接着剤としての半田１３を介して前述した半導体チップ２の下面２ｂが接合され、これによって、半導体チップ２とダイパッド１１とが電気的に接続されている。なお、半導体チップ２の接合領域を含むダイパッド１１の上面１１ａの略全体、並びに、ダイパッド１１の側面の略全体は、封止樹脂５によって覆われており、ダイパッド１１の下面１１ｂ全体が外方に露出している。
なお、このダイパッド１１には、その面方向の一端に電気接続用の連結リード１４が一体に連結されている。この連結リード１４は、ダイパッド１１から離れる方向に延びて形成され、その一部が封止樹脂５の外側に突出している。また、連結リード１４には折り曲げ加工が施されており、これによって、ダイパッド１１の上面１１ａがリード１２や連結リード１４の延出方向先端側の表面よりも下方にずらして配置されている。
なお、このダイパッド１１には、その面方向の一端に電気接続用の連結リード１４が一体に連結されている。この連結リード１４は、ダイパッド１１から離れる方向に延びて形成され、その一部が封止樹脂５の外側に突出している。また、連結リード１４には折り曲げ加工が施されており、これによって、ダイパッド１１の上面１１ａがリード１２や連結リード１４の延出方向先端側の表面よりも下方にずらして配置されている。
そして、ダイパッド１１の上面１１ａ全体には、図３に示す模式図や、図４，５に例示する写真のように、後述する製造方法における粗化処理による微小な凹凸形状が形成されている。
詳細に説明すれば、ダイパッド１１の上面１１ａの凹凸形状は、ダイパッド１１の上面１１ａに開口する多孔質形状（ポーラス形状）を呈している。ここで、多孔質形状とは、これをなす開口孔１５の開口縁部分の一部が、開口孔１５の空間部分の一部を覆う庇状の突起部１６に形成されていることを示している。言い換えれば、多孔質形状をなす開口孔１５の内面の一部が、ダイパッド１１の厚さ方向に対向している。なお、さらに詳細に説明すれば、本実施形態における多孔質形状は、粗化処理によってダイパッド１１の上面１１ａ側がその結晶粒界に沿ってエッチングされてなる形状のことを示している。
詳細に説明すれば、ダイパッド１１の上面１１ａの凹凸形状は、ダイパッド１１の上面１１ａに開口する多孔質形状（ポーラス形状）を呈している。ここで、多孔質形状とは、これをなす開口孔１５の開口縁部分の一部が、開口孔１５の空間部分の一部を覆う庇状の突起部１６に形成されていることを示している。言い換えれば、多孔質形状をなす開口孔１５の内面の一部が、ダイパッド１１の厚さ方向に対向している。なお、さらに詳細に説明すれば、本実施形態における多孔質形状は、粗化処理によってダイパッド１１の上面１１ａ側がその結晶粒界に沿ってエッチングされてなる形状のことを示している。
また、凹凸形状に形成されたダイパッド１１の上面１１ａのうち半導体チップ２の接合領域を除く領域には、多数の酸化ケイ素粒子１７（ＳｉＯ２粒子）が均一に分散して付着している。ここで、酸化ケイ素粒子１７の分散は、個々の酸化ケイ素粒子１７が互いに離れている状態のみを示すものではなく、図３に示す模式図や、図６に例示する写真のように、幾つかの酸化ケイ素粒子１７が接して塊をなしている状態（粒塊状態）のものも含んでいる。なお、図６においては、白色部分が酸化ケイ素粒子１７あるいはその塊を示している。このように、多数の酸化ケイ素粒子１７は、ダイパッド１１の上面１１ａ全体を被覆せず、ダイパッド１１の上面１１ａの一部が露出している。
これにより、ダイパッド１１の上面１１ａには、粗化処理による微小な凹凸形状（第一凹凸形状）だけではなく、ダイパッド１１の上面１１ａと分散状態で付着した酸化ケイ素粒子１７とによって、第一凹凸形状よりもさらに微小な凹凸形状（第二凹凸形状）が形成されることになる。
これにより、ダイパッド１１の上面１１ａには、粗化処理による微小な凹凸形状（第一凹凸形状）だけではなく、ダイパッド１１の上面１１ａと分散状態で付着した酸化ケイ素粒子１７とによって、第一凹凸形状よりもさらに微小な凹凸形状（第二凹凸形状）が形成されることになる。
なお、粗化処理による第一凹凸形状の大きさは、上述した酸化ケイ素粒子１７の付着によって第一凹凸形状が埋設されない程度に、酸化ケイ素粒子１７の粒径と比較して十分に大きく設定されていることが好ましい。言い換えれば、前述した開口孔１５の開口径は、酸化ケイ素粒子１７の粒径が数ｎｍ〜数百ｎｍであることを考慮して、酸化ケイ素粒子１７によって開口孔１５が閉塞されない程度の大きさに設定されていることが好ましい。
各リード１２は、ダイパッド１１の一端に対して間隔をあけて配され、前述した連結リード１４と同様に、ダイパッド１１から離れる方向に延びて形成されている。また、各リード１２の一部が封止樹脂５の外側に突出している。
なお、本実施形態の半導体パッケージ１では、封止樹脂５内に位置するリード１２の上面１２ａや下面にも、ダイパッド１１の上面１１ａと同様に、粗化処理による第一凹凸形状が形成されると共に、酸化ケイ素粒子１７が付着している。ただし、リード１２の上面１２ａのうち、後述する接続子４との接合領域には、酸化ケイ素粒子１７が付着していない。
なお、本実施形態の半導体パッケージ１では、封止樹脂５内に位置するリード１２の上面１２ａや下面にも、ダイパッド１１の上面１１ａと同様に、粗化処理による第一凹凸形状が形成されると共に、酸化ケイ素粒子１７が付着している。ただし、リード１２の上面１２ａのうち、後述する接続子４との接合領域には、酸化ケイ素粒子１７が付着していない。
接続子４は、図１，２に示すように、ボンディングワイヤによって構成されていてもよいが、例えば銅材等の板状部材によって構成されてもよい。なお、接続子４が板状部材からなる場合には、その両端が半田等の導電性接着剤を介して半導体チップ２やリード１２に接合されればよい。
封止樹脂５は、半導体パッケージ１に好適な各種樹脂材料であればよく、具体的には、例えば信越化学工業（株）のＫＭＣ−７００シリーズ等のように結晶性シリカフィラーや溶融性シリカフィラーを含むエポキシ系の樹脂材料が挙げられる。この封止樹脂５は、半導体チップ２及び接続子４が埋設されるようにダイパッド１１の上面１１ａ及び側面、並びに、リード１２及び連結リード１４の一部を封止している。なお、リード１２及び連結リード１４の残部は封止樹脂５の外側に位置している。そして、封止樹脂５は、粗化処理による第一凹凸形状、及び、酸化ケイ素粒子１７による第二凹凸形状によって、ダイパッド１１の上面１１ａやリード１２の上面１２ａ等のリードフレーム３の表面に係合している。
以上のように構成される半導体パッケージ１においては、ダイパッド１１、リード１２、接続子４及び連結リード１４が、封止樹脂５内に埋設された半導体チップ２の電極を封止樹脂５の外側に引き出すための電気配線として機能している。
封止樹脂５は、半導体パッケージ１に好適な各種樹脂材料であればよく、具体的には、例えば信越化学工業（株）のＫＭＣ−７００シリーズ等のように結晶性シリカフィラーや溶融性シリカフィラーを含むエポキシ系の樹脂材料が挙げられる。この封止樹脂５は、半導体チップ２及び接続子４が埋設されるようにダイパッド１１の上面１１ａ及び側面、並びに、リード１２及び連結リード１４の一部を封止している。なお、リード１２及び連結リード１４の残部は封止樹脂５の外側に位置している。そして、封止樹脂５は、粗化処理による第一凹凸形状、及び、酸化ケイ素粒子１７による第二凹凸形状によって、ダイパッド１１の上面１１ａやリード１２の上面１２ａ等のリードフレーム３の表面に係合している。
以上のように構成される半導体パッケージ１においては、ダイパッド１１、リード１２、接続子４及び連結リード１４が、封止樹脂５内に埋設された半導体チップ２の電極を封止樹脂５の外側に引き出すための電気配線として機能している。
次に、上記構成の半導体パッケージ１の製造方法について説明する。なお、図７は以下に説明する製造方法の手順を示している。
半導体パッケージ１を製造する際には、はじめに、ダイパッド１１、連結リード１４及びリード１２を備えるリードフレームを用意する（フレーム準備工程）。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド１１及び連結リード１４とリード１２とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード１４に折り曲げ加工が施されており、これによって、ダイパッド１１がリード１２に対して下方にずらして配されている。すなわち、このリードフレームは、ダイパッド１１がリード１２の高さ位置よりも低い位置に設定された立体構造を呈している。
半導体パッケージ１を製造する際には、はじめに、ダイパッド１１、連結リード１４及びリード１２を備えるリードフレームを用意する（フレーム準備工程）。このリードフレームは、銅材等の導電性材料からなる板状部材にプレス加工等を施すことで得られるものであり、フレーム準備工程においては、ダイパッド１１及び連結リード１４とリード１２とが不図示のフレーム枠によって複数連結された状態で構成されている。
また、フレーム準備工程で得られるリードフレームにおいては、連結リード１４に折り曲げ加工が施されており、これによって、ダイパッド１１がリード１２に対して下方にずらして配されている。すなわち、このリードフレームは、ダイパッド１１がリード１２の高さ位置よりも低い位置に設定された立体構造を呈している。
次いで、このリードフレームの表面に付着している付着物や該表面の酸化膜を除去する（除去工程）。ここで、リードフレームの表面は、ダイパッド１１やリード１２の上面１１ａ，１２ａ等を含んでいる。また、付着物の具体例としては、リードフレームの製造時に使用するオイルや、リードフレームを保護する防錆剤等が挙げられる。なお、リードフレーム上の付着物や酸化膜は、リードフレームの表面において不均一に分布していることが多い。
この除去工程においては、例えば、リードフレームを酸性溶液やアルカリ性溶液に浸漬する等して、リードフレームの表面に脱脂処理を施すことにより、リードフレームの表面に付着している防錆剤やオイル等の付着物を除去する。また、除去工程においては、上述した付着物の除去後に、酸性水溶液によりリードフレームの表面を処理することで、リードフレーム表面に形成された酸化膜を除去する（酸化膜除去処理）。
そして、これら脱脂処理、酸化膜除去処理の各処理の後には、リードフレームに水洗処理を施す。
この除去工程においては、例えば、リードフレームを酸性溶液やアルカリ性溶液に浸漬する等して、リードフレームの表面に脱脂処理を施すことにより、リードフレームの表面に付着している防錆剤やオイル等の付着物を除去する。また、除去工程においては、上述した付着物の除去後に、酸性水溶液によりリードフレームの表面を処理することで、リードフレーム表面に形成された酸化膜を除去する（酸化膜除去処理）。
そして、これら脱脂処理、酸化膜除去処理の各処理の後には、リードフレームに水洗処理を施す。
除去工程の後には、酸性溶液等の粗化処理液によりリードフレームの表面に対して粗化処理を施して、リードフレームの表面全体に微小な凹凸形状（第一凹凸形状）を形成する（表面粗化工程）。
粗化処理においては、粗化処理液としてリードフレームを構成する銅材の結晶粒界に沿ってエッチングするもの（例えば、アトテックジャパン（株）社製の「モールドプレップＬＦ」）を使用し、これによって、リードフレーム表面の第一凹凸形状が、リードフレーム表面に開口する多孔質形状（ポーラス形状）となる（図３〜５参照）。
なお、この粗化処理においては、前述した除去工程において付着物や酸化膜が除去されているため、リードフレームの表面におけるエッチングスピードの均一化を図ることができる。すなわち、粗化処理によるリードフレーム表面の第一凹凸形状にばらつきが生じることを確実に防止できる。
粗化処理においては、粗化処理液としてリードフレームを構成する銅材の結晶粒界に沿ってエッチングするもの（例えば、アトテックジャパン（株）社製の「モールドプレップＬＦ」）を使用し、これによって、リードフレーム表面の第一凹凸形状が、リードフレーム表面に開口する多孔質形状（ポーラス形状）となる（図３〜５参照）。
なお、この粗化処理においては、前述した除去工程において付着物や酸化膜が除去されているため、リードフレームの表面におけるエッチングスピードの均一化を図ることができる。すなわち、粗化処理によるリードフレーム表面の第一凹凸形状にばらつきが生じることを確実に防止できる。
また、表面粗化工程においては、上記粗化処理の後処理として、アルカリ性溶液（例えば弱アルカリ性溶液）により粗化処理において発生したスマットをリードフレームの表面から除去する（第一後処理）。さらに、第一後処理後に、酸性水溶液（例えば希硫酸）によりリードフレームの表面を処理して、その清浄度を向上させる（第二後処理）。
なお、これら粗化処理、第一後処理、第二後処理の各処理の後には、リードフレームに水洗処理を施す。また、第二後処理後の水洗処理の後には、リードフレームに乾燥処理を施す。
なお、これら粗化処理、第一後処理、第二後処理の各処理の後には、リードフレームに水洗処理を施す。また、第二後処理後の水洗処理の後には、リードフレームに乾燥処理を施す。
この表面粗化工程の後には、半田１３を介してダイパッド１１の上面１１ａに半導体チップ２を接合するチップ搭載工程と、半導体チップ２及びリード１２に接続子４の両端を接合して半導体チップ２とリード１２とを電気接続する配線工程とを順番に実施する。
配線工程後には、燃焼化学気相蒸着（ＣＣＶＤ：combustion chemical vapor deposition）によってリードフレームの表面に酸化ケイ素粒子１７を付着させる（粒子付着工程）。
この工程においては、燃焼化学気相蒸着のために、例えば（株）イトロ製のイトロ処理装置ＩＴＳ−０１を使用し、図８に示すように、フレームバーナー２１の噴射口から噴出する酸化炎２３を介して酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに吹きつけることで、酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに膠着状態で付着させるイトロ処理と称する処理を実施する。具体的に説明すれば、空気、液化石油ガス及び有機ケイ素化合物を混合したガス（以下、混合ガスと呼ぶ。）を燃焼させた状態でフレームバーナー２１から噴出させ、これにより酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに吹き付ける。
この吹き付けは、ダイパッド１１やリード１２の上面１１ａ，１２ａ等を含むリードフレーム３１の上面（表面３１ａ）、及び、ダイパッド１１の下面１１ｂ等を含むリードフレーム３１の下面（表面３１ａ）に対して、各一回ずつ実施する。
この工程においては、燃焼化学気相蒸着のために、例えば（株）イトロ製のイトロ処理装置ＩＴＳ−０１を使用し、図８に示すように、フレームバーナー２１の噴射口から噴出する酸化炎２３を介して酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに吹きつけることで、酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに膠着状態で付着させるイトロ処理と称する処理を実施する。具体的に説明すれば、空気、液化石油ガス及び有機ケイ素化合物を混合したガス（以下、混合ガスと呼ぶ。）を燃焼させた状態でフレームバーナー２１から噴出させ、これにより酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに吹き付ける。
この吹き付けは、ダイパッド１１やリード１２の上面１１ａ，１２ａ等を含むリードフレーム３１の上面（表面３１ａ）、及び、ダイパッド１１の下面１１ｂ等を含むリードフレーム３１の下面（表面３１ａ）に対して、各一回ずつ実施する。
そして、この吹き付けの際には、酸化ケイ素粒子１７をリードフレーム３１の表面３１ａに均一に分散して付着させている。これにより、個々の酸化ケイ素粒子１７や複数の酸化ケイ素粒子１７からなる塊が互いに離れた状態で付着するため、リードフレーム３１の表面３１ａと分散状態で付着した酸化ケイ素粒子１７とによって、第一凹凸形状よりもさらに微小な凹凸形状（第二凹凸形状）が形成されることになる。
なお、酸化ケイ素粒子１７をリードフレーム３１の表面３１ａにおいて均一に分布させるためには、例えば図９，１０に示すように、リードフレーム３１とフレームバーナー２１とをリードフレーム３１の表面３１ａに沿う方向（リードフレーム３１の面方向）に相対的に移動させる。
ここで、前述したようにリードフレーム３１は立体構造を呈していることから、フレームバーナー２１とリードフレーム３１との好適な相対移動方法としては、例えば図９に示すように、フレームバーナー２１をリードフレーム３１の表面３１ａに沿う一方向に往復させるリニア法や、例えば図１０に示すように、フレームバーナー２１に対してリードフレーム３１をその厚さ方向にのびる回転軸を中心に回転させる回転法が挙げられる。
なお、酸化ケイ素粒子１７をリードフレーム３１の表面３１ａにおいて均一に分布させるためには、例えば図９，１０に示すように、リードフレーム３１とフレームバーナー２１とをリードフレーム３１の表面３１ａに沿う方向（リードフレーム３１の面方向）に相対的に移動させる。
ここで、前述したようにリードフレーム３１は立体構造を呈していることから、フレームバーナー２１とリードフレーム３１との好適な相対移動方法としては、例えば図９に示すように、フレームバーナー２１をリードフレーム３１の表面３１ａに沿う一方向に往復させるリニア法や、例えば図１０に示すように、フレームバーナー２１に対してリードフレーム３１をその厚さ方向にのびる回転軸を中心に回転させる回転法が挙げられる。
そして、リードフレーム３１の表面３１ａに酸化ケイ素粒子１７を均一に分散して付着させるためには、イトロ処理における各種パラメータを例えば以下のように設定することが特に好ましい。
すなわち、フレームバーナー２１とリードフレーム３１との具体的な相対移動方法として、図９に示すリニア法を採用し、フレームバーナー２１をリードフレーム３１の上面や下面に対してそれぞれ一往復させることが好ましい。また、フレームバーナー２１の移動速度を２５０〜１０００［ｍｍ／秒］に設定し、フレームバーナー２１の噴射口からリードフレーム３１の表面３１ａまでの距離を２０〜４０［ｍｍ］に設定することが好ましい。
また、フレームバーナー２１の噴射口から燃焼状態で吹き出す混合ガスの流量については、空気の流量を６０〜７５〔ｌ／分〕に設定すると共に、液化石油ガスの流量を２．０〜３．０〔ｌ／分〕に設定し、さらに、有機ケイ素化合物の流量を０．５〜１．５〔ｌ／分〕に設定することが好ましい。
すなわち、フレームバーナー２１とリードフレーム３１との具体的な相対移動方法として、図９に示すリニア法を採用し、フレームバーナー２１をリードフレーム３１の上面や下面に対してそれぞれ一往復させることが好ましい。また、フレームバーナー２１の移動速度を２５０〜１０００［ｍｍ／秒］に設定し、フレームバーナー２１の噴射口からリードフレーム３１の表面３１ａまでの距離を２０〜４０［ｍｍ］に設定することが好ましい。
また、フレームバーナー２１の噴射口から燃焼状態で吹き出す混合ガスの流量については、空気の流量を６０〜７５〔ｌ／分〕に設定すると共に、液化石油ガスの流量を２．０〜３．０〔ｌ／分〕に設定し、さらに、有機ケイ素化合物の流量を０．５〜１．５〔ｌ／分〕に設定することが好ましい。
なお、粒子付着工程におけるフレームバーナー２１の往復数は、ダイパッド１１と封止樹脂５との密着性について以下に述べる評価試験を実施した結果に基づいて「一往復」に設定している。
この評価試験においては、本実施形態の半導体パッケージ１から半導体チップ２及び接続子４を除き、さらに、表面粗化工程を実施していない構成のダミーパッケージを予め用意する。すなわち、ダミーパッケージを製造する際には、はじめに、フレーム準備工程において得られるリードフレーム３１に対して除去工程を施した後、リードフレーム３１の表面全体に希硫酸によるエッチングを実施する。次いで、ダイパッド１１表面に半田１３を塗布し、リニア法による粒子付着工程を実施する。最後に、後述する封止工程を実施することダミーパッケージの製造が終了する。
また、粒子付着工程におけるフレームバーナー２１の往復数を一往復、二往復、三往復とした三種類のダミーパッケージについてそれぞれ５つのサンプルを用意する。なお、これら三種類のダミーパッケージは、粒子付着工程においてフレームバーナー２１の往復数を除くイトロ処理時のパラメータを同一として製造されている。
この評価試験においては、本実施形態の半導体パッケージ１から半導体チップ２及び接続子４を除き、さらに、表面粗化工程を実施していない構成のダミーパッケージを予め用意する。すなわち、ダミーパッケージを製造する際には、はじめに、フレーム準備工程において得られるリードフレーム３１に対して除去工程を施した後、リードフレーム３１の表面全体に希硫酸によるエッチングを実施する。次いで、ダイパッド１１表面に半田１３を塗布し、リニア法による粒子付着工程を実施する。最後に、後述する封止工程を実施することダミーパッケージの製造が終了する。
また、粒子付着工程におけるフレームバーナー２１の往復数を一往復、二往復、三往復とした三種類のダミーパッケージについてそれぞれ５つのサンプルを用意する。なお、これら三種類のダミーパッケージは、粒子付着工程においてフレームバーナー２１の往復数を除くイトロ処理時のパラメータを同一として製造されている。
評価試験では、上述した各ダミーパッケージに対して、高温放置試験（乾燥処理、試験条件：１２５℃／２４時間／大気）、恒温恒湿試験（吸湿処理、試験条件：８５℃／８５％／１６８時間／大気）及び半田リフローを順番に実施する。そして、この評価試験の前後において、（株）日立エンジニアリング・アンド・サービス製の電子スキャン方式超音波解析装置ＥＳ５０００により各ダミーパッケージを撮影し、その撮影結果によりダイパッド１１と封止樹脂５との密着性を評価する。
各ダミーパッケージの撮影結果を図１１に示す。なお、図１１の結果において、ダイパッド１１上の黒点部分は半田１３を示している。また、評価試験の実施前後でダイパッド１１表面の色が淡く変化していれば、ダイパッド１１と封止樹脂５とが剥離していることを示している。逆に、ダイパッド１１表面の色に変化が無ければ、ダイパッド１１と封止樹脂５とが密着していることを示している。
各ダミーパッケージの撮影結果を図１１に示す。なお、図１１の結果において、ダイパッド１１上の黒点部分は半田１３を示している。また、評価試験の実施前後でダイパッド１１表面の色が淡く変化していれば、ダイパッド１１と封止樹脂５とが剥離していることを示している。逆に、ダイパッド１１表面の色に変化が無ければ、ダイパッド１１と封止樹脂５とが密着していることを示している。
図１１の結果によれば、フレームバーナー２１の往復数を「二往復」あるいは「三往復」とした場合には、評価試験の実施前後でダイパッド１１表面の色が淡く変化しており、評価試験の実施後においてダイパッド１１と封止樹脂５とが剥離している。特に、フレームバーナー２１の往復数が増加するほど、封止樹脂５がダイパッド１１表面全面から剥離するサンプル数が増えてしまう。
一方、フレームバーナー２１の往復数を「一往復」とした場合には、評価試験の実施前後でダイパッド１１表面の色に変化がなく、評価試験の実施後でもダイパッド１１と封止樹脂５とが密着している。すなわち、ダイパッド１１と封止樹脂５との密着性を考慮すると、フレームバーナーの往復数を「一往復」とすることが最も好ましいことが分かる。
なお、上述した結果は、フレームバーナー２１の往復回数が増加することに伴って、ダイパッド１１表面に対する酸化ケイ素粒子１７の付着量が増加するため、封止樹脂５に係合させるための第二凹凸形状の凹凸が少なくなることが考えられる。
一方、フレームバーナー２１の往復数を「一往復」とした場合には、評価試験の実施前後でダイパッド１１表面の色に変化がなく、評価試験の実施後でもダイパッド１１と封止樹脂５とが密着している。すなわち、ダイパッド１１と封止樹脂５との密着性を考慮すると、フレームバーナーの往復数を「一往復」とすることが最も好ましいことが分かる。
なお、上述した結果は、フレームバーナー２１の往復回数が増加することに伴って、ダイパッド１１表面に対する酸化ケイ素粒子１７の付着量が増加するため、封止樹脂５に係合させるための第二凹凸形状の凹凸が少なくなることが考えられる。
そして、粒子付着工程後には、半導体チップ２、ダイパッド１１、リード１２、連結リード１４及び接続子４を封止樹脂５により封止する（封止工程）。この工程においては、半導体チップ２及び接続子４が埋設されるようにダイパッド１１の上面１１ａ及び側面、並びに、リード１２及び連結リード１４の一部を封止樹脂５により一括して封止する。なお、リードフレーム３１のうち、リード１２及び連結リード１４の残部、並びに、不図示のフレーム枠は、封止樹脂５の外側に位置している。
この封止工程においては、粗化処理による第一凹凸形状及び酸化ケイ素粒子１７による第二凹凸形状によって、封止樹脂５がダイパッド１１の上面１１ａ、リード１２や連結リード１４の一部にそれぞれ係合する。特に、本実施形態においては第一凹凸形状が多孔質形状を呈しているため、封止樹脂５が多孔質形状をなす開口孔１５内に充填され、開口孔１５をなす庇状の突起部１６が開口孔１５内の封止樹脂５に係合することになる。
なお、酸化ケイ素粒子１７がリードフレーム３１の表面３１ａに付着していることで、ダイパッド１１の上面１１ａ、リード１２や連結リード１４の一部に対する封止樹脂５の濡れ性が向上するため、封止工程において、溶融状態の封止樹脂５がダイパッド１１の上面１１ａ、リード１２や連結リード１４の一部に対してはじかれることは無い。
この封止工程においては、粗化処理による第一凹凸形状及び酸化ケイ素粒子１７による第二凹凸形状によって、封止樹脂５がダイパッド１１の上面１１ａ、リード１２や連結リード１４の一部にそれぞれ係合する。特に、本実施形態においては第一凹凸形状が多孔質形状を呈しているため、封止樹脂５が多孔質形状をなす開口孔１５内に充填され、開口孔１５をなす庇状の突起部１６が開口孔１５内の封止樹脂５に係合することになる。
なお、酸化ケイ素粒子１７がリードフレーム３１の表面３１ａに付着していることで、ダイパッド１１の上面１１ａ、リード１２や連結リード１４の一部に対する封止樹脂５の濡れ性が向上するため、封止工程において、溶融状態の封止樹脂５がダイパッド１１の上面１１ａ、リード１２や連結リード１４の一部に対してはじかれることは無い。
封止工程後には、封止樹脂５の外側に露出するダイパッド１１の下面１１ｂ、リード１２や連結リード１４の残部に対して、半田等の導電性接着剤の濡れ性を向上させるための外装めっき処理を施す（外装めっき工程）。
なお、外装めっき工程においては、上記外装めっき処理の前工程として、脱脂処理を実施することに加え、酸性溶液（例えば塩酸や希塩酸）により封止樹脂５の外側に露出するダイパッド１１の下面１１ｂ、リード１２や連結リード１４の残部から前述した酸化ケイ素粒子１７を除去しておく（酸化膜除去処理）。
最後に、フレーム枠を切り落とすようにリードフレーム３１を切断する切断工程を実施することで、封止樹脂５の外側に突出するリード１２と連結リード１４とが電気的に絶縁され、半導体パッケージ１の製造が完了する。
なお、外装めっき工程においては、上記外装めっき処理の前工程として、脱脂処理を実施することに加え、酸性溶液（例えば塩酸や希塩酸）により封止樹脂５の外側に露出するダイパッド１１の下面１１ｂ、リード１２や連結リード１４の残部から前述した酸化ケイ素粒子１７を除去しておく（酸化膜除去処理）。
最後に、フレーム枠を切り落とすようにリードフレーム３１を切断する切断工程を実施することで、封止樹脂５の外側に突出するリード１２と連結リード１４とが電気的に絶縁され、半導体パッケージ１の製造が完了する。
以上説明したように、上記構成の半導体パッケージ１及びその製造方法によれば、粗化処理による第一凹凸形状によって、封止樹脂５がダイパッド１１の上面１１ａやリード１２の上面１２ａ等のリードフレーム３（３１）の表面に係合する。特に、第一凹凸形状が多孔質状に形成されているため、開口孔１５をなす庇状の突起部１６が開口孔１５内に充填された封止樹脂５に係合することで、封止樹脂５が開口孔１５から抜け出ることを確実に防止できる。また、酸化ケイ素粒子１７による第二凹凸形状によっても、封止樹脂５がリードフレーム３（３１）の表面に係合する。さらに、これら第一凹凸形状及び第二凹凸形状による係合に加え、酸化ケイ素粒子１７によってリードフレーム３（３１）の表面に対する封止樹脂５の濡れ性が向上している。この濡れ性の向上は、例えば封止樹脂５に含まれるシリカフィラーと酸化ケイ素粒子１７との親和性の高さに基づいていることが考えられる。また、リードフレーム３（３１）や酸化ケイ素粒子１７と封止樹脂５との間には、共有結合、イオン結合等の化学結合が形成される、あるいは、分子間力が作用する可能性もある。
以上のことから、リードフレーム３の表面に対する封止樹脂５の密着性を向上させることができる。
以上のことから、リードフレーム３の表面に対する封止樹脂５の密着性を向上させることができる。
そして、本実施形態の半導体パッケージ１においては、半導体チップ２とダイパッド１１とが半田１３によって電気接続されているが、従来と比較してダイパッド１１の上面１１ａに対する封止樹脂５の密着性が向上していることから、半導体パッケージ１の信頼性試験において例えば温度差を大きくするなどして試験の条件を厳しくしても、従来のように半田１３に応力が集中してクラックが発生することは無い。したがって、半導体パッケージ１の電気的な信頼性向上を図ることができる。
ここで、本実施形態の半導体パッケージ１が、従来の半導体パッケージと比較して、ダイパッド１１と封止樹脂５との密着性が向上していることについて、ダミーパッケージを用いた評価試験を実施し、検証した結果を図１２に示す。
この評価試験では、本実施形態の半導体パッケージ１から半導体チップ２及び接続子４を除き、さらに、表面粗化工程を実施していない構成のダミーパッケージを「実施例」として予め用意する。すなわち、「実施例」用のダミーパッケージを製造する際には、フレーム準備工程、除去工程及び表面粗化工程を順番に実施した後、ダイパッド１１表面に半田１３を塗布する。さらに、粒子付着工程及び封止工程を順次実施することで「実施例」用のダミーパッケージの製造が完了する。また、従来（「比較例」用）のダミーパッケージは、本実施形態の製造方法と同様のフレーム準備工程を実施した後、ダイパッド１１表面に半田１３を塗布し、さらに、粒子付着工程及び封止工程を順次実施することで製造される。すなわち、「比較例」用のダミーパッケージは、除去工程、表面粗化工程及び粒子付着工程を実施せずに製造されるものである。
また、評価試験においては、これら「実施例」及び「比較例」のダミーパッケージについてそれぞれ５つのサンプルを用意する。
この評価試験では、本実施形態の半導体パッケージ１から半導体チップ２及び接続子４を除き、さらに、表面粗化工程を実施していない構成のダミーパッケージを「実施例」として予め用意する。すなわち、「実施例」用のダミーパッケージを製造する際には、フレーム準備工程、除去工程及び表面粗化工程を順番に実施した後、ダイパッド１１表面に半田１３を塗布する。さらに、粒子付着工程及び封止工程を順次実施することで「実施例」用のダミーパッケージの製造が完了する。また、従来（「比較例」用）のダミーパッケージは、本実施形態の製造方法と同様のフレーム準備工程を実施した後、ダイパッド１１表面に半田１３を塗布し、さらに、粒子付着工程及び封止工程を順次実施することで製造される。すなわち、「比較例」用のダミーパッケージは、除去工程、表面粗化工程及び粒子付着工程を実施せずに製造されるものである。
また、評価試験においては、これら「実施例」及び「比較例」のダミーパッケージについてそれぞれ５つのサンプルを用意する。
そして、評価試験では、図１１に示した評価試験の場合と同様に、「実施例」及び「比較例」の半導体パッケージに対して、それぞれ高温放置試験（乾燥処理、試験条件：１２５℃／２４時間／大気）、恒温恒湿試験（吸湿処理、試験条件：８５℃／８５％／１６８時間／大気）及び半田リフローを順番に実施する。そして、この評価試験の前後において、（株）日立エンジニアリング・アンド・サービス製の電子スキャン方式超音波解析装置ＥＳ５０００により各ダミーパッケージを撮影し、その撮影結果によりダイパッド１１と封止樹脂５との密着性を評価する。各ダミーパッケージの撮影結果を図１２に示す。なお、図１２に示す結果の見方は、図１１の結果の場合と同様である。
図１２の結果によれば、「比較例」のダミーパッケージでは、評価試験の実施前後でダイパッド１１表面の色が淡く変化しており、評価試験の実施後においてダイパッド１１と封止樹脂５とが剥離している。特に、封止樹脂５がダイパッド１１表面全面から剥離するサンプル数が多くなってしまう。一方、「実施例」のダミーパッケージでは、評価試験の実施前後でダイパッド１１表面の色に変化がなく、評価試験の実施後でもダイパッド１１と封止樹脂５とが密着している。
以上のことから、本実施形態の半導体パッケージ１では、ダイパッド１１に対する封止樹脂５の密着性が向上していることが明らかとなった。
図１２の結果によれば、「比較例」のダミーパッケージでは、評価試験の実施前後でダイパッド１１表面の色が淡く変化しており、評価試験の実施後においてダイパッド１１と封止樹脂５とが剥離している。特に、封止樹脂５がダイパッド１１表面全面から剥離するサンプル数が多くなってしまう。一方、「実施例」のダミーパッケージでは、評価試験の実施前後でダイパッド１１表面の色に変化がなく、評価試験の実施後でもダイパッド１１と封止樹脂５とが密着している。
以上のことから、本実施形態の半導体パッケージ１では、ダイパッド１１に対する封止樹脂５の密着性が向上していることが明らかとなった。
また、本実施形態の半導体パッケージ１が、従来の半導体パッケージと比較して電気的な信頼性が向上していることについて、これら両方の半導体パッケージに対して断続通電試験及び温度サイクル試験を実施し、その結果を図１３，１４に示す。なお、従来の半導体パッケージは、リードフレーム３（３１）表面の付着物や酸化膜が除去されていない点、リードフレーム３（３１）表面に第一凹凸形状が形成されていない点、及び、酸化ケイ素粒子による第二凹凸形状が形成されていない点で、本実施形態の半導体パッケージ１と異なるものである。言い換えれば、従来の半導体パッケージを製造する際には、除去工程、表面粗化工程及び粒子付着工程が実施されていない。
断続通電試験及び温度サイクル試験では、これら本実施形態及び従来の半導体パッケージについてそれぞれ２２個のサンプルを用意する。
断続通電試験及び温度サイクル試験では、これら本実施形態及び従来の半導体パッケージについてそれぞれ２２個のサンプルを用意する。
そして、断続通電試験では、各半導体パッケージに対して、半田１３によって電気接続された半導体チップ２とダイパッド１１との間に電流を流す２分間の通電状態と、電流を流さない４分間の非通電状態とで１つのサイクルとし、これを１万回まで実施する。なお、断続通電試験における半導体チップ２のジャンクション温度ΔＴｊは約１００℃に設定されている。この断続通電試験の結果を図１３に示す。
図１３に示すグラフの横軸はサイクル数であり、縦軸は、半導体チップ２とダイパッド１１との間にかかる電圧（電位差）について、試験前の状態（サイクル数０回）を基準とした電圧の変化率ΔＶＦ（％）を示している。言い換えれば、グラフの縦軸は、断続通電試験に伴う半田１３の熱疲労に基づく電流抵抗の変化率に相当し、変化率ΔＶＦが大きくなるにしたがって半田１３の疲労が進行して、半導体パッケージの電気的な信頼性が低下することを意味している。そして、図１３（ａ）のグラフが、本実施形態の半導体パッケージ１の場合の結果を示し、図１３（ｂ）のグラフが、従来の半導体パッケージの場合の結果を示している。
図１３に示すグラフの横軸はサイクル数であり、縦軸は、半導体チップ２とダイパッド１１との間にかかる電圧（電位差）について、試験前の状態（サイクル数０回）を基準とした電圧の変化率ΔＶＦ（％）を示している。言い換えれば、グラフの縦軸は、断続通電試験に伴う半田１３の熱疲労に基づく電流抵抗の変化率に相当し、変化率ΔＶＦが大きくなるにしたがって半田１３の疲労が進行して、半導体パッケージの電気的な信頼性が低下することを意味している。そして、図１３（ａ）のグラフが、本実施形態の半導体パッケージ１の場合の結果を示し、図１３（ｂ）のグラフが、従来の半導体パッケージの場合の結果を示している。
この結果によれば、従来の半導体パッケージでは、サイクル数の増加に伴って変化率ΔＶＦが増加し、サイクル数が１万回になると、全てのサンプルにおいて変化率ΔＶＦが１２０％以上となってしまう。また、サイクル数が増加するにしたがって、サンプル間での変化率ΔＶＦのばらつきも大きくなってしまう。
一方、本実施形態の半導体パッケージ１では、サイクル数が１万回に到達しても、全てのサンプルで変化率ΔＶＦが１１０％以下に抑えられている。また、サイクル数が増加しても、従来と比較して、サンプル間での変化率ΔＶＦのばらつきが小さく抑えられている。
一方、本実施形態の半導体パッケージ１では、サイクル数が１万回に到達しても、全てのサンプルで変化率ΔＶＦが１１０％以下に抑えられている。また、サイクル数が増加しても、従来と比較して、サンプル間での変化率ΔＶＦのばらつきが小さく抑えられている。
一方、温度サイクル試験では、半導体パッケージに対して所定周期で―５５℃〜１７５℃の温度変化を与え、このサイクルを１万回実施する。この温度サイクル試験の結果を図１４に示す。なお、図１４に示すグラフの横軸及び縦軸は、図１３に示すグラフと同様に、それぞれサイクル数及び電圧の変化率ΔＶＦ（％）を示している。そして、図１４（ａ）のグラフが、本実施形態の半導体パッケージ１の場合の結果を示し、図１４（ｂ）のグラフが、従来の半導体パッケージの場合の結果を示している。
この結果によれば、従来の半導体パッケージでは、サイクル数の増加に伴って変化率ΔＶＦが増加し、サイクル数が１万回になると、幾つかのサンプルにおいて変化率ΔＶＦが１２０％以上となってしまう。一方、本実施形態の半導体パッケージ１では、サイクル数が１万回となった際の変化率ΔＶＦが、従来の半導体パッケージと比較して低い傾向を示している。特に、サイクル数が１万回に到達しても、全てのサンプルで変化率ΔＶＦが１２０％以下に抑えられている。
以上説明したように、図１３，１４の結果から、本実施形態の半導体パッケージ１では電気的な信頼性が向上していることが明らかとなった。
この結果によれば、従来の半導体パッケージでは、サイクル数の増加に伴って変化率ΔＶＦが増加し、サイクル数が１万回になると、幾つかのサンプルにおいて変化率ΔＶＦが１２０％以上となってしまう。一方、本実施形態の半導体パッケージ１では、サイクル数が１万回となった際の変化率ΔＶＦが、従来の半導体パッケージと比較して低い傾向を示している。特に、サイクル数が１万回に到達しても、全てのサンプルで変化率ΔＶＦが１２０％以下に抑えられている。
以上説明したように、図１３，１４の結果から、本実施形態の半導体パッケージ１では電気的な信頼性が向上していることが明らかとなった。
そして、本実施形態の半導体パッケージ１では、接続子４を接合するリード１２の上面１２ａに対する封止樹脂５の密着性も向上していることから、接続子４とリード１２との接合部分に応力が集中することも同様に防止できるため、この点においても、半導体パッケージ１の電気的な信頼性向上を図ることができる。
また、リードフレーム３の表面に対する封止樹脂５の密着性が向上することで、信頼性試験の条件を厳しくしても、リードフレーム３の表面と封止樹脂５との間に隙間が生じないことから、この隙間に水分が侵入して半導体チップ２に到達することも防止できる。すなわち、この点においても、半導体パッケージ１の電気的な信頼性向上を図ることが可能である。
また、リードフレーム３の表面に対する封止樹脂５の密着性が向上することで、信頼性試験の条件を厳しくしても、リードフレーム３の表面と封止樹脂５との間に隙間が生じないことから、この隙間に水分が侵入して半導体チップ２に到達することも防止できる。すなわち、この点においても、半導体パッケージ１の電気的な信頼性向上を図ることが可能である。
また、半導体パッケージ１の製造方法においては、粒子付着工程を配線工程後と封止工程前との間に実施しているため、半導体パッケージ１を簡便に製造することができる。すなわち、酸化ケイ素粒子１７は、ダイパッド１１に対する半田１３の濡れ性、及び、半導体チップ２やリード１２に対する接続子４の接合を阻害する虞があるが、粒子付着工程の前にチップ搭載工程及び配線工程後を予め実施することで、ダイパッド１１における半導体チップ２の接合領域や、半導体チップ２やリード１２における接続子４の接合領域をマスキングすることなく、リードフレーム３１全体に酸化ケイ素粒子１７を付着させることが可能となる。したがって、半導体パッケージ１を簡便に製造することが可能となり、半導体パッケージ１の製造効率向上及び製造コスト削減を図ることができる。
また、表面粗化工程をフレーム準備工程とチップ搭載工程との間に実施することで、半導体チップ２や接続子４を保護することなく、リードフレーム３１全体にわたって粗化処理を施すことが可能となるため、半導体パッケージ１を簡便に製造することができる。したがって、半導体パッケージ１の製造効率向上及び製造コスト削減を図ることができる。
また、表面粗化工程をフレーム準備工程とチップ搭載工程との間に実施することで、半導体チップ２や接続子４を保護することなく、リードフレーム３１全体にわたって粗化処理を施すことが可能となるため、半導体パッケージ１を簡便に製造することができる。したがって、半導体パッケージ１の製造効率向上及び製造コスト削減を図ることができる。
また、表面粗化工程の前までの間に除去工程を実施することで、粗化処理によってダイパッド１１やリード１２の上面１１ａ，１２ａに形成される第一凹凸形状の均一化が図られているため、第一凹凸形状によるダイパッド１１やリード１２の上面１１ａ，１２ａと封止樹脂５との係合状態が良好となり、また、酸化ケイ素粒子１７も確実に均一な状態でダイパッド１１やリード１２の上面１１ａ，１２ａに付着させることができる。以上のことから、ダイパッド１１やリード１２の上面１１ａ，１２ａに対する封止樹脂５の密着性向上をさらに図ることができる。
なお、上記実施形態の製造方法の粒子付着工程においては、イトロ処理後に、アミン系のシランカップリング剤を噴霧等によりリードフレーム３１の表面３１ａに塗布して、イトロ処理されたリードフレーム３１の表面３１ａを安定化させるプライマー処理（アミン処理）を施してもよい。この場合には、ダイパッド１１やリード１２の上面１１ａ，１２ａの親水性が向上して、ダイパッド１１やリード１２の上面１１ａ，１２ａに対する封止樹脂５の濡れ性がさらに向上する。
また、粒子付着工程は、配線工程と封止工程との間に実施されるとしたが、少なくとも表面粗化工程よりも後に実施されれば、フレーム準備工程の後から封止工程の前までの間の任意のタイミングにおいて実施可能である。ただし、粒子付着工程をチップ搭載工程や配線工程の前に実施する場合には、酸化ケイ素粒子１７が半田１３による半導体チップ２とダイパッド１１との接合や、半導体チップ２やリード１２に対する接続子４の接合を阻害しないように工夫する必要がある。
具体的に説明すれば、粒子付着工程をチップ搭載工程あるいは配線工程の前に実施する場合には、例えば、粒子付着工程の際に、フレームバーナー２１の噴出口の大きさを調整したり、フレームバーナー２１の移動を制御する等して、ダイパッド１１の上面１１ａにおける半導体チップ２の接合領域や、半導体チップ２やリード１２の上面１２ａにおける接続子４との接合領域を除くリードフレーム３１の領域に、酸化ケイ素粒子１７を選択的に付着させればよい。
また、例えば、粒子付着工程に際して、ダイパッド１１の上面１１ａにおける半導体チップ２の接合領域や、半導体チップ２やリード１２の上面１２ａにおける接続子４との接合領域を予めマスキングしておいてもよい。この場合には、前述した例のようにフレームバーナー２１の噴出口の大きさ調整や、フレームバーナー２１の移動制御を実施しなくても、これら接合領域に対する酸化ケイ素粒子１７の付着を防止することができる。
また、例えば、粒子付着工程に際して、ダイパッド１１の上面１１ａにおける半導体チップ２の接合領域や、半導体チップ２やリード１２の上面１２ａにおける接続子４との接合領域を予めマスキングしておいてもよい。この場合には、前述した例のようにフレームバーナー２１の噴出口の大きさ調整や、フレームバーナー２１の移動制御を実施しなくても、これら接合領域に対する酸化ケイ素粒子１７の付着を防止することができる。
また、表面粗化工程は、チップ搭載工程の前に実施されるとしたが、少なくとも粒子付着工程よりも前に実施されれば、フレーム準備工程の後から封止工程の前までの間の任意のタイミングにおいて実施可能である。ただし、表面粗化工程をチップ搭載工程や配線工程の後に実施する場合には、半導体チップ２や接続子４をマスキング等により粗化処理液から保護することがより好ましい。
また、リードフレーム３１の表面３１ａの付着物や酸化膜を除去する除去工程は、チップ搭載工程の前に実施されるとしたが、少なくともフレーム準備工程の後から表面粗化工程よりも前までの間に実施されればよい。ただし、半導体チップ２や接続子４等の保護を考慮すると、除去工程は、チップ搭載工程の前に実施することが最も好ましい。
そして、上記実施形態の半導体パッケージ１やその製造方法においては、半導体チップ２とダイパッド１１とが半田１３を介して接合されるとしたが、例えば銀ペースト等の他の導電性接着剤を介して接合されてもよい。
そして、上記実施形態の半導体パッケージ１やその製造方法においては、半導体チップ２とダイパッド１１とが半田１３を介して接合されるとしたが、例えば銀ペースト等の他の導電性接着剤を介して接合されてもよい。
さらに、粗化処理による微小な第一凹凸形状は、ダイパッド１１の上面１１ａ全体に形成されるとしたが、少なくとも封止樹脂５が接触するダイパッド１１の上面１１ａに形成されていればよい。したがって、第一凹凸形状は、ダイパッド１１の上面１１ａのうち例えば酸化ケイ素粒子１７が付着する領域のみに形成され、半導体チップ２の接合領域に形成されていなくてもよい。
また、粗化処理による第一凹凸形状は、上記実施形態の形状に限らず、例えば突起部１６を有さない開口孔や溝によって形成されてもよい。すなわち、粗化処理において使用する粗化処理液は、結晶粒界に沿ってエッチングするものに限らず、少なくともリードフレーム３（３１）の表面に微小な凹凸形状を形成するものであればよい。
また、粗化処理による第一凹凸形状は、上記実施形態の形状に限らず、例えば突起部１６を有さない開口孔や溝によって形成されてもよい。すなわち、粗化処理において使用する粗化処理液は、結晶粒界に沿ってエッチングするものに限らず、少なくともリードフレーム３（３１）の表面に微小な凹凸形状を形成するものであればよい。
さらに、封止樹脂５に接触するダイパッド１１やリード１２の上面１１ａ，１２ａ等のリードフレーム３の表面には、酸化ケイ素粒子１７が均一に分散して付着するとしたが、少なくとも酸化ケイ素粒子１７によって第一凹凸形状が埋設されなければ、例えば分散せずにリードフレーム３の表面全体を被覆するように付着していてもよい。すなわち、リードフレーム３の表面には、多数の酸化ケイ素粒子１７による酸化ケイ素被膜が形成されてもよい。この場合でも、上記実施形態と同様に、第一凹凸形状により封止樹脂５がリードフレーム３の表面に係合できると共に、封止樹脂５の濡れ性も向上するため、リードフレーム３の表面に対する封止樹脂５の密着性を向上させることができる。
また、本発明の半導体パッケージやその製造方法は、上記実施形態のように上面２ａ及び下面２ｂに電極を有する半導体チップ２を備える構成に限らず、少なくとも半導体チップ２、ダイパッド１１、リード１２、接続子４及び封止樹脂５を備える構成であれば、例えば、ＩＣやＬＳＩ等のように上面のみに複数のパッド電極を有する半導体チップを備えたＱＦＰやＱＦＮ等の各種半導体パッケージにも適用可能である。
なお、上面のみに複数のパッド電極を有する半導体チップの場合、半導体チップをダイパッドの上面に接合する接着剤は、半田１３や銀ペースト等の導電性接着剤に限らず、例えば、ナガセケムテックス（株）製のＴ６９３／ＵＦＲシリーズ等のエポキシ系やモメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社製のＴＳＥシリーズ等の非導電性接着剤であってもよい。
そして、半導体チップとダイパッド１１とを接合する接着剤として、酸化ケイ素粒子１７に対する濡れ性を良好に確保できるものを選択すれば、半導体パッケージの製造方法においては、前述したマスキング等の工夫を施さなくても、粒子付着工程をチップ搭載工程の前に実施してもよい。すなわち、半導体パッケージ１においては、例えば、酸化ケイ素粒子１７が半導体チップの接合領域も含むダイパッド１１の上面１１ａ全体に付着していてもよい。
そして、半導体チップとダイパッド１１とを接合する接着剤として、酸化ケイ素粒子１７に対する濡れ性を良好に確保できるものを選択すれば、半導体パッケージの製造方法においては、前述したマスキング等の工夫を施さなくても、粒子付着工程をチップ搭載工程の前に実施してもよい。すなわち、半導体パッケージ１においては、例えば、酸化ケイ素粒子１７が半導体チップの接合領域も含むダイパッド１１の上面１１ａ全体に付着していてもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１ 半導体パッケージ
２ 半導体チップ
３ リードフレーム
４ 接続子
５ 封止樹脂
１１ ダイパッド
１１ａ 上面
１１ｂ 下面
１２ リード
１２ａ 上面
１３ 半田（導電性接着剤）
１４ 連結リード
１７ 酸化ケイ素粒子
３１ リードフレーム
３１ａ 表面
２ 半導体チップ
３ リードフレーム
４ 接続子
５ 封止樹脂
１１ ダイパッド
１１ａ 上面
１１ｂ 下面
１２ リード
１２ａ 上面
１３ 半田（導電性接着剤）
１４ 連結リード
１７ 酸化ケイ素粒子
３１ リードフレーム
３１ａ 表面
Claims (8)
- 板状に形成されたダイパッドと、該ダイパッドの上面に接合される半導体チップと、前記ダイパッドに対して間隔をあけて配されると共に接続子によって前記半導体チップに電気接続されるリードと、前記ダイパッド、前記半導体チップ、前記接続子及び前記リードを封止する封止樹脂とを備える半導体パッケージを製造する方法であって、
前記ダイパッド及び前記リードを備えるリードフレームを用意するフレーム準備工程と、前記ダイパッドの上面に半導体チップを接合するチップ搭載工程と、前記半導体チップ及び前記リードに前記接続子を接続する配線工程と、前記ダイパッド、前記半導体チップ、前記接続子及び前記リードを封止樹脂により封止する封止工程とを順番に実施し、
少なくとも前記フレーム準備工程の後から前記封止工程の前までの間に、前記ダイパッドの上面に粗化処理を施す表面粗化工程、及び、該表面粗化工程よりも後に、燃焼化学気相蒸着によって、前記ダイパッドの上面に酸化ケイ素粒子を付着させる粒子付着工程を実施することを特徴とする半導体パッケージの製造方法。 - 前記粒子付着工程において、前記ダイパッドの上面に、前記酸化ケイ素粒子を均一に分散して付着させることを特徴とする請求項１に記載の半導体パッケージの製造方法。
- 前記粒子付着工程を、前記配線工程と前記封止工程との間に実施することを特徴とする請求項１又は請求項２に記載の半導体パッケージの製造方法。
- 前記表面粗化工程を、前記フレーム準備工程と前記チップ搭載工程との間に実施することを特徴とする請求項１から請求項３のいずれか１項に記載の半導体パッケージの製造方法。
- 前記フレーム準備工程の後から前記表面粗化工程の前までの間に、前記ダイパッドの上面に付着する付着物を除去する除去工程を実施することを特徴とする請求項１から請求項４のいずれか１項に記載の半導体パッケージの製造方法。
- 板状に形成されたダイパッドと、該ダイパッドの上面に接合される半導体チップと、前記ダイパッドに対して間隔をあけて配されると共に接続子によって前記半導体チップに電気接続されるリードと、前記ダイパッド、前記半導体チップ、前記接続子及び前記リードを封止する封止樹脂とを備える半導体パッケージであって、
少なくとも前記封止樹脂に接触する前記ダイパッドの上面に、凹凸形状が形成されると共に酸化ケイ素粒子が付着していることを特徴とする半導体パッケージ。 - 前記酸化ケイ素粒子が、前記ダイパッドの上面において均一に分散して付着していることを特徴とする請求項６に記載の半導体パッケージ。
- 前記凹凸形状が、前記ダイパッドの上面に開口する多孔質形状を呈していることを特徴とする請求項６又は請求項７に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009234409A JP5150597B2 (ja) | 2009-10-08 | 2009-10-08 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009234409A JP5150597B2 (ja) | 2009-10-08 | 2009-10-08 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011082389A JP2011082389A (ja) | 2011-04-21 |
| JP5150597B2 true JP5150597B2 (ja) | 2013-02-20 |
Family
ID=44076126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009234409A Expired - Fee Related JP5150597B2 (ja) | 2009-10-08 | 2009-10-08 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5150597B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107519A (ja) * | 2012-11-30 | 2014-06-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2014185326A1 (ja) * | 2013-05-16 | 2014-11-20 | 東洋紡株式会社 | 電気電子部品の封止方法及び封止体 |
| KR20160138299A (ko) | 2014-05-14 | 2016-12-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| WO2016051449A1 (ja) | 2014-09-29 | 2016-04-07 | 新電元工業株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
| JP6667728B2 (ja) * | 2018-03-23 | 2020-03-18 | 古河電気工業株式会社 | リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ |
| EP3637461A1 (en) * | 2018-10-11 | 2020-04-15 | ABB Schweiz AG | Power electronic module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04309253A (ja) * | 1991-04-08 | 1992-10-30 | Denki Kagaku Kogyo Kk | 半導体パッケージ |
| JPH06112390A (ja) * | 1992-09-24 | 1994-04-22 | Nippon Steel Corp | リードフレーム |
| US6368899B1 (en) * | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
-
2009
- 2009-10-08 JP JP2009234409A patent/JP5150597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011082389A (ja) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5150597B2 (ja) | 半導体パッケージ及びその製造方法 | |
| CN107154362B (zh) | 制造具有光学检测特征的模制的半导体封装体的方法 | |
| CN1262468C (zh) | 在现场气密封装微系统的方法 | |
| CN109494200A (zh) | 形成具有增进可湿侧翼的经封装半导体装置的方法及结构 | |
| JP5095114B2 (ja) | 固体撮像装置の製造方法 | |
| US20130328204A1 (en) | Solderless Die Attach to a Direct Bonded Aluminum Substrate | |
| US8642395B2 (en) | Method of making chip-on-lead package | |
| JP2000040775A (ja) | 半導体装置及びその製造方法 | |
| TWI265619B (en) | Lead frame and semiconductor device using the same | |
| US10947109B2 (en) | Semiconductor component and method for producing same | |
| US9293421B2 (en) | Electronic component module | |
| JPH01253926A (ja) | 半導体装置のリードフレーム | |
| CN103247539B (zh) | 引线框架的环氧树脂流出防止方法及用其制造的引线框架 | |
| WO2017056321A1 (ja) | 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法 | |
| US9041224B2 (en) | Method for producing a solder joint | |
| JP2007227464A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2622104B2 (ja) | 電子装置パッケージの製造方法 | |
| JP2016001702A (ja) | 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法 | |
| JP2016062932A (ja) | 半導体装置、および、その製造方法 | |
| US20180226518A1 (en) | Method of manufacturing an optoelectronic component, and optoelectronic component | |
| JP4743764B2 (ja) | 半導体パッケージの製造方法 | |
| JPS61212043A (ja) | 半導体実装基板 | |
| JP2008283213A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP2002057181A (ja) | 半導体装置の製造方法 | |
| JP2003110078A (ja) | 樹脂封止型半導体装置用のリードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5150597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |