JP2007227464A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007227464A
JP2007227464A JP2006044137A JP2006044137A JP2007227464A JP 2007227464 A JP2007227464 A JP 2007227464A JP 2006044137 A JP2006044137 A JP 2006044137A JP 2006044137 A JP2006044137 A JP 2006044137A JP 2007227464 A JP2007227464 A JP 2007227464A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
circuit board
semiconductor device
fillet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006044137A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Kiyoshi Mita
清志 三田
Takanori Kato
隆規 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2006044137A priority Critical patent/JP2007227464A/ja
Publication of JP2007227464A publication Critical patent/JP2007227464A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体チップを回路基板に接着するための接着剤とモールド樹脂との間の界面にできるマイクロクラックに起因する剥離を抑える。
【解決手段】所定の厚みを有する扁平形状の半導体チップ１２と、半導体チップ１２が搭載される扁平な回路基板１１と、半導体チップ１２を回路基板１１に接着する接着剤１３と、前記半導体チップ及び前記回路基板を封止するモールド樹脂と、を有する半導体装置１において、接着剤１３によって半導体チップ１２の周囲にフィレット１３１が形成され、フィレット１３１は、その頂部が半導体チップ１２の底部から半導体チップ１２の厚みの１／３以下の高さであるようにする。また半導体チップ１２を回路基板１１に搭載する場合には、フィレット１３１が上記の高さとなるように、接着剤１３の量を調節する。
【選択図】図３

Description

この発明は、半導体装置及びその製造方法に関し、とくに半導体チップを回路基板に接着（ダイボンド）する際に用いられる接着剤と、半導体チップ及び回路基板を樹脂封止するモールド樹脂との間の界面にできるマイクロクラックに起因する剥離を防ぐ技術に関する。
半導体装置の製造に際し、樹脂等のペースト状の接着剤を用いて半導体チップ１２を回路基板１１に接着する際の従来方法を図５に示している。すなわち、同図に示すように、従来、まず回路基板１１上にペースト状の接着剤１３を塗布し（接着剤塗布工程（ａ））、次に回路基板１１上にチップを搭載し（マウント工程（ｂ）、接着面積を確保するためにスクラブを行い（スクラブ工程（ｃ））、その後、加熱硬化させることにより（キュア工程（ｄ））、半導体チップ１２を回路基板１１に搭載していた。
ここで上記接着剤塗布工程（ａ）では、充分な接着強度を得るために、半導体チップ１２の接着面に接着剤をまんべんなく塗布し、かつ、接着剤にボイド（void）が混入しないように、接着剤１３が半導体チップ１２の接着面の面積よりもやや広めに塗布されるように接着剤１３の量を調節していた。このため、接着後において、漏れ出た余剰の接着剤１３によって、半導体チップ１２の周囲に図６に示すようなフィレット１３１が形成されることとなる。
特開２０００−３５７７１４号公報
ところで、半導体チップ１２及び回路基板１１は、通常はモールド樹脂１５によって樹脂封止されることになるが、この際、フィレット１３１を形成している接着剤１３とモールド樹脂１５との界面にできる隙間（以下、マイクロクラック５１という。）が問題となる。
すなわち、このマイクロクラック５１に溜まったガス（例えば、吸湿による水蒸気や接着剤１３の成分が気化したガス等）がキュア工程（ｄ）などにおける加熱処理によって膨張すると、接着剤１３とモールド樹脂１５との間に剥離が生じることがある。そして、この剥離は半導体チップ１２と回路基板１１との接着強度を低下させ、マイクロクラック５１を進行させる要因となる。また、回路基板１１上のボンディングパッド１１１や半導体チップ１２の電極パッド１２１にまで剥離が達した場合には、ボンディングワイヤー１４が切断されて電気的不良に至る場合もある。
このように、接着剤１３により半導体チップ１２を回路基板１１に接着する際は、接着剤１３とモールド樹脂１５との間の界面にできるマイクロクラック５１に起因する剥離を抑えることが必要であった。
本発明はこのような背景に鑑みてなされたもので、接着剤とモールド樹脂との間の界面にできるマイクロクラックに起因する剥離を抑えることができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明のうちの主たる発明は、半導体装置であって、所定の厚みを有する扁平形状の半導体チップと、前記半導体チップが搭載される扁平な回路基板と、前記半導体チップを前記回路基板に接着する接着剤と、 前記半導体チップ及び前記回路基板を封止するモールド樹脂と、を有し、前記接着剤によって前記半導体チップの周囲にフィレットが形成され、前記フィレットは、その頂部が前記半導体チップの底部から前記半導体チップの厚みの１／３以下の高さであることとする。
このように、接着剤によって形成されるフィレットの高さをその頂部が半導体チップの底部から半導体チップの厚みの１／３以下の高さとなるようにすることで、フィレットを形成している接着剤とモールド樹脂との間の界面にできるマイクロクラックに起因する剥離を効果的に抑えることができる。そしてこれにより半導体チップと回路基板との間に充分な接着強度が確保され、マイクロクラックの進行やボンディングワイヤーの切断を防ぐことができる。
また、近年、機器の小型化の要請により、回路基板上に形成されたボンディングパッドと半導体チップとの間の間隔を狭くすることが求められているが、本発明のようにフィレットの高さを抑えることで、フィレットの裾野の拡がりが少なくなり、上記小型化の要請にも応えることができる。
本発明によれば、接着剤とモールド樹脂との間の界面にできるマイクロクラックに起因する剥離を抑えることができる。
以下、本発明の一実施形態について詳細に説明する。図１に本発明の一実施形態として説明する半導体装置１の側面図を示している。同図に示すように、本実施形態で説明する半導体装置１は、略正方形状の扁平な回路基板１１と、回路基板１１の表面２に搭載される電子デバイスである扁平直方体状の半導体チップ１２とを含んで構成されている。
半導体チップ１２は、例えば、シリコンウェハをベースとする半導体基板に、熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散などの前工程を行うことにより製造された、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）のベアチップである。なお、半導体チップ１２は、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣなどの他の集積回路であってもよい。また半導体チップ１２は、トランジスタ、ダイオードなどのディスクリートな素子であってもよい。
回路基板１１は、エポキシやポリエステル、ポリイミド等の樹脂を素材とする、リジッド配線基板やフレキシブル基板（ＦＰＣ）などの有機基板である。なお、本実施形態の半導体装置１の回路基板１１は、単層構造であるが、本発明は回路基板１１が多層構造である場合にも適用することができる。
回路基板１１の表面２の所定位置には、少なくとも一つ以上のボンディングパッド１１１が設けられている。ボンディングパッド１１１は、例えば、Ｎｉ／Ａｕ等の導体を、無電解メッキ、もしくは、電解メッキすることによって形成されている。
回路基板１１の端面１１２には、当該端面１１２に開口する貫通孔１１３（Via Hall）が形成されている。貫通孔１１３の内側面には、Ａｕ／Ｎｉ等の導電体によるメッキが施され、これにより、ボンディングパッド１１１は回路基板１１の裏面３に形成されている裏面電極１１４に電気的に接続されている。
半導体チップ１２は、例えば、導電性エポキシ樹脂や銀ペースト樹脂等の接着剤１３によって回路基板１１に接着されている。
半導体チップ１２の上面４の周辺縁部には、少なくとも一つ以上の電極パッド１２１が形成されている。各電極パッド１２１は、Ａｕ／Ａｌなどの導体線からなるボンディングワイヤー１４を介してボンディングパッド１１１に電気的に接続されている。
以上に説明した構成からなる、回路基板１１、半導体チップ１２、及びボンディングワイヤー１４の全体は、モールド樹脂１５によって樹脂封止されている。モールド樹脂１５は、例えば、エポキシ樹脂等の熱硬化性樹脂、又はポリイミド樹脂やポリフェニレンサルファイド等の熱可塑性樹脂である。なお、図１ではモールド樹脂１５を透明に描いているが、モールド樹脂１５は必ずしも透明なくてもよい。
次に、以上の構成からなる半導体装置１の製造方法について説明する。図２は本実施形態の半導体装置１の製造方法を示すプロセスフローである。
まず回路基板１１上に、ペースト状の接着剤１３を塗布している（接着剤塗布工程（ａ））。これは、例えば、接着剤１３が充填されたシリンジ２１のシャワーノズル２２から接着剤１３をスポット状に塗布することにより行なわれる。
次に、ダイシングによって切り出された半導体チップ１２を、マウンタなどを用いてピックアップし、半導体チップ１２を回路基板１１上の所定位置に載置している(マウント工程（ｂ））。
次に、半導体チップ１２をスクラブし、接着剤１３を回路基板１１上に均一に広げている（スクラブ工程（ｃ））。
次に、接着剤１３を硬化させるため、半導体チップ１２を適正位置に載置した状態で半導体チップ１２及び回路基板１１を加熱硬化させる（キュア工程（ｄ））。加熱硬化は、例えば、「１５０〜３００℃、６０秒〜１２０分」といった条件で行われる。
次に、ワイヤーボンディングを行い、ボンディングパッド１１１と電極パッド１２１とを電気的に接続する（ワイヤーボンディング工程（ｅ））。ワイヤーボンディングは、例えば、ボールボンディング（Ball Bonding）や超音波接合法により行う。
次に、回路基板１１、半導体チップ１２、及びボンディングワイヤー１４の全体を、モールド樹脂１５で樹脂封止する（樹脂封止工程（ｆ））。樹脂封止は、例えば、「１２５〜１７５℃、２〜４時間」といった条件で行う。また、樹脂封止は、トランスファールド法やインジェクションモールド法等の金型モールド法、ポッティング法、シート接着法等の適宜な方法によって行う。
半導体装置１は、以上の工程を経ることにより製造される。なお、実際の製造ラインでは、半導体装置１は、以上の工程の後、必要に応じてさらに印刷工程、パッケージ切断工程、テスト工程、検査工程などに送られる場合もある。
ところで、上述した接着剤塗布工程（ａ）では、接着剤１３にボイドを混入させないように、半導体チップ１２の接着面よりやや広めに接着剤１３を塗布するようにしている。そして半導体チップ１２の外周に漏れ出た余剰の接着剤１３が、キュア工程（ｄ）を経て半導体チップ１２の周囲にフィレット１３１を形成している。
図３は、余剰の接着剤１３によって半導体チップ１２の周囲に形成されるフィレット１３１の一例を示す半導体装置１の部分拡大側面図である。同図に示すように、フィレット１３１は、半導体チップ１２の側面に接する頂部１３１１から半導体チップ１２の周囲に裾野状に拡がるように形成されている。
ここで本実施形態の半導体装置１では、フィレット１３１の頂部１３１１が、半導体チップ１２の底部から半導体チップ１２の厚みの１／３以下の高さになっている。そして、これにより、後述する試験結果によって明らかにされるように、接着剤１３とモールド樹脂１５との間の界面にできるマイクロクラックによって生じる剥離を効果的に抑えることができる。
図４は、フィレット１３１の頂部１３１１を半導体チップ１２の底部から半導体チップ１２の厚みの１／３以下の高さとすることにより、上述した効果、すなわち、接着剤１３とモールド樹脂１５との間の界面にできるマイクロクラックによって生じる剥離が抑えられることを確認するために行った、半田耐熱試験の試験結果である。
同図に示すように、この半田耐熱試験は、パッケージ外形４１１の異なる２つの半導体装置１を用意し、各半導体装置１に搭載されている半導体チップ１２のサイズ４１２（大、中、小）を変えた６つの異なる種類について行った。
各半導体装置１のパッケージ外形４１１は、縦６．０ｍｍ×横６．０ｍｍ×厚さ０．８ｍｍ（ＰＫＧ１）、及び、縦５．０ｍｍ×横５．０ｍｍ×厚さ０．８ｍｍ（ＰＫＧ２）である。また、半導体チップ１２のサイズは、４．０ｍｍ角（大）、３．０ｍｍ角（中）、及び２ｍｍ角（小）である。
また、以上の組合せからなる６つの各サンプルについて、フィレット１３１の頂部１３１１の位置４１３を、半導体チップ１２の底部から半導体チップ１２の厚みの１／３の高さとしたもの(以下、「１／３の高さのサンプル」とも称する。）、又は、２／３としたもの（以下、「２／３の高さのサンプル」とも称する。）を作成し、夫々について半田耐熱試験を行った。
さらに、樹脂封止の際の加熱温度及び加熱時間４１４を変えたサンプル（I、II、III）を用意した。なお、I、II、IIIの順に、加熱温度及び加熱時間を高く設定している。
半田耐熱試験は、異なる４つの耐熱条件（Level_A〜Level_D）のそれぞれについて行った。ここで耐熱条件は、Level_Aが「温度３０℃、湿度８５％、９６時間、吸湿リフロー×２回」、Level_Bが「温度３０℃、湿度８５％、９６時間、吸湿リフロー×３回」、Level_Cが「温度８５℃、湿度８５％、９６時間、吸湿リフロー×２回」、Level_Dが「温度８５℃、湿度８５％、９６時間、吸湿リフロー×３回」である。図４の表に示す記号「○」、「△」、「×」は、超音波探傷試験による剥離の度合いの調査結果を示している。なお、剥離の度合いは、「○」、「△」、「×」の順に大きい。
図４に示すように、「２／３の高さのサンプル」については、「○」に比べて「△」や「×」が多く、剥離の度合い４１５が大きいことがわかる。また「１／３の高さのサンプル」については、「×」は少なく、殆どが「○」又は「△」となっている。従って、「２／３の高さのサンプル」では剥離が大きいが、「１／３の高さのサンプル」では剥離が殆ど無いことがわかる。
このように、余剰の接着剤によって形成されるフィレット１３１が、その頂部が半導体チップ１２の底部から半導体チップ１２の厚みの１／３以下の高さとなるように接着剤１３の塗布量を調節することで、接着剤１３と樹脂１５との間の界面にできるマイクロクラック５１に起因する剥離を効果的に防ぐことができる。
なお、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
本発明の一実施形態として説明する半導体装置１の側面図である。 本発明の一実施形態として説明する半導体装置１のプロセスフローを示す図である。 本発明の一実施形態として説明する接着剤によって形成されるフィレットを示す、半導体装置１の一部拡大側面図である。 本発明の一実施形態として説明する塗布する接着剤の量を調節することによる効果を検証するために行った試験結果を示す図である。 接着剤を用いて半導体チップ１２を回路基板１１に接着する際の従来方法を説明するプロセスフローである。 接着剤によって形成されるフィレットを示す、半導体装置の一部拡大側面図である。
符号の説明
１ 半導体装置
１１ 回路基板
１１１ ボンディングパッド
１１３ 貫通孔
１１４ 裏面電極
１２ 半導体チップ
１２１ 電極パッド
１３ 接着剤
１３１ フィレット
１４ ボンディングワイヤー
５１ マイクロクラック

Claims (2)

  1. 所定の厚みを有する扁平形状の半導体チップと、
    前記半導体チップが搭載される扁平な回路基板と、
    前記半導体チップを前記回路基板に接着する接着剤と、
    前記半導体チップ及び前記回路基板を封止するモールド樹脂と、
    を有し、
    前記接着剤によって前記半導体チップの周囲にフィレットが形成され、
    前記フィレットは、その頂部が前記半導体チップの底部から前記半導体チップの厚みの１／３以下の高さであること
    を特徴とする半導体装置。
  2. 所定の厚みを有する扁平形状の半導体チップが扁平な回路基板に接着剤によって接着され、前記半導体チップ及び前記回路基板がモールド樹脂によって封止されてなる半導体装置の製造方法であって、
    前記半導体チップの周囲に形成されるフィレットの頂部が前記半導体チップの底部から前記半導体チップの厚みの１／３以下の高さとなるように、前記接着剤の量を調節すること
    を特徴とする半導体装置の製造方法。

JP2006044137A 2006-02-21 2006-02-21 半導体装置及び半導体装置の製造方法 Pending JP2007227464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006044137A JP2007227464A (ja) 2006-02-21 2006-02-21 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006044137A JP2007227464A (ja) 2006-02-21 2006-02-21 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007227464A true JP2007227464A (ja) 2007-09-06

Family

ID=38549017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006044137A Pending JP2007227464A (ja) 2006-02-21 2006-02-21 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007227464A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060020A (ja) * 2010-09-10 2012-03-22 Sekisui Chem Co Ltd 半導体チップ実装体の製造方法及び半導体装置
US20210242162A1 (en) * 2018-06-26 2021-08-05 Sumitomo Electric Device Innovations, Inc. Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060020A (ja) * 2010-09-10 2012-03-22 Sekisui Chem Co Ltd 半導体チップ実装体の製造方法及び半導体装置
US20210242162A1 (en) * 2018-06-26 2021-08-05 Sumitomo Electric Device Innovations, Inc. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP2014053538A (ja) 積層型半導体装置とその製造方法
JP2008016818A (ja) 半導体装置およびその製造方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
JP2012084840A (ja) 半導体装置及びその製造方法
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US8023277B2 (en) Electronic component integrated module
US9426887B2 (en) Wiring board and electronic device using the same
JP2007227464A (ja) 半導体装置及び半導体装置の製造方法
JPH08264581A (ja) パッケージ及びその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP4776012B2 (ja) 回路基板及び半導体装置
JP2009135279A (ja) セラミックチップ部品
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3417292B2 (ja) 半導体装置
JP2007227463A (ja) 半導体装置の製造方法
JP3827407B2 (ja) 半導体搭載用基板
JP2007227961A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JPH09181244A (ja) 半導体装置
JP4668729B2 (ja) 半導体装置の製造方法
TWI416698B (zh) 半導體封裝結構
JP2007227962A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法