JP4776012B2

JP4776012B2 - 回路基板及び半導体装置

Info

Publication number: JP4776012B2
Application number: JP2006018949A
Authority: JP
Inventors: 誠坪野谷; 清志三田
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2006-01-27
Filing date: 2006-01-27
Publication date: 2011-09-21
Anticipated expiration: 2026-01-27
Also published as: JP2007201241A

Description

この発明は、回路基板及び半導体装置に関し、とくに半導体装置の実装効率を向上するための技術に関する。

近年、機器の小型化や多機能化に伴い、半導体装置には実装効率のより一層の向上が求められるようになってきている。このため、半導体チップの基板への実装に際しては、回路基板の面積を変えずによりサイズの大きな半導体チップを搭載することが要求されている。
特開２００４−７１８９８号公報

ここで半導体チップ側に設けられた電極パッドと回路基板上に設けられたボンディングパッドとをワイヤーボンディングにより接続するタイプの半導体装置において、回路基板によりサイズの大きな半導体チップを搭載しようとした場合、半導体チップとボンディングパッドとの間隔を狭くせざるを得ない。このため、半導体チップの基板への接合に用いられる液状（ペースト状）の接着剤が半導体チップの周囲に流出し、ボンディングパッド表面の汚染やボンディングワイヤーの接合不良、ボンディングパッド間のショートといった問題を生じやすくなる。

このような接着剤の流出による問題を防ぐため、例えば、特許文献１に記載の技術では、半導体素子が実装される領域を囲むようにダイパッドの表面の周辺部に溝を設け、半導体素子をロウ剤によってダイパッドに実装する際、広がったロウ剤の流出を上記溝により阻止するようにしている。

しかしながら、特許文献１に記載の技術では、その製造に際し溝を形成するためのプロセスが別途必要となり製造工程が複雑化してしまう。また、溝を設けることで回路基板に搭載可能な半導体チップのサイズが制約を受けることになる。

またボンディングパッドが設けられている面とは逆の面に形成されている裏面電極とを電気的に接続する貫通孔が形成されている回路基板の場合、貫通孔の部分にボンディングワイヤーを接合するとボンディングパッド表面の凹凸により接合不良を生じやすくなるため、ワイヤーボンディングは貫通孔が設けられている部分を避けて行う必要がある。また、ボンディングパッドの剥離を防ぐため、ボンディングパッドの断面は回路基板の端面になるべく露出させないようにする必要もある。さらに、ボンディングワイヤーの接合位置が回路基板の端面に近すぎると、ダイシング時におけるボンディングワイヤーの切断や、接合部の脆弱化といった問題を生じるため、ボンディングワイヤー回路基板の端面からなるべく離間させた位置でボンディングパッドに接合する必要もある。

本発明は以上のような観点に基づいてなされたもので、半導体装置の実装効率を向上することが可能な回路基板及び半導体装置を提供することを目的とする。

上記目的を達成するための本発明のうちの主たる発明は、半導体チップが搭載される回路基板であって、当該回路基板の端面に開口し当該回路基板を貫通して形成される貫通孔と、前記半導体チップが搭載される領域の周囲に設けられ、当該回路基板の端面に接するとともに前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域と、を有して形成される前記半導体チップの電極と電気的に接続するためのボンディングパッドと、を備えることとする。

このように、ボンディングパッドの回路基板の端面に接する部分を第１の領域のみとすることで、ボンディングパッドの回路基板の端面に露出する部分が必要最小限となり、ボンディングパッドの剥がれやボンディングワイヤーの切断などの問題を防ぐことができる。また製造時における貫通孔の穿孔状態によっては、第１の領域にボンディングワイヤーを接合するための領域が充分に確保できない場合があるが、本発明の場合、第２の領域にボンディングワイヤーを接合することができるため、貫通孔の穿孔状態にかかわらずボンディングワイヤーを接合するための領域を確実に確保することができる。またボンディングワイヤーを第２の領域に接合するようにすることで、貫通孔の直上にボンディングワイヤーを接合する必要もなくなり、ボンディングワイヤーをボンディングパッドに確実に接合することができる。

本発明によれば、半導体装置の実装効率を向上することができる。

以下、本発明の一実施形態につき詳細に説明する。図１Ａ乃至図１Ｃに本発明の一実施形態として説明する半導体装置１の構成を示している。このうち図１Ａは半導体装置１の表面側斜視図であり、図１Ｂは半導体装置１の下面側斜視図である。また図１Ｃは半導体装置１の側面図である。これらの図に示すように、半導体装置１は略正方形状の扁平な回路基板１１と、回路基板１１の表面２に搭載される電子デバイスである扁平直方体状の半導体チップ１２（ベアチップ）とを含んで構成されている。

半導体チップ１２が搭載される回路基板１１は、エポキシやポリエステル、ポリイミド等の樹脂を素材とするリジッド配線基板又はフレキシブル基板（ＦＰＣ）等の有機基板である。なお、本発明は回路基板１１がセラミック配線基板や金属配線基板などの無機基板である場合にも適用することができる。また本実施形態で説明する回路基板１１は単層構造であるものとするが、回路基板１１は多層構造であってもよい。

回路基板１１の表面２には、回路基板１１の端面１１２に沿って複数のボンディングパッド１１１が形成されている。ボンディングパッド１１１は、例えば、Ｎｉ／Ａｕ等の導体を無電解メッキ又は電解メッキすることにより形成されている。

回路基板１１の端面１１２には、端面１１２に開口する貫通孔１１３（Via Hall）が形成されている。図２に貫通孔１１３の周辺部分の拡大斜視図を示している。同図に示すように、貫通孔１１３の断面は、回路基板１１の端面１１２から所定長さの直線部分を有する扁平略半円状（長孔状）である。なお、貫通孔１１３の内側面には、Ａｕ／Ｎｉ等の導電体によるメッキが施されており、これによりボンディングパッド１１１は回路基板１１の裏面３に形成された裏面電極１１４に電気的に接続されている。

図３Ａに回路基板１１の平面図を示している。同図に示すように、回路基板１１の中央には、搭載される半導体チップ１２の平面形状に合わせた形のダイパッド１１５が設けられている。

ボンディングパッド１１１はダイパッド１１５の周囲に設けられている。同図に示すように、ボンディングパッド１１１は、回路基板１１の端面１１２とその面を一致させるとともに回路基板１１の表面２の貫通孔１１３が形成されている部分を塞ぐように設けられる第１の領域１１１１と、回路基板１１の端面１１２と一致することなく半導体チップ１２の縁に沿って延出して設けられ第１の領域１１１１に連続する第２の領域１１１２とを有している。

なお、図３Ａにおいて、ボンディングパッド１１１に示している破線は第１の領域１１１１と第２の領域１１１２との境界を表す。但し、図３Ａは本発明の一例に過ぎず、第１の領域１１１１や第２の領域１１１２の形状や大きさは同図に示すものに限られるわけではない。第２の領域１１１２は、必要本数のボンディングワイヤー２０を接合可能な形状及び面積に設定されている。ボンディングパッド１１１は、以上の構成によってその全体が略Ｌ字状を呈する。

ここでボンディングパッド１１１の端面が回路基板１１の端面１１２と一致しているとボンディングパッド１１１が剥がれ易くなり、また回路基板１１のダイシング時にボンディングワイヤー２０が切断されてしまう可能性がある。しかしながら本実施形態の半導体装置１では、上記のようにボンディングパッド１１１の端面１１２に接する部分を第１の領域１１１１のみとすることでボンディングパッド１１１の端面１１２への露出を必要最小限としているため、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断を防ぐことができる。より具体的には、図３Ａに示すＬ字のボンディングパッド１１１は６つの側辺を有しており、このうち半導体チップ１２の外周側辺と平行で、最も外周に設けられている側辺が、半導体チップ１２側に面する半導体チップ１２の外周側辺と平行に設けられている側辺の長に渡って設けられていない事が、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断を防ぐ上で重要である。

本実施形態の半導体装置１では、ボンディングワイヤー２０は第２の領域１１１２に接合される。すなわち、製造時における貫通孔１１３の穿孔状態によっては、第１の領域１１１１にボンディングワイヤー２０を接合するための領域を確保することができなくなる場合もあるが、第２の領域１１１２を設けていることで、ボンディングワイヤーを接合するための領域が確実に確保されることとなる。また第２の領域１１１２にボンディングワイヤー２０を接合するようにすることで、表面の凹凸により接合強度が充分に確保できない可能性のある貫通孔１１３の直上にボンディングワイヤー２０を接合する必要がなくなり、これによりボンディングパッド１１１にボンディングワイヤー２０を確実に接合することができる。別の表現をすれば、第２の領域１１１２は、これに対応する電極パッド１２１とずれた位置に設けられ、ボンディングワイヤー２０が半導体チップ１２の側辺に対して斜めに交叉するように配置されている。なお、回路基板１１の表面２の角隅部にはインデックスマーク１１６が設けられている。

図３Ｂに回路基板１１の裏面図を示している。回路基板１１の下面のボンディングパッド１１１の第１の領域１１１１に対向する位置には複数の裏面電極１１４が設けられている。裏面電極１１４は一部切り欠きを有する略長方形状である。

以上によって、回路基板１１の端面には、ボンディングパッド１１１の第１の領域１１１１の断面、貫通孔１１３の内側面の断面、及び裏面電極１１４の断面が露出することとなる。

ところで、回路基板１１は、例えば、複数の回路基板１１が形成された集合基板１１０から切り出される。この場合の集合基板１１０の平面図を図４Ａに示している。同図に示すように、この例では隣接する位置に形成された回路基板１１のボンディングパッド１１１が連続して形成されている。また図４Ｂは集合基板１１０の裏面図であるが、同図に示すように、隣接する位置に形成された回路基板１１の裏面電極１１４は連続している。このように、集合基板１１０の状態で隣接するボンディングパッド１１１や裏面電極１１４を連続して形成することで、回路パターンが簡素化され、よってパターン形成や貫通孔１１３の穿孔にかかる工数を減らすことができる。

一方、集合基板１１０自体は、例えば、複数の集合基板１１０が形成された連続回路基板１２０から切り出される。図５に連続回路基板１２０の一例（平面図）を示している。連続回路基板１２０は、例えば、基板樹脂の片面又は両面に銅（Ｃｕ）箔（Resin Coated Copper Foil）をラミネートするラミネート工程、貫通孔１１３が形成される部分のフォトエッチング工程、レーザー光照射等による孔あけ工程、レーザー光照射やプラズマ等のドライデスミア処理あるいは化学的処理によるウェットデスミア処理による樹脂残渣工程、表面に銅（Ｃｕ）メッキ（無電解／電解）等の処理を行う導体層形成工程、フォトエッチングによりパターニングすることにより回路を形成する回路形成工程などの、各種の工程を経ることにより製造される。

一方、半導体チップ１２の典型例は半導体基板に熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散等の各種前工程を行うことにより製造されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）である。しかしながら、ＣＭＯＳに限らず、半導体チップ１２は、例えば、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣ等の他の集積回路であってもよい。また半導体チップ１２はトランジスタ、ダイオードなどのディスクリートな素子であってもよい。

半導体チップ１２の上面には、その周辺縁部に沿って所定形状の複数の電極パッド１２１が形成されている。各電極パッド１２１は、各電極パッド１２１に近接する位置に形成されているボンディングパッド１１１と、Ａｕ／Ａｌなどの導体線を用いたワイヤーボンディングによって接続されている。なお、ワイヤーボンディングの方法としては、ボールボンディング（Ball Bonding）や超音波接合法などが用いられる。

ところで、配線されたボンディングワイヤー２０の曲率が大きいと、ボンディングワイヤー２０の不良が生じ易くなる。そこで本実施形態の半導体装置１では、ボンディングパッド１１１の領域のうち電極パッド１２１の直近ではなく、ボンディングワイヤー２０を電極パッド１２１の直近から斜めにずれた位置にある第２の領域１１１２に接合するようにしている。これによりボンディングワイヤー２０の曲率の増大を緩和してボンディングワイヤー２０の過剰変形を防ぐことができる。そしてこれにより本実施形態の半導体装置１は、回路基板１１のサイズにより近いサイズの半導体チップ１２をボンディングワイヤー２０の曲率を増大させることなく搭載することが可能となる。

本実施形態において、半導体チップ１２は、ダイアタッチフィルム（Die Attach Film）（以下、ＤＡＦ１３という。）を用いて回路基板１１に接合するようにしている。ここでＤＡＦ１３としては、例えば、耐熱性及び接着強度を得るための熱硬化性樹脂としてエポキシ樹脂を７０〜８０％、保持力向上及びテープ製造の適正化を図るためのバインダー樹脂としてアクリルポリマーを１０〜１５％、ピックアップ性及びダイシング性を向上させるためのＵＶ硬化型樹脂としてアクリル樹脂を１０〜１５％を含む組成ものを用いることができる。なお、半導体チップ１２をＤＡＦ１３によりダイパッド１１５に接合するようにした場合、半導体チップ１２を回路基板１１に押圧した際に半導体チップ１２の周囲に接着剤が流出するようなことが無く、ボンディングパッドの汚染やボンディングワイヤー２０の接合不良やボンディングパッド間のショートといった前述の問題を生じない。また回路基板１１表面の状態は個体ごとに異なるため、液状（ペースト状）の接着剤を用いた場合には、接着剤の量のコントロールが難しいが、ＤＡＦ１３ではそのような問題も生じない。さらに、ＤＡＦ１３の厚みは通常は高精度で一定であるため、回路基板１１に接合された半導体チップ１２に殆ど傾きが無く、各電極パッド１２１と各電極パッド１２１が接続されるボンディングパッド１１１との間の距離の精度が確保され、ワイヤーボンディングによる製品間のばらつきが抑えられる。

ＤＡＦ１３によって半導体チップ１２を回路基板１１に接合する場合の工程の一例を図６に示している。同図における（ａ）に示す工程では、ＤＡＦ１３（２０μｍ）を、複数の半導体チップ１２が形成されたダイシング前の半導体基板１５の裏面に透明な基材１６（１００μｍ）とともに貼付している（貼付工程）。続く（ｂ）に示す工程では、ＤＡＦ１３にＵＶ照射を行って、ＤＡＦ１３の弾性率を向上させ、回路基板１１への接着性を向上させている。（ｃ）に示す工程では、ＤＡＦ１３及び基材１６とともに半導体基板１５をダイシングしている。なお、ＤＡＦ１３層が完全に切断されるようにするため、ダイシングはフルカットダイシングで行う。またピックアップ時にＤＡＦ１３を基材１６から剥がしやすくするためにダイシング深度は基材１６が２０〜３０μｍ切り込まれる程度としている。（ｄ）に示す工程では、ダイシング後の半導体チップ１２をＤＡＦ１３ごと基材１６からピックアップし、例えば１２０℃に加温した回路基板１１上のダイパッド１１５に仮マウントしている。（ｅ）に示す工程では、半導体チップ１２が仮マウントされた回路基板１１を例えば１６０℃に昇温（キュア処理）し、半導体チップ１２を回路基板１１に接合している。

なお、以上の工程を経て製造された回路基板１１、半導体チップ１２、及びボンディングワイヤー２０の全体は、絶縁性樹脂の被覆工程を経て、エポキシ樹脂等の熱硬化性樹脂、又はポリイミド樹脂やポリフェニレンサルファイド等の熱可塑性樹脂によって樹脂封入される。樹脂封入は、例えば、トランスファモールド法やインジェクションモールド法等の金型モールド法、ポッティング法、シート接着法などによって行う。なお、このように通常は樹脂封入が行われるが、樹脂封入は必ずしも行わなくてもよい。

以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。

例えば、回路基板１１の形状は、上述したものに限られず、ボンディングパッド１１１の第１の領域１１１１と第２の領域１１１２とが連続する部分に、図１Ａに破線円Ｃで示した如く、第１の領域１１１１及び第２の領域１１１２の幅よりも細幅の括れを形成するようにしてもよい。このようにすることでボンディングパッド１１１とボンディングワイヤー２０を経路とする外部から半導体チップ１２への水分の浸入を防ぐことができる。

本発明の一実施形態として説明する半導体装置１の表面側斜視図である。本発明の一実施形態として説明する半導体装置１を裏面側斜視図である。本発明の一実施形態として説明する半導体装置１の側面図である。本発明の一実施形態として説明する半導体装置１の貫通孔１１３周辺部分の拡大斜視図である。本発明の一実施形態として説明する回路基板１１の平面図である。本発明の一実施形態として説明する回路基板１１の裏面図である。本発明の一実施形態として説明する集合基板１１０の平面図である。本発明の一実施形態として説明する集合基板１１０の裏面図である。本発明の一実施形態として説明する連続回路基板１２０の平面図である。（ａ）〜（ｅ）は、本発明の一実施形態として説明する半導体チップ１２を回路基板１１に接合する際の工程を示す図である。

符号の説明

１半導体装置
１１回路基板
１１１ボンディングパッド
１１１１第１の領域
１１１２第２の領域
１１３貫通孔
１１４裏面電極
１１５ダイパッド
１１６インデックスマーク
１２半導体チップ
１２１電極パッド
１３ＤＡＦ
１５半導体基板
２０ボンディングワイヤー

Claims

半導体チップが搭載される回路基板であって、
当該回路基板の端面に開口し当該回路基板を貫通して形成される貫通孔と、
前記半導体チップが搭載される領域の周囲に設けられ、当該回路基板の端面に接するとともに前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域と、を有して形成される前記半導体チップの電極と電気的に接続するためのボンディングパッドと、
を備えたこと
を特徴とする回路基板。
請求項１に記載の回路基板であって、
前記貫通孔によって、前記ボンディングパッドと、前記回路基板の前記ボンディングパッドが設けられている面とは逆の面に形成されている他の電極とが電気的に接続されていること
を特徴とする回路基板。
請求項１に記載の回路基板であって、
前記ボンディングパッドは、前記第１の領域と前記第２の領域とによって全体が略Ｌ字状を呈してなること
を特徴とする回路基板。
請求項１に記載の回路基板であって、
前記第１の領域と前記第２の領域とが連続する部分に括れが形成されてなること
を特徴とする回路基板。
半導体チップと、
前記半導体チップが搭載される回路基板と
を含み、
前記回路基板は、前記回路基板の端面に開口し、前記回路基板を貫通して形成される貫通孔を有し、
前記回路基板は、前記半導体チップが搭載される領域の周囲に設けられ前記回路基板の端面に接するとともに前記貫通孔を塞ぐように設けられた第１の領域と、前記回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とから形成される前記半導体チップと電気的に接続するためのボンディングパッドを有すること
を特徴とする半導体装置。
請求項５に記載の半導体装置であって、
前記貫通孔によって、前記ボンディングパッドと、前記回路基板の前記ボンディングパッドが設けられている面とは逆の面に形成されている他の電極とが電気的に接続されていること
を特徴とする半導体装置。
請求項５に記載の半導体装置であって、
前記半導体チップは、扁平直方体状であり、
前記半導体チップは、その上面周辺縁部に沿って形成された電極パッドを有し、
一端が前記ボンディングパッドの前記第２の領域に接合され、他端が前記電極パッドに接合されるボンディングワイヤーを含むこと
を特徴とする半導体装置。
請求項５に記載の半導体装置であって、
前記半導体チップは、ダイアタッチフィルムによって前記回路基板に接合されてなること
を特徴とする半導体装置。